JPH02212775A - Ｐｌｌ回路および交流電圧検出回路 - Google Patents
Ｐｌｌ回路および交流電圧検出回路Info
- Publication number
- JPH02212775A JPH02212775A JP1031217A JP3121789A JPH02212775A JP H02212775 A JPH02212775 A JP H02212775A JP 1031217 A JP1031217 A JP 1031217A JP 3121789 A JP3121789 A JP 3121789A JP H02212775 A JPH02212775 A JP H02212775A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- sample
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measuring Phase Differences (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高調波の含まれる交流入力電圧波形からデ
ィジタルＰ Ｌ、、 Ｌ同期ザシプリンタ技（（・ｉを
用いて基本波交流電圧を検出する回路に係り、特に位相
検出部の位相検出精度を改善しなＰ ｆ、、 １．、回
路と、基本波交流電圧の位相および振幅の検出精度を改
善した交流電圧検出回路に関する。
ィジタルＰ Ｌ、、 Ｌ同期ザシプリンタ技（（・ｉを
用いて基本波交流電圧を検出する回路に係り、特に位相
検出部の位相検出精度を改善しなＰ ｆ、、 １．、回
路と、基本波交流電圧の位相および振幅の検出精度を改
善した交流電圧検出回路に関する。
従来のディジタルＰ １．、 Ｌ回路における位相検出
手段は交流入力波形のゼロクロス点検出方式を用いてい
る。このため、交流入力波形に高調波成分が含まれる場
合、七ロクｔ７ス点の波形か変化するために、基本波交
流波形の七ロク１７ス点位相に対するエラーが発生ずる
。
手段は交流入力波形のゼロクロス点検出方式を用いてい
る。このため、交流入力波形に高調波成分が含まれる場
合、七ロクｔ７ス点の波形か変化するために、基本波交
流波形の七ロク１７ス点位相に対するエラーが発生ずる
。
さらに、この高調波成分か時間的に変化した場合には、
ゼロクロス点位相エラーの“振れ”を起こすなめに基本
波交流との同期精度を低下させていな。従来、これを改
善するために、交流入力信号にアナログバンドパスフィ
ルタを挿入することによって、所定周波数の位相同期性
能を向上する方法が取られている。
ゼロクロス点位相エラーの“振れ”を起こすなめに基本
波交流との同期精度を低下させていな。従来、これを改
善するために、交流入力信号にアナログバンドパスフィ
ルタを挿入することによって、所定周波数の位相同期性
能を向上する方法が取られている。
まプこ、上記のような高調波成分を含む交流入力電圧量
をディジタル量で・検出しようとする場合、交流入力電
圧信号をアナログからディジタルに変換する際には、基
本波成分の抽出を行うために強力なアナログフィルタを
用い、抽出された基本波の位相及び振幅は任意サンプリ
ングタイミングによる３相瞬時値の演算（３相２乗和の
平方根、αβ変換法等）。
をディジタル量で・検出しようとする場合、交流入力電
圧信号をアナログからディジタルに変換する際には、基
本波成分の抽出を行うために強力なアナログフィルタを
用い、抽出された基本波の位相及び振幅は任意サンプリ
ングタイミングによる３相瞬時値の演算（３相２乗和の
平方根、αβ変換法等）。
あるいは簡易形層波数追従ザンブリングによる演算（９
０°演算）によっている。
０°演算）によっている。
〔発明が解決しようとする。ｌｉ！ｉ！題〕しかしなが
ら、高調波の含まれる交流入力電圧波形からディジタル
Ｐ Ｉ、 Ｌ同期サンブリンク技術ご用いて、基本波交
流１３号に同期してＰ １．、、、 Ｌサンプリングを
行う際に、Ｐ Ｌ Ｔ−回路におげろ位相検出手段の同
期精度を改善するなめ一従来のアナログバンドパスフィ
ルタを挿入する方法は、Ｐ Ｌ Ｌ回路の応答周波数や
応答時間を制限することになり、根本的な同期精度の解
決にはなっていなかった。
ら、高調波の含まれる交流入力電圧波形からディジタル
Ｐ Ｉ、 Ｌ同期サンブリンク技術ご用いて、基本波交
流１３号に同期してＰ １．、、、 Ｌサンプリングを
行う際に、Ｐ Ｌ Ｔ−回路におげろ位相検出手段の同
期精度を改善するなめ一従来のアナログバンドパスフィ
ルタを挿入する方法は、Ｐ Ｌ Ｌ回路の応答周波数や
応答時間を制限することになり、根本的な同期精度の解
決にはなっていなかった。
また、同様に交流入力電圧信号をアナログからディジタ
ルに変換する際に、基本波成分の抽出を行うために強力
なアナログフィルタを用いることは、アナログ信号の特
性変化による精度低下やＭｌ″Ｌを太きぐする原因とな
るし、抽出された基本波の位相及び振幅の演算時に１よ
、アナＩ７ダフイルタで除去し切れない高調波成分の影
啓のために精度低下が生じてしまう。さらに、交流入力
周波数と任意す〕・プリンタ周波数とのわずかなずれに
よるビートが生じて、同Ｈ１ｊのふらつきとなり検出Ｍ
度の低下を招く等の問題があった２ そこで、本発明の目的は、高調波の含まれる交流入力電
圧波形からディジタルＰ １．、 Ｌ同期サンプリング
技術を用いて基本波交流電圧を検出するディジタル回路
において、高調波による外乱め影響を受けない位相検出
精度の向上を図っなＰ １．、 Ｌ回路と、高い１ヌＡ
波抽出精度を有し高精度で位相および＆ｕ ”−検出す
ることのできる交流電圧検出回路とを提供するにある。
ルに変換する際に、基本波成分の抽出を行うために強力
なアナログフィルタを用いることは、アナログ信号の特
性変化による精度低下やＭｌ″Ｌを太きぐする原因とな
るし、抽出された基本波の位相及び振幅の演算時に１よ
、アナＩ７ダフイルタで除去し切れない高調波成分の影
啓のために精度低下が生じてしまう。さらに、交流入力
周波数と任意す〕・プリンタ周波数とのわずかなずれに
よるビートが生じて、同Ｈ１ｊのふらつきとなり検出Ｍ
度の低下を招く等の問題があった２ そこで、本発明の目的は、高調波の含まれる交流入力電
圧波形からディジタルＰ １．、 Ｌ同期サンプリング
技術を用いて基本波交流電圧を検出するディジタル回路
において、高調波による外乱め影響を受けない位相検出
精度の向上を図っなＰ １．、 Ｌ回路と、高い１ヌＡ
波抽出精度を有し高精度で位相および＆ｕ ”−検出す
ることのできる交流電圧検出回路とを提供するにある。
本発明に係るＰ Ｌ Ｉ＝開回路、交流入力信号をロー
パスフィルタを介してＡ ／ Ｄ変換部に入力し、ザノ
ブルタイマからのザンプル指令に基つき連続Ａ／Ｄ変換
を行って得られる前記交流入力信号のディジタル信号デ
ータと、ザンプルカウンタにより発生さぜなザノブルの
内部位相データとを用いて前記交流入力信号の位相同期
を行うディジタルＰ １．、、 Ｌ回路において、 前記ディジタル信号データを用いてゼロクロスを演算に
より前記交流入力信号波形の位相を求める第１の位相検
出手段と Ｐ Ｌ、 Ｉ、サンプリングデータのフーリエ変換によ
り前記交流入力信号波形の基本波の位相を求める第２の
位相検出手段と、 前記サンプルカウンタにより発生させたサンプルの内部
位相データと比較するディジタル位相データを、内部位
相データとの位相差に応じて前記第１又は第２の位相検
出手段のディジタル位相データに切換える位相検出切換
え手段とを有することを特徴とする。
パスフィルタを介してＡ ／ Ｄ変換部に入力し、ザノ
ブルタイマからのザンプル指令に基つき連続Ａ／Ｄ変換
を行って得られる前記交流入力信号のディジタル信号デ
ータと、ザンプルカウンタにより発生さぜなザノブルの
内部位相データとを用いて前記交流入力信号の位相同期
を行うディジタルＰ １．、、 Ｌ回路において、 前記ディジタル信号データを用いてゼロクロスを演算に
より前記交流入力信号波形の位相を求める第１の位相検
出手段と Ｐ Ｌ、 Ｉ、サンプリングデータのフーリエ変換によ
り前記交流入力信号波形の基本波の位相を求める第２の
位相検出手段と、 前記サンプルカウンタにより発生させたサンプルの内部
位相データと比較するディジタル位相データを、内部位
相データとの位相差に応じて前記第１又は第２の位相検
出手段のディジタル位相データに切換える位相検出切換
え手段とを有することを特徴とする。
また、本発明に係る交流電圧検出回路は、ローパスフィ
ルタを介して交流入力電圧信号を入力するＡ／Ｄ変換部
と、サンプルタイマからのサンプル指令に基づき前記Ａ
／Ｄ変換部から連続的に得られる前記交流入力電圧信号
のディジタル信号データとサンプルカウンタにより発生
させたサンプルの内部位相データとを用いて前記交流入
力信号の位相同期を行うディジタルＰＬＬＩｇＪＩＩと
、とのＰＬＬ回路により交流入力電圧の周波数と位相に
同期した交流瞬時値サンプリングデータを得ると共に該
交流瞬時値サンプリングデータを同期形ディジタルフィ
ルタにより基本波成分の抽出を行って交流入力電圧の位
相および振幅を検出する演算回路とを設けた構成とすれ
ば好適である。
ルタを介して交流入力電圧信号を入力するＡ／Ｄ変換部
と、サンプルタイマからのサンプル指令に基づき前記Ａ
／Ｄ変換部から連続的に得られる前記交流入力電圧信号
のディジタル信号データとサンプルカウンタにより発生
させたサンプルの内部位相データとを用いて前記交流入
力信号の位相同期を行うディジタルＰＬＬＩｇＪＩＩと
、とのＰＬＬ回路により交流入力電圧の周波数と位相に
同期した交流瞬時値サンプリングデータを得ると共に該
交流瞬時値サンプリングデータを同期形ディジタルフィ
ルタにより基本波成分の抽出を行って交流入力電圧の位
相および振幅を検出する演算回路とを設けた構成とすれ
ば好適である。
本発明に係るＰＬＬ回路によれば、Ｐ Ｌ Ｌ引込み時
のようにサンプルカウンタにより発生さぜなサンプルの
内部位相データと交流入力信号の位相データとの位相差
が大きい場合には、位相検出切換え手段は、サンプルタ
イマからのサンプル指令により連続Ａ／Ｄ変換を行って
得られる交流入力信号のディジタル信号データを用いて
ゼロクロス点演算により交流入力信号波形の位相を求め
る第１の位相検出手段に切換え、ＰＬＬ引込み後の位相
同期時には、Ｐ Ｌ Ｌサンプリングデータのフーリエ
変換により交流入力信号波形の基本波の位相を求める第
２の位相検出手段に切換えるよう動作する。これにより
、Ｐ Ｌ Ｌ引込み時には、従来のゼロクロス点検出方
式をそのまま用いているため、従来の引込み性能を低下
させることがない上に、位相同期中はフーリエ変換によ
る基本波成分のみのゼロクロス点検出を用いて位相同期
を行うため高調波による外乱を受けず、同期精度が向上
する。
のようにサンプルカウンタにより発生さぜなサンプルの
内部位相データと交流入力信号の位相データとの位相差
が大きい場合には、位相検出切換え手段は、サンプルタ
イマからのサンプル指令により連続Ａ／Ｄ変換を行って
得られる交流入力信号のディジタル信号データを用いて
ゼロクロス点演算により交流入力信号波形の位相を求め
る第１の位相検出手段に切換え、ＰＬＬ引込み後の位相
同期時には、Ｐ Ｌ Ｌサンプリングデータのフーリエ
変換により交流入力信号波形の基本波の位相を求める第
２の位相検出手段に切換えるよう動作する。これにより
、Ｐ Ｌ Ｌ引込み時には、従来のゼロクロス点検出方
式をそのまま用いているため、従来の引込み性能を低下
させることがない上に、位相同期中はフーリエ変換によ
る基本波成分のみのゼロクロス点検出を用いて位相同期
を行うため高調波による外乱を受けず、同期精度が向上
する。
また、交流電圧検出回路によれば、ディジタルＰＬＬ回
路によって同期精度の良いサンプリングデータを得て、
このサンプリングデータに同期形ディジタルフィルタを
適用して基本波抽出を行うため、非常に正確に交流入力
電圧の周波数および位相に同期した交流瞬時値サンプリ
ングデータを得ることができ、高精度で交流入力電圧の
位相および振幅を検出することができる。
路によって同期精度の良いサンプリングデータを得て、
このサンプリングデータに同期形ディジタルフィルタを
適用して基本波抽出を行うため、非常に正確に交流入力
電圧の周波数および位相に同期した交流瞬時値サンプリ
ングデータを得ることができ、高精度で交流入力電圧の
位相および振幅を検出することができる。
次に、本発明に係るＰＬＬ回路および交流電圧検出回路
の実施例につき、添付図面を参照しながら以下詳細に説
明する。
の実施例につき、添付図面を参照しながら以下詳細に説
明する。
第１図は、本発明の一実施例を示す高精度ＰＬＩ−回路
の要部を示すブロック図である。
の要部を示すブロック図である。
第１図において、参照符号１０は交流入力信号であり、
交流入力信号１０はローパスフィルタ１２を介してＡ／
Ｄ変換部１４に入力し、Ａ／Ｄ変換部１４の出力は、Ｃ
ＰＵ２０内部のゼロクロス点検出演算部２２およびフー
リエ演算部２４に入力する。また、サンプルタイマ１６
のサンプル指令パルス出力は、Ａ／Ｄ変換部１４と共に
サンプルカウンタ１８に入力し、サンプルカウンタ１８
の出力はＣＰＵ２０内部の位相比較演算部２６の一方の
入力に接続する。位相比較演算部２６の他方の入力は切
換え手段３４のＡ接点を介してゼロクロス点検出演算部
２２に接続すると共に切換え手段３４のＢ接点を介して
フーリエ演算部２４に接続し、位相比較演算部２６の出
力はループフィルタ演算部２８を介してサンプル周期演
算部３０および位相差判定演算部３２に入力する。サン
プル周期演算部３０の出力はサンプルタイマ１６に入力
し、位相差判定演算部３２の出力は切換え手段３４に入
力する。
交流入力信号１０はローパスフィルタ１２を介してＡ／
Ｄ変換部１４に入力し、Ａ／Ｄ変換部１４の出力は、Ｃ
ＰＵ２０内部のゼロクロス点検出演算部２２およびフー
リエ演算部２４に入力する。また、サンプルタイマ１６
のサンプル指令パルス出力は、Ａ／Ｄ変換部１４と共に
サンプルカウンタ１８に入力し、サンプルカウンタ１８
の出力はＣＰＵ２０内部の位相比較演算部２６の一方の
入力に接続する。位相比較演算部２６の他方の入力は切
換え手段３４のＡ接点を介してゼロクロス点検出演算部
２２に接続すると共に切換え手段３４のＢ接点を介して
フーリエ演算部２４に接続し、位相比較演算部２６の出
力はループフィルタ演算部２８を介してサンプル周期演
算部３０および位相差判定演算部３２に入力する。サン
プル周期演算部３０の出力はサンプルタイマ１６に入力
し、位相差判定演算部３２の出力は切換え手段３４に入
力する。
このように構成される高精度ＰＬＬ回路は次のように動
作する。先ず、交流入力信号１０は、ローパスフィルタ
１２を通してナイキスト周波数以上の高調波成分が取り
除がれな状態のアナログ交流入力信号としてＡ／Ｄ変換
部１４に入力される。このローパスフィルタ１２は、ナ
イ吉スト周波数（ザングリング周波数の１／２）より高
い周波数成分がアナログ信号に含まれている場合、サン
プリングすることによって、この周波数成分が低い信号
に変換された雑音（折り返しＮ音）となって歪みを生じ
るので、これを避けるためのものである。Ａ／Ｄ変換部
１４に入力された交流信号はティジタル信号に変換され
て、以下ティジタル信号処理がＣＰＵ２０内部で行われ
る。ｆｌ）ＰＬＩ−引込み時〈起動時）と（２）位相同
期時（定常時）に別けてこの動作を説明する６ ｍＰＬ肩−引込み時（起動時） サンプルタイマ１６は、Ａ、 ／ Ｄ変換部１４に対し
て一定周期でフリーランニングのサンプル指令パルスを
送信する。このサンプル指令パルスに基づいてＡ／Ｄ変
換部１４は、ローパスフィルタ１２を介して入力される
アナログ交流信号の連続Ａ／Ｄ変換を行う、Ａ、／Ｄ変
換部１４によりディジタル信号化された交流入力信号１
ｏは、ＣＰＵ２０内部のゼロク１：７ス点検出演算部２
２においてゼロクロス点が演算される。
作する。先ず、交流入力信号１０は、ローパスフィルタ
１２を通してナイキスト周波数以上の高調波成分が取り
除がれな状態のアナログ交流入力信号としてＡ／Ｄ変換
部１４に入力される。このローパスフィルタ１２は、ナ
イ吉スト周波数（ザングリング周波数の１／２）より高
い周波数成分がアナログ信号に含まれている場合、サン
プリングすることによって、この周波数成分が低い信号
に変換された雑音（折り返しＮ音）となって歪みを生じ
るので、これを避けるためのものである。Ａ／Ｄ変換部
１４に入力された交流信号はティジタル信号に変換され
て、以下ティジタル信号処理がＣＰＵ２０内部で行われ
る。ｆｌ）ＰＬＩ−引込み時〈起動時）と（２）位相同
期時（定常時）に別けてこの動作を説明する６ ｍＰＬ肩−引込み時（起動時） サンプルタイマ１６は、Ａ、 ／ Ｄ変換部１４に対し
て一定周期でフリーランニングのサンプル指令パルスを
送信する。このサンプル指令パルスに基づいてＡ／Ｄ変
換部１４は、ローパスフィルタ１２を介して入力される
アナログ交流信号の連続Ａ／Ｄ変換を行う、Ａ、／Ｄ変
換部１４によりディジタル信号化された交流入力信号１
ｏは、ＣＰＵ２０内部のゼロク１：７ス点検出演算部２
２においてゼロクロス点が演算される。
なお、起動時には、切ｍえ手段３４は常にＡ接点側に切
換えられているなめ、このゼロクロス点位相データが位
相比軸演算部２６に入力される２ 一方、ザングルカウンタ１８は、サンプルタイマ１６の
サンプル指令パルスをカウントしてサンプルの内部位相
を発生させて、ＣＰＵ２０内部の位相比較演算部２６に
内部位４Ｎデータを送信する。従って、位相比較演算部
２６において、交流入力信号１０のゼロクロス点位相デ
ータと前記内部位相データとが比較されて、両者の位相
面差が出力される。この位相偏差はループフィルタ演算
部２８で積分され、サンプル周期演算部３０に送られて
、サンプル周期演算部３０で、積分された位相偏差の大
きさに応じた修正サンプリング周期を演算して求める。
換えられているなめ、このゼロクロス点位相データが位
相比軸演算部２６に入力される２ 一方、ザングルカウンタ１８は、サンプルタイマ１６の
サンプル指令パルスをカウントしてサンプルの内部位相
を発生させて、ＣＰＵ２０内部の位相比較演算部２６に
内部位４Ｎデータを送信する。従って、位相比較演算部
２６において、交流入力信号１０のゼロクロス点位相デ
ータと前記内部位相データとが比較されて、両者の位相
面差が出力される。この位相偏差はループフィルタ演算
部２８で積分され、サンプル周期演算部３０に送られて
、サンプル周期演算部３０で、積分された位相偏差の大
きさに応じた修正サンプリング周期を演算して求める。
求めた修正サンプリング周期は、毎回サンプルタイマ１
６にセラ１〜する。
６にセラ１〜する。
これにより、Ａ／Ｄ変換部１４のザンプリングタイミン
グを交流入力信号１０に同期した多点サンプリングに合
致させて、Ｐ Ｌ Ｌ引込み状態にすることができる。
グを交流入力信号１０に同期した多点サンプリングに合
致させて、Ｐ Ｌ Ｌ引込み状態にすることができる。
なお、位相差判定演算部３２については、次の位相同期
時の動作説明中で述べる。
時の動作説明中で述べる。
（２）位相同期時（定常時）
前述したＰＬＬ引込みが終了し、Ａ／Ｄ変換部１４がＰ
Ｊ、 Ｌサンプリング状態になる位相同期時には、Ａ
、／ Ｄ変換部１４のディジタルデータ出力を使用し
て、フーリエ演算部２４において精度の高い基本波位相
データを算出できる。従って、位相同期時には、フーリ
エ演算部２４の位相データ出力を位相比較Ｍｘ部２６の
他方の入力とすれば、高調波成分に影響されずに基本波
成分だけの位相比較が行える。このためには、位相同期
時を判定して切換え手段３４をＢ接点側に切換えるよう
構成すれば良い。
Ｊ、 Ｌサンプリング状態になる位相同期時には、Ａ
、／ Ｄ変換部１４のディジタルデータ出力を使用し
て、フーリエ演算部２４において精度の高い基本波位相
データを算出できる。従って、位相同期時には、フーリ
エ演算部２４の位相データ出力を位相比較Ｍｘ部２６の
他方の入力とすれば、高調波成分に影響されずに基本波
成分だけの位相比較が行える。このためには、位相同期
時を判定して切換え手段３４をＢ接点側に切換えるよう
構成すれば良い。
そこで、このＰＬＬ引込み終了を、ループフィルタ演算
部２８の出力である位相偏差の積分値がＰＬＬ引込み終
了時には小さくなるという特徴に着目して、位相差判定
演算部３２を設けている。ずなわぢ、位相差判定演算部
３２は、ループフィルタ演算部２８の出力である位相偏
差の積分値を常に監視して十分小さい所定範囲内にある
場合は切換え手段３４をＢ接点側に切換える指令を出力
し、所定範囲外にある場合はＡ接点側に切換える指令を
出力する機能を有する。
部２８の出力である位相偏差の積分値がＰＬＬ引込み終
了時には小さくなるという特徴に着目して、位相差判定
演算部３２を設けている。ずなわぢ、位相差判定演算部
３２は、ループフィルタ演算部２８の出力である位相偏
差の積分値を常に監視して十分小さい所定範囲内にある
場合は切換え手段３４をＢ接点側に切換える指令を出力
し、所定範囲外にある場合はＡ接点側に切換える指令を
出力する機能を有する。
従って、Ｐ Ｌ Ｌ引込み時は、従来逆り交流入力信号
のゼロクロス点位相検出を用いるなめ引込み性能が優れ
ており、ＰＬＬ同期中は、フーリエ演算部２４によるフ
ーリエ式基本波ゼロクロス点位相検出を実現しているた
め、高調波による外乱の影響を受けず、高精度ＰＬＬ回
路を達成することができる。ここで、ＣＰＵ２０内部の
フーリエ演算部２４における高速フーリエ変換（ＦＦＴ
）処理は、ディジタル・シグナル・プロセッサ（ＤＳＰ
）を使用すれば、十分高速処理が可能で、特に、電力系
統のような低周波交流入力信号に対するＰＬＬシステム
では、有効な手段となる。
のゼロクロス点位相検出を用いるなめ引込み性能が優れ
ており、ＰＬＬ同期中は、フーリエ演算部２４によるフ
ーリエ式基本波ゼロクロス点位相検出を実現しているた
め、高調波による外乱の影響を受けず、高精度ＰＬＬ回
路を達成することができる。ここで、ＣＰＵ２０内部の
フーリエ演算部２４における高速フーリエ変換（ＦＦＴ
）処理は、ディジタル・シグナル・プロセッサ（ＤＳＰ
）を使用すれば、十分高速処理が可能で、特に、電力系
統のような低周波交流入力信号に対するＰＬＬシステム
では、有効な手段となる。
次に、本発明の別の実施例を示す交流電圧検出回路の要
部ブロックを第２図に示す。なお、説明の都合上、第１
図に示す回路と同一の構成部分については、同一の参照
符号を付してその詳細な説明を省略する。すなわち、本
実施例において第１図と異なる点は、ＰＬＬ回路４０と
同期形ディジタルフィルタ演算部５ｏであり、ＰＬＬ回
路４０はゼロクロス点検出演算部２２、フーリエ演算部
２４、位相差判定演算部３２および切換え手段３４の代
わりに電圧位相検出演算部３６だけで構成されている点
である。しかしながら、第１図と同様に構成した高精度
ＰＬＬ回路を、本実施例のＰＬＬ回路４０として用いて
も構わない。
部ブロックを第２図に示す。なお、説明の都合上、第１
図に示す回路と同一の構成部分については、同一の参照
符号を付してその詳細な説明を省略する。すなわち、本
実施例において第１図と異なる点は、ＰＬＬ回路４０と
同期形ディジタルフィルタ演算部５ｏであり、ＰＬＬ回
路４０はゼロクロス点検出演算部２２、フーリエ演算部
２４、位相差判定演算部３２および切換え手段３４の代
わりに電圧位相検出演算部３６だけで構成されている点
である。しかしながら、第１図と同様に構成した高精度
ＰＬＬ回路を、本実施例のＰＬＬ回路４０として用いて
も構わない。
第２図において、交流入力信号１０は、ローパスフィル
タ１２によりナイキスト周波数以上の周波数成分が除去
されて、Ａ／Ｄ変換部１４に入力される。Ａ／Ｄ変換部
１４は、ＰＬＬ回路４０からのサンプル指令パルスに基
づいて第３図に示すような交流入力信号１０の波形に同
期した多点サンプリングを行う。これにより得られた交
流入力信号１０の周波数と位相に同期した瞬時値ディジ
タルデータを、同期形ディジタルフィルタ演算部５０に
通すことによって、ＦＦＴによる同期形ディジタルフィ
ルタ演算処理が行われ、基本波に対する正確な位相・振
幅の出力ディジタルデータ５２を得ることができ、高調
波酸分に影響されない高精度交流電圧検出を実現するこ
とができる。
タ１２によりナイキスト周波数以上の周波数成分が除去
されて、Ａ／Ｄ変換部１４に入力される。Ａ／Ｄ変換部
１４は、ＰＬＬ回路４０からのサンプル指令パルスに基
づいて第３図に示すような交流入力信号１０の波形に同
期した多点サンプリングを行う。これにより得られた交
流入力信号１０の周波数と位相に同期した瞬時値ディジ
タルデータを、同期形ディジタルフィルタ演算部５０に
通すことによって、ＦＦＴによる同期形ディジタルフィ
ルタ演算処理が行われ、基本波に対する正確な位相・振
幅の出力ディジタルデータ５２を得ることができ、高調
波酸分に影響されない高精度交流電圧検出を実現するこ
とができる。
なお、ＰＬＬ回路４０について簡単に説明すると、電圧
位相検出演算部３６は、Ａ、 ／ Ｄ変換した瞬時値デ
ィジタルデータを用いて交流入力信号１０の位相データ
を算出し、一方サンプルカウンタ１８は、サンプルタイ
マ１６からのサンプル指令パルスを計数して、内部位相
データを発生させる。これらの両位相データを位相比較
演算部２６にて比較して位相偏差を求め、ループフィル
タ演算部２８およびサンプル周期演算部３０を介するこ
とによって修正サンプリング周期を算出する。
位相検出演算部３６は、Ａ、 ／ Ｄ変換した瞬時値デ
ィジタルデータを用いて交流入力信号１０の位相データ
を算出し、一方サンプルカウンタ１８は、サンプルタイ
マ１６からのサンプル指令パルスを計数して、内部位相
データを発生させる。これらの両位相データを位相比較
演算部２６にて比較して位相偏差を求め、ループフィル
タ演算部２８およびサンプル周期演算部３０を介するこ
とによって修正サンプリング周期を算出する。
この修正サンプリング周期をサンプルタイマ１６に毎回
セットすることにより、サンプル指令パルスのタイミン
グは常に第３図に示すような交流入力信号１０の波形に
同期した多点サンプリングのタイミングに合致するよう
制御される。
セットすることにより、サンプル指令パルスのタイミン
グは常に第３図に示すような交流入力信号１０の波形に
同期した多点サンプリングのタイミングに合致するよう
制御される。
前述した実施例から明らかなように、本発明のＰＬＬ回
路によれば、ＰＬＬ制御性能を左右する位相検出部に対
して、位相検出精度の異なる検出演算部（従来のゼロク
ロス点位相検出演算部とＰＬＬサンプリングデータのフ
ーリエ変換演算部）を位相面差に応じて切換え可能とす
ることによって、従来の引き込み性能を維持すると共に
、高調波による外乱を受けないために位相同期中の基本
波位相同期精度が向上する。さらに、ＰＬＬ入力部やル
ープ内にアナログの大時定数フィルタを使用していない
ので、信号遅れが少な（ＰＬＬ応答速度が改善され、し
かも、同期形ディジタルフィルタにより基本波成分のみ
抽出しているため、従来の固定バンドパスフィルタのよ
うな応答周波数制限が生じに＜＜、従って、ＰＬＬ応答
周波数幅も広いという効果を奏する。
路によれば、ＰＬＬ制御性能を左右する位相検出部に対
して、位相検出精度の異なる検出演算部（従来のゼロク
ロス点位相検出演算部とＰＬＬサンプリングデータのフ
ーリエ変換演算部）を位相面差に応じて切換え可能とす
ることによって、従来の引き込み性能を維持すると共に
、高調波による外乱を受けないために位相同期中の基本
波位相同期精度が向上する。さらに、ＰＬＬ入力部やル
ープ内にアナログの大時定数フィルタを使用していない
ので、信号遅れが少な（ＰＬＬ応答速度が改善され、し
かも、同期形ディジタルフィルタにより基本波成分のみ
抽出しているため、従来の固定バンドパスフィルタのよ
うな応答周波数制限が生じに＜＜、従って、ＰＬＬ応答
周波数幅も広いという効果を奏する。
また、本発明に係る交流電圧検出回路によれば、商用交
流電圧などの高調波の含まれている交流入力電圧波形か
ら、基本波交流電圧の位相と振幅を抽出して検出するな
めに、Ｐ Ｔ、 Ｌ同期サンプリングと同期形ディジタ
ルフィルタを組合わせることにより、検出精度の向−Ｌ
を図ることができる。ずなわぢ、Ｐ Ｌ ｉ、、、同期
サンプリングの採用により、非常に正確に交流入力信号
の周波数および位相に同期した交流瞬時値サンプリング
データが取り込めるなめ、ＦＦＴ処理などの同期形ディ
ジタルデータを通ずことによって、高い基本波抽出特性
が得られ、基本波抽出特性か白土、するど共に、高精度
で位相および振幅を検出できる。さらに、このＰ Ｌ
ｉ、、同期サンプリングによるＦ”ＦＴ処理は、商用交
流電圧信月のような低周波数信号において、低次数の１
？ＦＴ処理でも高精度のディジタルデータが得られるた
め、従来の高次数ディジタルフィルタによるＦ Ｆ Ｔ
処理の精度改善の必要がなく、Ｃ，Ｐ Ｕに対する負担
を軽減できる。この高精度交流電圧検出回路では、アナ
ログ・ローパスフィルタのローパス特性の高調波遮断特
性依存度がかなり小さくなるなめ、アナログ部の影響を
受けにくくなり、アナログフィルタの負担が軽減すると
共に、ローパス特性の時定数を小さくできるため、アナ
１７グフイルタ内の１３月遅れも小さくなり高速応答性
が得られる。
流電圧などの高調波の含まれている交流入力電圧波形か
ら、基本波交流電圧の位相と振幅を抽出して検出するな
めに、Ｐ Ｔ、 Ｌ同期サンプリングと同期形ディジタ
ルフィルタを組合わせることにより、検出精度の向−Ｌ
を図ることができる。ずなわぢ、Ｐ Ｌ ｉ、、、同期
サンプリングの採用により、非常に正確に交流入力信号
の周波数および位相に同期した交流瞬時値サンプリング
データが取り込めるなめ、ＦＦＴ処理などの同期形ディ
ジタルデータを通ずことによって、高い基本波抽出特性
が得られ、基本波抽出特性か白土、するど共に、高精度
で位相および振幅を検出できる。さらに、このＰ Ｌ
ｉ、、同期サンプリングによるＦ”ＦＴ処理は、商用交
流電圧信月のような低周波数信号において、低次数の１
？ＦＴ処理でも高精度のディジタルデータが得られるた
め、従来の高次数ディジタルフィルタによるＦ Ｆ Ｔ
処理の精度改善の必要がなく、Ｃ，Ｐ Ｕに対する負担
を軽減できる。この高精度交流電圧検出回路では、アナ
ログ・ローパスフィルタのローパス特性の高調波遮断特
性依存度がかなり小さくなるなめ、アナログ部の影響を
受けにくくなり、アナログフィルタの負担が軽減すると
共に、ローパス特性の時定数を小さくできるため、アナ
１７グフイルタ内の１３月遅れも小さくなり高速応答性
が得られる。
以−１−１本発明の好適な実施例について説明しなか、
本発明は前記実施例に限定されることなく、本発明の精
神を逸脱しない範囲内において種々の設計変更をなし得
ることは勿論である。
本発明は前記実施例に限定されることなく、本発明の精
神を逸脱しない範囲内において種々の設計変更をなし得
ることは勿論である。
第１図は本発明に係るＰ ｉ、、 Ｌ回路の一実施例を
示す要部回路ブロック図、第２図は本発明に係る別の実
施例を示す交流電圧検出回路の要部回路ブロック図、第
３図は交流入力信号のザンプリンクタイミングを示す波
形図である。 １０・・・交流入力信号 １２・・・ローパスフィルタ １４・・・Ａ／Ｄ変換部 １６・・・サンプルタイマ １８・・・ザンプルカウンタ ２０・・・ｃｐｕ ２２・・・ゼロクロス点検出演算部 ２４・・・フーリエ演算部 ２６・・・位相比較演算部 ２８・・・ループフィルタ演算部 ３０・・・サンプル周期演算部 ３２・・・位相差判定演算部 ３４・・・切換え手段 ３６・・・電圧位相検出演算部 ４０・・・Ｐ Ｌ Ｌ回路
示す要部回路ブロック図、第２図は本発明に係る別の実
施例を示す交流電圧検出回路の要部回路ブロック図、第
３図は交流入力信号のザンプリンクタイミングを示す波
形図である。 １０・・・交流入力信号 １２・・・ローパスフィルタ １４・・・Ａ／Ｄ変換部 １６・・・サンプルタイマ １８・・・ザンプルカウンタ ２０・・・ｃｐｕ ２２・・・ゼロクロス点検出演算部 ２４・・・フーリエ演算部 ２６・・・位相比較演算部 ２８・・・ループフィルタ演算部 ３０・・・サンプル周期演算部 ３２・・・位相差判定演算部 ３４・・・切換え手段 ３６・・・電圧位相検出演算部 ４０・・・Ｐ Ｌ Ｌ回路
Claims (2)
- （１）交流入力信号をローパスフィルタを介してＡ／Ｄ
変換部に入力し、サンプルタイマからのサンプル指令に
基づき連続Ａ／Ｄ変換を行って得られる前記交流入力信
号のディジタル信号データと、サンプルカウンタにより
発生させたサンプルの内部位相データとを用いて前記交
流入力信号の位相同期を行うディジタルＰＬＬ回路にお
いて、 前記ディジタル信号データを用いてゼロクロス点演算に
より前記交流入力信号波形の位相を求める第１の位相検
出手段と、 ＰＬＬサンプリングデータのフーリエ変換により前記交
流入力信号波形の基本波の位相を求める第２の位相検出
手段と、 前記サンプルカウンタにより発生させたサンプルの内部
位相データと比較するディジタル位相データを、内部位
相データとの位相差に応じて前記第１又は第２の位相検
出手段のディジタル位相データに切換える位相検出切換
え手段とを有することを特徴とするＰＬＬ回路。 - （２）ローパスフィルタを介して交流入力電圧信号を入
力するＡ／Ｄ変換部と、サンプルタイマからのサンプル
指令に基づき前記Ａ／Ｄ変換部から連続的に得られる前
記交流入力電圧信号のディジタル信号データとサンプル
カウンタにより発生させたサンプルの内部位相データと
を用いて前記交流入力信号の位相同期を行うディジタル
ＰＬＬ回路と、このＰＬＬ回路により交流入力電圧の周
波数と位相に同期した交流瞬時値サンプリングデータを
得ると共に該交流瞬時値サンプリングデータを同期形デ
ィジタルフィルタにより基本波成分の抽出を行って交流
入力電圧の位相および振幅を検出する演算回路とを設け
ることを特徴とする交流電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031217A JPH02212775A (ja) | 1989-02-13 | 1989-02-13 | Ｐｌｌ回路および交流電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031217A JPH02212775A (ja) | 1989-02-13 | 1989-02-13 | Ｐｌｌ回路および交流電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02212775A true JPH02212775A (ja) | 1990-08-23 |
Family
ID=12325267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031217A Pending JPH02212775A (ja) | 1989-02-13 | 1989-02-13 | Ｐｌｌ回路および交流電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02212775A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372871A (ja) * | 1991-06-24 | 1992-12-25 | Fujitsu Denso Ltd | 可変サンプリング測定装置 |
| JP2009186345A (ja) * | 2008-02-07 | 2009-08-20 | Hioki Ee Corp | 位相検出方法、位相検出装置および波形測定装置 |
| CN102095932A (zh) * | 2010-12-02 | 2011-06-15 | 山东电力研究院 | 光伏逆变器接入点电压相位检测方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546660A (en) * | 1978-09-29 | 1980-04-01 | Fujitsu Ltd | Timing signal extraction circuit device |
| JPS55115737A (en) * | 1979-02-28 | 1980-09-05 | Fujitsu Ltd | Digital phase synchronism circuit |
-
1989
- 1989-02-13 JP JP1031217A patent/JPH02212775A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546660A (en) * | 1978-09-29 | 1980-04-01 | Fujitsu Ltd | Timing signal extraction circuit device |
| JPS55115737A (en) * | 1979-02-28 | 1980-09-05 | Fujitsu Ltd | Digital phase synchronism circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372871A (ja) * | 1991-06-24 | 1992-12-25 | Fujitsu Denso Ltd | 可変サンプリング測定装置 |
| JP2009186345A (ja) * | 2008-02-07 | 2009-08-20 | Hioki Ee Corp | 位相検出方法、位相検出装置および波形測定装置 |
| CN102095932A (zh) * | 2010-12-02 | 2011-06-15 | 山东电力研究院 | 光伏逆变器接入点电压相位检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828753B2 (en) | Input filter for A.C. motor phase current sensing | |
| Geng et al. | A novel hardware-based all-digital phase-locked loop applied to grid-connected power converters | |
| CN110780110A (zh) | 一种基波电压过零点自动检测方法、系统及采样装置 | |
| AU601626B2 (en) | Digital protective relay | |
| JP3805718B2 (ja) | 電力系統周波数変動発生検出方法、電力系統周波数偏差計測方法及び電力系統周波数計測方法 | |
| JPH0737998B2 (ja) | 電気量検出器 | |
| CN110289852A (zh) | 一种基于l-m算法的三相锁频环及其实现方法 | |
| CN108226607A (zh) | 一种应用于apf的静止坐标系下谐波电流检测方法 | |
| JP2004294177A (ja) | サンプリング式測定装置 | |
| KR100839436B1 (ko) | 코사인 필터와 사인 필터의 이득차를 이용한 주파수 측정방법 | |
| JP2000278126A (ja) | Ｐｌｌ回路 | |
| Patil et al. | Modified dual second-order generalized integrator FLL for frequency estimation under various grid abnormalities | |
| JP2736810B2 (ja) | 平均値測定装置 | |
| US4947109A (en) | Detector of quantity of electricity | |
| JP3289961B2 (ja) | 回路素子の定数測定装置 | |
| JP3266022B2 (ja) | 実効値演算回路 | |
| CN116014750B (zh) | 一种基于瞬时变换的单相svg快速锁相方法和装置 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| RU2459338C1 (ru) | Реле разности амплитуд подключаемых на параллельную работу генераторов | |
| JP2980465B2 (ja) | 偏心量測定装置 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| Tarach et al. | A noise-adaptive digital null detector | |
| JP3182777B2 (ja) | 電力量測定方法 | |
| JPH07311227A (ja) | 信号検出装置 | |
| Goswami et al. | A simple algorithm for amplitude estimation of distorted power system signal |