JPH02213115A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02213115A
JPH02213115A JP3436389A JP3436389A JPH02213115A JP H02213115 A JPH02213115 A JP H02213115A JP 3436389 A JP3436389 A JP 3436389A JP 3436389 A JP3436389 A JP 3436389A JP H02213115 A JPH02213115 A JP H02213115A
Authority
JP
Japan
Prior art keywords
wafer
insulating film
semiconductor
chips
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3436389A
Other languages
English (en)
Inventor
Mitsuo Sakamoto
光男 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3436389A priority Critical patent/JPH02213115A/ja
Publication of JPH02213115A publication Critical patent/JPH02213115A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は半導体装置の製造方法に関し、特に半導体装
置の製造時におけるウェハ工程の改良に係るものである
〔従来の技術〕
従来、半導体装置を複数個同時に製造するためにはウェ
ハと称する半導体基板を用い、成膜技術。
写真製版技術等の所望の技術を用いて、複数個の半導体
装置を上記半導体基板上に形成し、しかる後に1つ1つ
の半導体装置を含む小片(以下チップと称する)に細分
化することが通常行なわれていた。この所望の半導体基
板を用いて、所望の半導体装置を形成する工程を通常ウ
ェハ工程と呼んでいるが、このウェハ工程においてはウ
ェハの端部はあるいは各種処理を施すための治具と接触
したり、あるいはウェハを取扱うピンセット等の工具に
よる傷の発生等積々の制約から良品チップが得られない
領域が存在する。又、ウェハは種々の制約から通常円形
の薄板である(一部分結晶方向を示す目的のため切り欠
き(通常ファセットとかオリエンテーションフラットと
か称す)を有することが多いこと、しかも半導体チップ
表面は通常長方形又は正方形であるため、ウェハ端部で
は、元々形状が不完全なチップとなる部分が存在するこ
と、以上の2つの原因でウェハ端部には良品チップが得
られない領域が存在するのに対して、通常この領域を明
示せずにウェハ工程を施していたため、ウェハ上の全チ
ップの電気的特性を何らかの方法で測定しく通常ウェハ
テスト工程と称する)不良のチップにマーキングを施し
た後でも、ウエハ端はパターン欠陥がある可能性がある
ので、例えば目視検査を行なったりウェハ端から5m以
内は不良マークがなくても無条件に不良とする等の方法
を用いていた。
[発明が解決しようとする課題] ウェハ端部には上記のように不良とすべきチップのみが
存在している領域が存在するにもかかわらず、従来はこ
の領域を明示せずにウェハ工程を行なっていたため、ウ
ェハ工程が終了した後でこのウェハ上のチップを電気的
に測定し、不良チップ上に何らかの不良マークを付与し
た後でも、端部のチップを目視検査し、形状不良チップ
を不良としたりウェハ端から例えば5■までは無条件に
不良チップとする等の方策を施していたため、1ウエハ
内の真の良品チップ数を正確に把握することが困難であ
った。特に1ウエハ内に多量(例えば1万個)のチップ
が形成される場合、良品チップ数を正確に把握するのは
多大の労力を要していた。
また、ウェハ工程を実施するに際して次のような問題も
あった。すなわち、従来から半導体装t6を製造するた
めのウェハ工程においては通常の場合、処理される複数
枚のウェハを1つの単位ブロックとして、それぞれの各
プロセス処理を行なうようにしており、この単位ブロッ
クを一般的にロット(Lot >と称している。そして
、この10ツトを構成するウェハの枚数は処理される各
プロセスに対応して適宜に設定され、普通、数枚ないし
数10枚程度が実際のロットサイズとして採用されてい
る。
また、前記ウェハ工程においては同一の処理を行なう場
合、個々のウェハの識別を行なう必要のないプロセスも
存在するが、多くの場合たとえ同一の処理をなすときで
も、ウェハ相互間のばらつきを確認したり、あるいは、
10ツト中でも処理条件を一部変更したりするなどの必
要があって、個々のウェハ毎にこれを識別するための文
字および1または数字などの記号(以下識別記号と呼ぶ
)を記入するようにしていた。
ここで、この識別記号をウェハ面に記入・表示する方法
としては次のような各手段がある。すなわち。
(a)ウェハの裏面あるいは表面にダイヤモンドペンな
どを用いて手書きにより識別記号を罫書きする方法。
(b)ウェハ面上にレーザー光を用いて識別記号を刻示
する方法。
(C)ウェハの表面に写真製版技術でフォトレジスト膜
を形成し1m別記号の表示装置いわゆるウェハタイトラ
ー装置を用いて識別記号を表示する方法。
上記の個々のウェハに対する従来の識別記号の各表示手
段の場合、それぞれに次のような特徴がある。すなわち
、 まず、太記(a)方法の場合には識別記号を1枚づつの
ウェハに直接罫書きをするので、費用が少なくて済むと
いう利点があるが、その記入自体が作業者の技量の程度
に左右され均一に罫書きするのが困難であり、罫書きの
力が弱ければ一明瞭な表示をなし得ず、反対に力が強す
ぎると罫書きに伴なって微少な粉末(かけら)が発生し
、後にこれがウェハを汚染したり、また、与えられる力
Iこよってウェハにストレスがたまるために、後工程で
これがひび割れの原因になり易いという欠点があり簡便
な方法ではあるが、作業者に熟練さが要求されるもので
あった。
また、上記(b)方法の場合にはレーザー光を発生させ
かつ制御する特別な装置を必要とし、多額の費用がかか
ると共に安全上、十分な注意を払わなければならず、そ
してまた半導体ウェハがシリコンであるときには、実使
用上さしつかえないが。
これが化合物半導体ウェハ(例えば、GaAsウェハ)
であるときには、レーザ光の照射時に結晶が分解して有
害物質、つまりここではAs化合物が発生するため適用
できない方法であった。
さらに、上記(C)方法の場合には写真製版技術を利用
してウェハタイトラー装置により、識別記号発生部(通
常、複数の文字と数字との組合せ表示が可能である。)
での遮光部分の組合せによるパターンを所望の光を照射
することで、ウェハ上に形成されたフォトレジスト膜に
転写して識別記号を表示させ得るのであるが、ここでも
ウエノ1タイトラーなる特別な装置を必要とし、多額の
費用がかかるほか、職別記号表示のためだけに、写真製
版工程を1回分余分に行なわなければならないという不
利があった。
この発明は上記で述べた主に2つの問題点を解決するた
めになされたもので、その目的とするところはウェハ面
上のもともと良品チップが採れない領域(主fこウェハ
端部)を明確化することにより、良品チップ数を明確化
させることと敢て特別な装置などを用いることなしに、
ウエノ1面に識別記号を部用かつ容易に表示させ得るよ
うにした半導体装置の製造方法を提供することである。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法はウエノ1工程の
スタートにあたり、所望の成膜技術を用いてウェハの表
面全体に絶縁膜を形成し、しかる後に、ほぼウェハ外周
に沿って連続した境界を有するようウェハ端部に、この
絶縁膜を残して他の部分は全て除去するという工程を行
なうものであり。
しかもこの残存させる絶縁膜内にウェハの識号記号を形
成させようとするものである。
〔作用] この発明方法においてはウェハ工程のスタートにあたリ
ウエハの外周部に絶縁膜が形成された領域が形成される
ことにより、この絶縁膜残存部分は良品のチップとなり
得ない領域であることが後工程で明らかであるとともに
、この絶縁膜残存部分内にウニ八識別記号が形成される
のであるから。
この記号はウェハ工程中、明瞭に判別させることが可能
となる。
〔実施例〕
以下、この発明に係る半導体装置の製造方法の一実施例
を第1図〜第5図について説明する。
第1図(a、) (b) 〜第3図(a)(b)はコ(
7)上記問題1項を解決するための実施例方法の概要を
示すそれぞれ平面図および断面図、第4図(a)(b)
は上記問題1項及び第2項を同時に解決するための実施
例方法の概要を示す平面図および断面図である。
第1図(a)(b)は所望の構造を有する半導体ウェハ
例えば直径的50mのGaAsウェハを示す。ここで所
望の構造を有するとは、このウェハ(11上に形成せん
とする半導体装置、例えばGaAsMESFETに適し
た濃度、厚みを有し、 GaAs基板上にエピタキシャ
ル成長あれた活性層を最上部に形成されたGaAsウェ
ハ等を示す。
この第1図のウェハ(1)に所望の前処理を施し例えば
、塩酸ボイルによりGaAs上のGaビットをエツチン
グ除去した後、純水洗浄、乾燥等の処理)しかる後、例
えばプラズマCVD装置を用いて、ウェハ上面全体に5
isN4(シリコンナイトライド)よりなる絶縁膜(2
)を形成した状態を示すのが第2図(a)(b)である
この絶縁膜(2)は例えば5iH4(シラン)とNH3
(アンモニア)の両ガスの化学的反応を利用して、28
0℃の加熱条件で、約100OAの厚みまで成長させる
引き続いて、この絶縁膜の所望の領域を除いてその他の
部分を全てエツチング除去する。このエツチング除去す
る方法としては、例えば、弗化水素酸と弗化アンモニウ
ムの水溶液(良く知られている弗酸バッファ液)でエツ
チングすれば%n単に除去することができる。このエツ
チングの際、所望の領域に対応したパターンを有する上
記エツチング液に対する保護膜を、絶縁膜上に形成して
おけば、この保護膜に対応した領域のみ、エツチングさ
れずに残存させることが可能である。そしてエツチング
作業が完了後この保護膜を周知の技術で除去すれば、所
望の領域のみ、絶縁膜を残存させ、その他の部分を完全
に除去した状態になる(第3 図(a)(b) >。こ
の場合、上記保護膜としては、例えば周知のワックス(
例えばアビニシンワックス)等を用いれば良いが、残存
させる領域をより完全に形成させる方法として1周知の
写真製版技術を用いても良い。例えば、保護膜として、
東京■ 応化(株)製のOMR−83フォトレジストを用い、保
護膜に相当する領域のみ露光処理し、後は所定の処理を
行ない所望のパターンを有するフォトレジストパターン
を形成させることにより簡単に上記目的を実施しうる保
護膜を形成することが可能である。
以上、絶縁膜を選択的にエツチング除去することにより
、ウェハ表面はGaAs面fillと、残存する絶縁膜
12υを有するGaAsウェハ面とに明確に分離できる
この状態のウェハを用いて、従来のウェハ工程(例えば
MESFETの製造工程)(詳述せず)を実施すれば、
従来と同じ半導体装置を製造することが可能である。こ
の際、従来のウエノ1工程には何ら変更を加えることが
必要ではないが、ウェハ端部イこS 1sN4からなる
領域f21)が存在しており、この領域上には良品チッ
プが形成されないことは明らかなため、この領域のみ1
例えばピンセット等の治具を取扱い可能な領域と限定す
れば、ウェハ工程終了後、電気的に全チップを測定判定
し良品と電気的lζ判断されたチップを改めて目視検査
等を実施して不良と判定する作業を行なったり、ウェハ
端部よりある領域までは無条件に不良チップとする等の
余分な作業、取り決めを行なう必要がなくなる。
第4図(a)(b)は第3図(a)(b)と大略は同じ
であるが。
残存させる絶縁膜121)内部にウェハ識別記号131
(図では2箇所)を形成しである状態を示す。第1図(
a) (b)、第2図(a) (b)は上記の場合と同
じであるが以下の点が若干異なる。すなわち、上記保護
膜上にウェハ識別記号に相当する開孔部を形成した後で
、絶縁膜(2)を上記例と同じようにエツチング除去す
る。そうすることにより、残存させたいパターンを有す
る絶縁膜内に上記開孔部に相当するGaAs露出面が形
成され−これによりウニ/1を識別することができる。
ここで保護膜形成方法として、前述の写真製版フォトレ
ジストを用いた場合、露光処理の際に、このウェハ識別
記号に相当する遮光部分を、保護膜形成領域内(即ち露
光領域内)の所望の部分に形成すれば、現像等の所定の
処理を施した後で、ウェハ識別記号#C相当する開孔部
を有する保護膜が形成できる。
次に、さらに改良された製造方法の他の実施例を示すの
が第5図である。
すなわち、この図に示す実施例の製造方法において、符
号■は識別記号の表示対象としての半導体ウェハ ここ
では、例えばGaAsウェハを示す。
この場合1図示省略したが半導体ウェハ(9)の表面上
には所望のOMR−83等のネガタイプのフォトレジス
トが塗付されると共に、適正な条件でのプリベークが終
了しており、また、■は所望のマスクパターンを表示し
たフォトマスク、ここでは例えば、・石英ガラスなどの
透明資材を用いて構成されたフォトマスクであって、前
記半導体ウニ/%(9)に対応して例えば、酸化クロム
などにより、絶縁膜を残存させようとする領域以外の部
分のみ遮光部が形成してあり、これらの半導体ウニ1s
tsI3とフォトマスクQは相対的な位置合せ、いわゆ
るマスクアライメントを完了している。
しかして、−船釣な半導体装置の製造における写真製版
工程の場合には、前記したマスクアライメントの終了後
に霧光処理を施すのであるが−この実施例の方法ではこ
のマスクアライメントの終了後Cζあって、少なくとも
前記半導体ウェハ31)を完全に覆う大きさ以上の識別
記号表示用の例えば、石英がラスなどの透明資材を用い
て構成されたフィルターを図示しない光源側と前記フォ
トマスク■との間に挿入して位置合せをするか、あるい
は必要に応じてフォトマスク■の光源側面に直接−重ね
合わせるように載置して位置合せし、この状態において
、露光のための光線(財)を適正な条件で照射すること
により露光処理を行なう。
また、ここで前記識別記号表示用のフィルタ(至)につ
いては前記フォトマスク■での透明部に対応し、しかも
ウェハに接する部分1例えば具体的には前記ウェハ■の
最外側に近い5wm程度以内の内側の部分に対応した領
域に、文字、数字またはこれらの組合せによる識別記号
パターンを表示してあり、この識別記号パターンはこの
場合、前記フォトマスク(2)におけるパターンと同様
に光を遮断する遮光部として形成される。
従って、前記ウェハ3Dに対し、この識別記号表本川の
フィルタ1を介在して前記露光処理を行なった後、所望
の現像、定着、および検査の各工程完了した状態におい
て、このウェハ!3I)には前記フォトマスクりの遼光
邪に形成されたパターンIこ相当する部分が開孔部とし
て表示され、かつ、また同時に職別記号表示用のフィル
タ■の識別記号パターンに相当する部分が同様な開孔部
形態による識別記号として表示されるものである。
そしてまた、前記識別記号表示用のフィルタ(至)とし
て、それぞれに異なる識別記号パターンを表示した複数
枚を用意しておき、各ウェハ1枚毎(ここれを選択的に
交換して使用するようζこすれば一処理対象の各ウェハ
6υに相互に異なる識別記号を表示させることができ、
さらに−必要とあれば。
10ツトすべてのウェハに対して、相互に異なる識別記
号を表示されることも可能である。
また、ここで前記異なる識別記号パターンを表示したフ
ィルタ制を製造するには、従来周知のマスク製造技術を
利用することで比較的容易に得られるものであり、かつ
、この実施例に適用されるフィルタ啜はほぼ半永久的に
使用し得るものである。
また、前記フォトマスク(至)の遮光部分は形成せんと
するチップの形状に合致した領域、すなわちチップ1つ
の形状として縦、横がそれぞれy1xW′′とすれば、
この領域は縦がny、横がnx(n、nは整数)となる
ような階段状の形状をなしておれば、半導体ウェハ上の
絶縁膜の存在しない領域をチップ形成領域として有効に
利用することができる。加えて、この遮光部分はその端
がすべて半導体ウェハ上lζ収容できるような形状をな
しているとともに、ウェハ端によりこの遮光部分が横切
らないように載置することが必要である。
なお上記実施例では半導体ウェハとしてGaAsウェハ
の例を示しているが、必ずしもこれに限定するものでは
ない。又、絶縁膜としてSi3N4を例としたが、これ
に限定されるものでもない。
〔発明の効果J 以上のようにこの発明によれば、半導体ウェハ上に、ほ
ぼ外周に沿って連続した境界を有する絶縁膜を半導体ウ
ェハ表面のウェハ端部に形成し。
しかる後に所望のウェハ工程を従来と何らの変更もなく
施すため、半導体チップを従来と同じ工程で形成するこ
とが可能であるとともに、あらかじめ不良チップの形成
領域が明確化されているため。
この領域内のチップは無条件に不良として処理できるた
め、ウェハテストの良品数をもってウェハ上の良品チッ
プ数とすることが可能で良品数の正確な把握が可能とな
る。
しかも、写真製版技術等を用いてこの絶縁膜を選択的に
残存させる方法を利用すれば、ウエノ1面への識別記号
の表示を同ウェハに何等の影響をも与えることなく、し
かも、特に表示のための装置、ならびに余分な処理工程
などを全く必要とせずに、従来の装置、方法をそのまま
使用して、常時、均一な態様で極めて容易に行ない得る
ものである。
【図面の簡単な説明】
@1図(al (b) 〜第4図(a) (b)はコノ
発明の半導体装置の製造方法の一実施例を示す各工程の
平面図および断面図、第5図はこの発明の他の実施例を
示す説明図である。 fll=−’y x−ハ(GaAsつ! ハ) 、 +
21−・・絶縁膜、(11)・・・GaAs面、12υ
・・・残存する絶縁膜、(3)・・・ウェハ識別記号、
6υ・・・半導体ウェハー■・・・フォトマスク。 ■・・・識別記号表示用フィルタ、■・・・露光のため
に照射される光線。 なお1図中、同一符号は同一、または相当部分を示す。 代理人   大  岩  増  維 第1図 (a) (b) 口       / 第2図 (0〕 cb> 第5図 Jl:半導5本ウェハ J2:フォトマスク J3ニジλ別記−5,+水用フィルタ ノ4itめ勺!め)ニザIすごイ1う光ダ零ミ第3図 11’(3aAJIJ 第4図 手続補正3(自発) 補正をする者 代表者 志 5 補正の対象 明細書の発明の詳細な説明の欄。 6、 補正の内容 (1)明細書の第4頁第17行から第18行にr文字お
よび1または」とあるのをr文字および/または」に訂
正する。 〈2)明細−)の第9頁第5行に「成長あれた活性1―
を」とあるのを「成長された活性層を」に訂正する。 (3)明細書の第14頁第4行に「石英がラス」とある
のを「石英ガラス」に訂正する。 以  上

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に半導体装置を形成するためのウェハ工程
    において、ほぼウェハ外周に沿つて連続した境界を有す
    る絶縁膜を半導体基板表面上のウェハ端部に形成し、し
    かる後に所望のウェハ工程を施すことを特徴とする半導
    体装置の製造方法。
JP3436389A 1989-02-14 1989-02-14 半導体装置の製造方法 Pending JPH02213115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3436389A JPH02213115A (ja) 1989-02-14 1989-02-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3436389A JPH02213115A (ja) 1989-02-14 1989-02-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02213115A true JPH02213115A (ja) 1990-08-24

Family

ID=12412082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3436389A Pending JPH02213115A (ja) 1989-02-14 1989-02-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02213115A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822141B1 (en) 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822141B1 (en) 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing

Similar Documents

Publication Publication Date Title
US4632724A (en) Visibility enhancement of first order alignment marks
US20040115901A1 (en) Method for dividing semiconductor wafer
CN1080927C (zh) 检测晶片缺陷的方法
US6412326B1 (en) Semiconductor calibration structures, semiconductor calibration wafers, calibration methods of calibrating semiconductor wafer coating systems, semiconductor processing methods of ascertaining layer alignment during processing and calibration methods of
JPS6030896B2 (ja) ウエ−ハ組立体
JPH02213115A (ja) 半導体装置の製造方法
JPH0368126A (ja) 半導体装置の製造方法
US20020197749A1 (en) Method of monitoring and controlling a photoresist edge bead
JP3638250B2 (ja) アライメントマークおよび半導体装置の製造方法
JPH01260451A (ja) ダイシングラインの形成方法
CN103698970A (zh) 集成电路用掩模版金属残留缺陷修补方法
JPS58134430A (ja) 半導体装置の製造方法
US20090166324A1 (en) Full-wafer backside marking process
DE112011101877B4 (de) Verfahren zur Verhinderung von Kontamination von Wafern und Verfahren zur Herstellung von Wafern
CN220626853U (zh) 降低曝光机内部光线衍射的装置
KR0168353B1 (ko) 넌패턴 웨이퍼의 검사방법
JPH03211718A (ja) マーキング法
KR20090075368A (ko) 웨이퍼 결함 검출 방법
JPH06104335A (ja) 半導体ウェーハ
KR20050054643A (ko) 단결정 실리콘 웨이퍼의 결함 평가방법
KR960013499B1 (ko) 반도체 소자의 수직구조 관찰을 위한 부식방법
JP2005072027A (ja) Soi基板のマーク印字方法
GB2054903A (en) Masks for photoetching
JPH02144908A (ja) 半導体装置の製造方法
KR20010050932A (ko) 반도체 웨이퍼의 마킹방법