JPH02214995A - 郵便料金計の不揮発性メモリ内のデータを編成する方法 - Google Patents
郵便料金計の不揮発性メモリ内のデータを編成する方法Info
- Publication number
- JPH02214995A JPH02214995A JP1332540A JP33254089A JPH02214995A JP H02214995 A JPH02214995 A JP H02214995A JP 1332540 A JP1332540 A JP 1332540A JP 33254089 A JP33254089 A JP 33254089A JP H02214995 A JPH02214995 A JP H02214995A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- block
- volatile memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00314—Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00362—Calculation or computing within apparatus, e.g. calculation of postage value
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00314—Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
- G07B2017/00338—Error detection or handling
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00362—Calculation or computing within apparatus, e.g. calculation of postage value
- G07B2017/00395—Memory organization
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00362—Calculation or computing within apparatus, e.g. calculation of postage value
- G07B2017/00395—Memory organization
- G07B2017/00411—Redundant storage, e.g. back-up of registers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Devices For Checking Fares Or Tickets At Control Points (AREA)
- Read Only Memory (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子式郵便料金計に関するものであり、更に詳
しくいえば、そのような電子式郵便料金計における不揮
発性メモリにデータを格納することに関するものである
。
しくいえば、そのような電子式郵便料金計における不揮
発性メモリにデータを格納することに関するものである
。
電子式郵便料金計は良く知られている。それらの装置は
マイクロプロセッサの制御の下に動作して、封筒への郵
便標識の印字に関連する印字動作および郵便料金計算動
作を行う。その郵便料金計算は揮発性メモリにおいて通
常行われ、電子式郵便料金計への電力供給が断たれる場
合に備えて格納するために、所定の時刻に不揮発性メモ
リへ転送される。
マイクロプロセッサの制御の下に動作して、封筒への郵
便標識の印字に関連する印字動作および郵便料金計算動
作を行う。その郵便料金計算は揮発性メモリにおいて通
常行われ、電子式郵便料金計への電力供給が断たれる場
合に備えて格納するために、所定の時刻に不揮発性メモ
リへ転送される。
ランダムな事象が不揮発性メモリ内のデータを不正確に
読出させたり、書込ませたりすることがある。郵便料金
計の動作においては、それらの事象を検出し、読出し動
作と書込み動作を再び試みることが極めて重要である。
読出させたり、書込ませたりすることがある。郵便料金
計の動作においては、それらの事象を検出し、読出し動
作と書込み動作を再び試みることが極めて重要である。
不正確な読出しまたは書込みかメモリ装置の問題の結果
であることが判明したとすると、たとえば読出しが失敗
した場合には、データを再構成し、それから不揮発性メ
モリの異なる部分へ置き直さなければならない。
であることが判明したとすると、たとえば読出しが失敗
した場合には、データを再構成し、それから不揮発性メ
モリの異なる部分へ置き直さなければならない。
本願出願人へ譲渡された１９８５年１２月１６日付の米
国特許出願節８０９，４５４号には、不揮発性メモリを
いくつかのブロックに区画し、郵便料金計の全ての情報
を前記ブロックの１つに格納する技術が開示されている
。区画されたブロック内の与えられた任意のレジスタが
悪いとすると、不揮発性メモリの別の区画されたブロッ
クにおいてデータの全ブロックの新しいコピーが構成さ
れ損われたレジスタを有するその区画された領域が悪い
と記される。この方法は良く機能するが、この方法では
メモリ内の空間を非常にむだに利用することがわかるで
あろう。また、前記米国特許出願に開示されているよう
に、ブロック内に格納されている各データ項目は、レジ
スタデータが損われているかどうかについて判定するた
めにそれ自身のＣＲＣを要求する。
国特許出願節８０９，４５４号には、不揮発性メモリを
いくつかのブロックに区画し、郵便料金計の全ての情報
を前記ブロックの１つに格納する技術が開示されている
。区画されたブロック内の与えられた任意のレジスタが
悪いとすると、不揮発性メモリの別の区画されたブロッ
クにおいてデータの全ブロックの新しいコピーが構成さ
れ損われたレジスタを有するその区画された領域が悪い
と記される。この方法は良く機能するが、この方法では
メモリ内の空間を非常にむだに利用することがわかるで
あろう。また、前記米国特許出願に開示されているよう
に、ブロック内に格納されている各データ項目は、レジ
スタデータが損われているかどうかについて判定するた
めにそれ自身のＣＲＣを要求する。
各レジスタ内のデータは隣接するレジスタ内のデータに
必ずしも関連するものではない。それらの状況の下で郵
便料金計の不具合の原因について＝ ６ 不揮発性メモリの更新を完了するために、個々の不揮発
性メモリに対して多数の読出しおよび書込みを行って、
必要なデータを更新することが求められていた。
必ずしも関連するものではない。それらの状況の下で郵
便料金計の不具合の原因について＝ ６ 不揮発性メモリの更新を完了するために、個々の不揮発
性メモリに対して多数の読出しおよび書込みを行って、
必要なデータを更新することが求められていた。
本発明の目的は、メモリの正常な編成機構と正常なアク
セス機構に及はす損傷をできるだけ小さくするようにし
て、損われたメモリデータを置き換えることである。
セス機構に及はす損傷をできるだけ小さくするようにし
て、損われたメモリデータを置き換えることである。
本発明の別の目的は、メモリの損われた部分を業務から
除去した時に、置き換えによって、利用できなくされる
「良い」メモリの量を最少にすることである。
除去した時に、置き換えによって、利用できなくされる
「良い」メモリの量を最少にすることである。
本発明に従って、電子式郵便料金計内のデータが２つの
不揮発性メモリに格納される。それら２つの不揮発性メ
モリは、装置の二重の故障が起る可能性に備えて別々の
メモリ技術（ＣＭＯＳとＥ２ＰＲＯＭ）を用いることが
好ましい。各メモリ内のデータは、各メモリを１組のデ
ータ構造に区分することにより編成される。それらのデ
ータ構造は「ストア」と呼ばれる。各ストアは１つまた
は複数のバッファを有する。各バッファは１つまたは複
数の関連するデータ類を１組含む。あらゆるデータバッ
ファは３２バイトの語長に固定することが好ましい。
不揮発性メモリに格納される。それら２つの不揮発性メ
モリは、装置の二重の故障が起る可能性に備えて別々の
メモリ技術（ＣＭＯＳとＥ２ＰＲＯＭ）を用いることが
好ましい。各メモリ内のデータは、各メモリを１組のデ
ータ構造に区分することにより編成される。それらのデ
ータ構造は「ストア」と呼ばれる。各ストアは１つまた
は複数のバッファを有する。各バッファは１つまたは複
数の関連するデータ類を１組含む。あらゆるデータバッ
ファは３２バイトの語長に固定することが好ましい。
最良の結果を達成するために、バッファ内の、各データ
項目ではなくて、各データバッファにＣＲＣが取付けら
れる。バッファ内の全てのブタ項目にわたって１つのＣ
ＲＣが計算される。バッファに使用されていない空間が
含まれているとすると、ＣＲＣ計算には使用されていな
いバイトは含まれない。
項目ではなくて、各データバッファにＣＲＣが取付けら
れる。バッファ内の全てのブタ項目にわたって１つのＣ
ＲＣが計算される。バッファに使用されていない空間が
含まれているとすると、ＣＲＣ計算には使用されていな
いバイトは含まれない。
各不揮発性メモリは悪いセグメントデータストアも含む
。このデータストアは、装置内の「良い」素子と「悪い
」素子を示すビットマツプを含む。
。このデータストアは、装置内の「良い」素子と「悪い
」素子を示すビットマツプを含む。
装置内の各セグメントは悪いセグメントデータストア内
に対応するビットを有することが好ましい。
に対応するビットを有することが好ましい。
対応するセグメントを使用できるかどうかを指示するた
めにそのピッＩ・はターンオンまたはターンオフされる
。最良の結果を達成するために、各装置はそれ自身の装
置だけのためのビットマツプのコピーを維持する。
めにそのピッＩ・はターンオンまたはターンオフされる
。最良の結果を達成するために、各装置はそれ自身の装
置だけのためのビットマツプのコピーを維持する。
データストアをアクセスするために、各データストアは
ＲＯＭテーブルにエントリイを有する。
ＲＯＭテーブルにエントリイを有する。
このＲＯＭテーブルはデータストアの諸特徴についての
情報を含む。その情報はストアの開始アドレスと、希望
によっては、装置が確実な動作を続けるために利用でき
ねばならないセグメントの数のようなものを含む。各デ
ータストアに対して、現在のバッファに対するポインタ
がスクラッチパドＲＡＭに保持される。それらのポイン
タは電源投入時に初期化され、バッファを進む必要があ
るたびに更新される。
情報を含む。その情報はストアの開始アドレスと、希望
によっては、装置が確実な動作を続けるために利用でき
ねばならないセグメントの数のようなものを含む。各デ
ータストアに対して、現在のバッファに対するポインタ
がスクラッチパドＲＡＭに保持される。それらのポイン
タは電源投入時に初期化され、バッファを進む必要があ
るたびに更新される。
第１図には電子式郵便料金計１０が示されている。この
郵便料金旧は、開き戸または滑り戸（図示せず）により
適当に覆われたキーボードおよび表示器（図示せず）を
有することができる。郵便料金言−１１０は郵便機械１
８上のある位置に取付けられている状態が示されている
。郵便機械］８は、モータ２２によりラックおよびピニ
オン歯車２４を介して往復運動させられる印字プラテン
２０を含む。郵便料金計全体はちょうつがいつきのカバ
ー２６により郵便機械の内部に納められる。送りモジュ
ール２８が郵便物をベース１８へ送る。そのベースは郵
便物を印字型３０と印字プラテン２０の間のスペースへ
送る。そのスペースにおいて印字プラテン２０が往復運
動させられると、郵便機械１８から放出された郵便物３
２の上に示すように、郵便物に標識が印字される。
郵便料金旧は、開き戸または滑り戸（図示せず）により
適当に覆われたキーボードおよび表示器（図示せず）を
有することができる。郵便料金言−１１０は郵便機械１
８上のある位置に取付けられている状態が示されている
。郵便機械］８は、モータ２２によりラックおよびピニ
オン歯車２４を介して往復運動させられる印字プラテン
２０を含む。郵便料金計全体はちょうつがいつきのカバ
ー２６により郵便機械の内部に納められる。送りモジュ
ール２８が郵便物をベース１８へ送る。そのベースは郵
便物を印字型３０と印字プラテン２０の間のスペースへ
送る。そのスペースにおいて印字プラテン２０が往復運
動させられると、郵便機械１８から放出された郵便物３
２の上に示すように、郵便物に標識が印字される。
標識の残りとともに郵便料金を郵便物に印字するために
、ステッピングモータ（図示せず）によりセットされる
印字幅（図示せず）が設けられる。
、ステッピングモータ（図示せず）によりセットされる
印字幅（図示せず）が設けられる。
この郵便料金計の詳細については、１９８７年１０月２
７日付の米国特許出願に基づく特願昭６３−２７１９３
１号を参照されたい。
７日付の米国特許出願に基づく特願昭６３−２７１９３
１号を参照されたい。
第２図はこの電子式郵便料金計のブロック図である。第
２図かられかるように、中央処理装置（ＣＰＵ）５０が
電源５２から電力を供給される。
２図かられかるように、中央処理装置（ＣＰＵ）５０が
電源５２から電力を供給される。
このＣＰＵとしては、アメリカ合衆国カリホルニア州す
ンタ・クララ（Ｓａｎｔａ Ｃ１ａｒａ ）所在のイン
テル（Ｉｎｔｅｌ ）社から入手できる８０３１型が適
当である。ＣＰＵ５０はアドレス信号とデータ信号を、
メモリの読出し信号および書込み信号とともに、公知の
やり方でメモリモジュール５４およびデコーダモジュー
ル５６との間で通信する。読出し信号は線５８へ送られ
、書込み信号は線６゜へ送られる。それらのモジュール
の間の多重化アドレス／データバスが６２で示されてい
る。アドレスバス６４もＣＰＵ５０とメモリモジュール
５４の間に接続される。３つの高位アドレス線６６．６
８．７０もデコーダモジュール５６へ接続される。不揮
発性メモリ（ＮＶＭ）読出し信号とＮＶＭ書込み信号が
ＣＰＵの指令の下にデコーダモジュール５６において発
生されて、線７２゜７４をそれぞれ介してメモリモジュ
ール５４へ供給される。
ンタ・クララ（Ｓａｎｔａ Ｃ１ａｒａ ）所在のイン
テル（Ｉｎｔｅｌ ）社から入手できる８０３１型が適
当である。ＣＰＵ５０はアドレス信号とデータ信号を、
メモリの読出し信号および書込み信号とともに、公知の
やり方でメモリモジュール５４およびデコーダモジュー
ル５６との間で通信する。読出し信号は線５８へ送られ
、書込み信号は線６゜へ送られる。それらのモジュール
の間の多重化アドレス／データバスが６２で示されてい
る。アドレスバス６４もＣＰＵ５０とメモリモジュール
５４の間に接続される。３つの高位アドレス線６６．６
８．７０もデコーダモジュール５６へ接続される。不揮
発性メモリ（ＮＶＭ）読出し信号とＮＶＭ書込み信号が
ＣＰＵの指令の下にデコーダモジュール５６において発
生されて、線７２゜７４をそれぞれ介してメモリモジュ
ール５４へ供給される。
復号器モジュール５６はＣＰＵリセット信号を電源５２
からＣＰＵリセット信号を線７６を介して受け、デコー
ダモジュール５６内で発生された他の信号に組合わされ
た適当な内部論理操作により、ＣＰＵリセット信号が線
７８を介してＣＰＵ５０へ供給される。電源の電力状態
と電圧状態に依存するリセット信号を供給するために適
当な回路が、たとえば米国特許第４．５４７ ８５３号
明細書に開示されている。電源からのリセットおよび他
の回路パラメータをモニタしてＣＰＵリセット信号を発
生する論理回路が、たとえば米国特許第４，７４７，０
５７号明細書に開示されている。デコーダチップが米国
特許第 ４．７１０，８８２号明細書に開示されている。
からＣＰＵリセット信号を線７６を介して受け、デコー
ダモジュール５６内で発生された他の信号に組合わされ
た適当な内部論理操作により、ＣＰＵリセット信号が線
７８を介してＣＰＵ５０へ供給される。電源の電力状態
と電圧状態に依存するリセット信号を供給するために適
当な回路が、たとえば米国特許第４．５４７ ８５３号
明細書に開示されている。電源からのリセットおよび他
の回路パラメータをモニタしてＣＰＵリセット信号を発
生する論理回路が、たとえば米国特許第４，７４７，０
５７号明細書に開示されている。デコーダチップが米国
特許第 ４．７１０，８８２号明細書に開示されている。
図示のように、ＣＰＵ５０はＬＥＤドライブモジュール
８０とも通信して種々のセンサと、郵便料金計の印字軸
８３を位置させる各種のステッピングモータドライバ８
２と、型保護ソレノイドを制御するソレノイドドライバ
８４とへデコーダ５６を介して、かつ線８６，８８．９
０をそれぞれ介して信号を供給する。
８０とも通信して種々のセンサと、郵便料金計の印字軸
８３を位置させる各種のステッピングモータドライバ８
２と、型保護ソレノイドを制御するソレノイドドライバ
８４とへデコーダ５６を介して、かつ線８６，８８．９
０をそれぞれ介して信号を供給する。
キーボード表示モジュール９２がＣＰＵ５０への情報を
線９４を介して受け、その情報を表示する。情報は、デ
コーダモジュール５６から線９７を介して受けたストロ
ーブに応じて、キーボード／表示モジュール９２のキー
ボードから線９２を介してデコーダモジュール５６へも
供給される。
線９４を介して受け、その情報を表示する。情報は、デ
コーダモジュール５６から線９７を介して受けたストロ
ーブに応じて、キーボード／表示モジュール９２のキー
ボードから線９２を介してデコーダモジュール５６へも
供給される。
ＣＰＵへの外部通信は通信モジュール９８と線９９を介
して行われる。郵便料金計の典型的な構造と動作がたと
えば米国特許第 ４．３０１，５０７号及び第４，４８４，３０７号の各
明細書に開示されているから、それについての説明は省
略する。
して行われる。郵便料金計の典型的な構造と動作がたと
えば米国特許第 ４．３０１，５０７号及び第４，４８４，３０７号の各
明細書に開示されているから、それについての説明は省
略する。
第３図は電子式郵便料金計中のメモリモジュルのブロッ
ク図である。メモリモジュール５４は読出しアクセスメ
モリ（ＲＯＭ）１００．！：、ＣＭＯＳランダムアクセ
スメモリ（ＲＡＭ）１０２と、不揮発性メモリ用の電池
でバックアップされるＲＡＭ ＣＭＯＳ １０４と
、Ｅ２ＰＲＯＭ １０６とを有する。ＲＯＭ１００と
してはゼネラル・インスッルメンツ（Ｇｅｎｅｒａｌ
Ｉｎ５ｔｒｕｌ′Ｉｅｎｔｓ ）社から入手できる２７
Ｃ１５２型が適当であり、ＣＭＯＳ ＲＡＭ１０２と
しては日本電気から入手てきる６２Ｃ６４型が適当であ
り、ＲＡＭ ＣＭＯＳ １０４としてはたとえばモ
スチック（Ｍｏｓｔｅｋ）社から入手できるＭＫ４８０
２型が適当であり、Ｅ２ＰＲＯＭ １０６としてはた
とえばアトメル（Ａｔｍｅｌ ）社から入手できる２８
Ｃ６４型が適当である。最上の結果を得るために、電池
でバックアップされるＲＡＭ１０４は電池１０８，１１
０へダイオード１１２ １１４をそれぞれ介して接続さ
れて電力を受ける。下位アドレスデータが各メモリの入
力点へ供給され、接続バス１２２１２４．１２６，１３
０を介して送られる。多重化されたアドレスとデータが
モジュールの入力点１４０へ加えられ、そこからバス１
４２，１４４゜１．４６．１４８を介して種々のメモリ
へ送られる。
ク図である。メモリモジュール５４は読出しアクセスメ
モリ（ＲＯＭ）１００．！：、ＣＭＯＳランダムアクセ
スメモリ（ＲＡＭ）１０２と、不揮発性メモリ用の電池
でバックアップされるＲＡＭ ＣＭＯＳ １０４と
、Ｅ２ＰＲＯＭ １０６とを有する。ＲＯＭ１００と
してはゼネラル・インスッルメンツ（Ｇｅｎｅｒａｌ
Ｉｎ５ｔｒｕｌ′Ｉｅｎｔｓ ）社から入手できる２７
Ｃ１５２型が適当であり、ＣＭＯＳ ＲＡＭ１０２と
しては日本電気から入手てきる６２Ｃ６４型が適当であ
り、ＲＡＭ ＣＭＯＳ １０４としてはたとえばモ
スチック（Ｍｏｓｔｅｋ）社から入手できるＭＫ４８０
２型が適当であり、Ｅ２ＰＲＯＭ １０６としてはた
とえばアトメル（Ａｔｍｅｌ ）社から入手できる２８
Ｃ６４型が適当である。最上の結果を得るために、電池
でバックアップされるＲＡＭ１０４は電池１０８，１１
０へダイオード１１２ １１４をそれぞれ介して接続さ
れて電力を受ける。下位アドレスデータが各メモリの入
力点へ供給され、接続バス１２２１２４．１２６，１３
０を介して送られる。多重化されたアドレスとデータが
モジュールの入力点１４０へ加えられ、そこからバス１
４２，１４４゜１．４６．１４８を介して種々のメモリ
へ送られる。
書込み信号が線１５０を介してＲＡＭ １．０２へ供
給される。読出し信号が線１５２を介してＲＡＭ １
０２へ供給され、線１５４を介してＲＡＭ１０４へ供給
される。デコーダモジュール］３ ５６からの不揮発性メモリ書込み信号が線１６２と１６
４を介して回路点１６０へ供給される。
給される。読出し信号が線１５２を介してＲＡＭ １
０２へ供給され、線１５４を介してＲＡＭ１０４へ供給
される。デコーダモジュール］３ ５６からの不揮発性メモリ書込み信号が線１６２と１６
４を介して回路点１６０へ供給される。
Ｅ２ＰＲＯＭ １０６が１１７０上の信号の制御の下
に読出される。線１８０上のチップ可能化信号の要求に
応じてメモリ１０２，１０４，１０６か選択される。
に読出される。線１８０上のチップ可能化信号の要求に
応じてメモリ１０２，１０４，１０６か選択される。
最良の結果を達成するために、郵便料金計内のデータか
２つの不揮発性メモリに格納される。各メモリは、装置
の二重の故障または悪い製造ロットの可能性に対して保
護することを助けるために別のメモリ技術（ＣＭＯ８と
Ｅ２ＰＲＯＭ）を用いる。装置内の全ての重要なデータ
は、電池でバックアップされるＣＭＯ８ＲＡＭ １０
４とＥ２ＰＲＯＭ １．０６に重複して格納される。
２つの不揮発性メモリに格納される。各メモリは、装置
の二重の故障または悪い製造ロットの可能性に対して保
護することを助けるために別のメモリ技術（ＣＭＯ８と
Ｅ２ＰＲＯＭ）を用いる。装置内の全ての重要なデータ
は、電池でバックアップされるＣＭＯ８ＲＡＭ １０
４とＥ２ＰＲＯＭ １．０６に重複して格納される。
本発明に従って、ＣＭＯ８不揮発性メモリ内の重要なデ
ータのどのような更新の後に、Ｅ２ＰＲＯＭ不揮発性メ
モリの対応する更新すなわちコピーが直ちに行われる。
ータのどのような更新の後に、Ｅ２ＰＲＯＭ不揮発性メ
モリの対応する更新すなわちコピーが直ちに行われる。
重複して格納することにより、いずれかのメモリの「悪
い１部分に格納されているデータを、下記のようにして
、別のメモリに格納されている情報から再構成できる。
い１部分に格納されているデータを、下記のようにして
、別のメモリに格納されている情報から再構成できる。
第４Ａ図と第４Ｂ図は、電池でバックアップされるＣＭ
ＯＳメモリ１０４（第３図）のバッファのアドレスのマ
ツプである。第４Ｃ図と第４Ｄ図はＥ２ＰＲＯＭ １
６ （第３図）のレジスタのアドレスのマツプである。
ＯＳメモリ１０４（第３図）のバッファのアドレスのマ
ツプである。第４Ｃ図と第４Ｄ図はＥ２ＰＲＯＭ １
６ （第３図）のレジスタのアドレスのマツプである。
第４Ａ〜４Ｄ図かられかるように、各メモリは１組のデ
ータ構造に区分される。それらのデータ構造のことをこ
こでは「ストア」と呼ぶことにする。各データストアは
１つまたは複数の「バッファ」を有する。各バッファは
１組にまとめられた１つまたは複数の関連するデータ項
目を含む。したがって、与えられたストア内で各バッフ
ァは同種類のデータ項目を含む。与えられたストア内の
バッファは構造的には同一であるが、情報内容はバッフ
ァ間で変ることがある。
ータ構造に区分される。それらのデータ構造のことをこ
こでは「ストア」と呼ぶことにする。各データストアは
１つまたは複数の「バッファ」を有する。各バッファは
１組にまとめられた１つまたは複数の関連するデータ項
目を含む。したがって、与えられたストア内で各バッフ
ァは同種類のデータ項目を含む。与えられたストア内の
バッファは構造的には同一であるが、情報内容はバッフ
ァ間で変ることがある。
関連するデータ項目の格納は、たとえば、特定の操作に
おいて計算のために必要とするデータを従来の場合より
はるかに簡単なやり方で検索できることを意味する。
おいて計算のために必要とするデータを従来の場合より
はるかに簡単なやり方で検索できることを意味する。
あらゆるデータバッファの語長は３２バイトに固定する
ことが好ましい。ストア内のデータ項目の語長の和が３
２バイトより短いとしても残りのスペースは使用されな
いままである。本発明に従って、与えられた各データス
トアは「循環形」または「昇順」のバッファ構成のいず
れかを用いる。
ことが好ましい。ストア内のデータ項目の語長の和が３
２バイトより短いとしても残りのスペースは使用されな
いままである。本発明に従って、与えられた各データス
トアは「循環形」または「昇順」のバッファ構成のいず
れかを用いる。
データストアが循環形バッファ構成を用いる場合には、
更新前にストア内の次のバッファへ進められる。ストア
内の最後のバッファが更新された後で、バッファポイン
タはストア内の最初のバッファへ循環して戻る。
更新前にストア内の次のバッファへ進められる。ストア
内の最後のバッファが更新された後で、バッファポイン
タはストア内の最初のバッファへ循環して戻る。
ＣＭＯＳストアまたはＥ” ＦＲＯＭストアにデータ項
目についての履歴を維持する必要があるか、Ｅ２ＰＲＯ
Ｍストア内の与えられたデータ項目が更新される項目の
数がＥ２ＰＲＯＭチップの耐えるレベルを超えると予測
される時に、あるストアに対して循環形バッファが実現
される。そのような循環形バッファ構成が実現される。
目についての履歴を維持する必要があるか、Ｅ２ＰＲＯ
Ｍストア内の与えられたデータ項目が更新される項目の
数がＥ２ＰＲＯＭチップの耐えるレベルを超えると予測
される時に、あるストアに対して循環形バッファが実現
される。そのような循環形バッファ構成が実現される。
そのような循環形バッファ構成を行えるようにするため
には、データストアは、きちんと増加するデータ項目を
１つ含まなければならないことかわかるであろう。
には、データストアは、きちんと増加するデータ項目を
１つ含まなければならないことかわかるであろう。
このことは、このデータ項目の値が、バッファストアに
書込まれるたびに増加することを意味する。
書込まれるたびに増加することを意味する。
本発明に従って、循環形バッファが求められない時にデ
ータストアが昇順バッファ構成を常に使用する。そのよ
うな昇順バッファの場合には、現在のバッファアドレス
範囲内にハードウェアの復旧できない障害が存在する時
に、次のバッファへ進むたけである。すなわち、情報の
更新前には次のバッファへ進むことはない。
ータストアが昇順バッファ構成を常に使用する。そのよ
うな昇順バッファの場合には、現在のバッファアドレス
範囲内にハードウェアの復旧できない障害が存在する時
に、次のバッファへ進むたけである。すなわち、情報の
更新前には次のバッファへ進むことはない。
最良の結果を達成するためには、各データバッファには
計算された周期的冗長コード（ＣＲＣ）が取付けられる
。バッファ内の全てのデータ項目を横切って１つのＣＲ
Ｃが計算される。バッファが使用されないスペースを含
んでいるとすると、ＣＲＣ計算はそのような使用されな
いバイトを含まない。バッファ全体に対する１つのＣＲ
Ｃの計算により、各データ項目に対するＣＲＣについて
求められるスペースよりかなりのスペースが節約される
ことがわかるであろう。
計算された周期的冗長コード（ＣＲＣ）が取付けられる
。バッファ内の全てのデータ項目を横切って１つのＣＲ
Ｃが計算される。バッファが使用されないスペースを含
んでいるとすると、ＣＲＣ計算はそのような使用されな
いバイトを含まない。バッファ全体に対する１つのＣＲ
Ｃの計算により、各データ項目に対するＣＲＣについて
求められるスペースよりかなりのスペースが節約される
ことがわかるであろう。
各不揮発性メモリ装置１０４，１０６は３２バイトセグ
メントに分割される。各バッファはセグメントの境界で
始る。
メントに分割される。各バッファはセグメントの境界で
始る。
各装置の最低のスペースアドレスは悪いセグメントデー
タストアにより占められる。希望によっては、このデー
タストアは他のアドレスに配置できることがわかるであ
ろう。このデータストアは、装置内の良いセグメントと
悪いセグメントを示すビットマツプを含む。装置の各セ
グメントは悪いセグメントデータストア内に対応するビ
ットを有する。対応するセグメントを使用できるかどう
かを指示するために、そのビットはターンオンされ、ま
たはターンオフされる。最良の結果を達成するために、
各装置はそれ自身の装置だけのためにビットマツプのコ
ピーを４つ維持する。すなわち、ＣＭＯＳビットマツプ
のコピーがＣＭＯ８装置に格納されるだけであり、Ｅ２
ＰＲＯＭに対してはビットマツプコピーはＥ２ＰＲＯＭ
装置だけに格納される。ビットマツプは第４Ａ図では２
００で示され、Ｍ４Ｃ図では３００て示されている。
タストアにより占められる。希望によっては、このデー
タストアは他のアドレスに配置できることがわかるであ
ろう。このデータストアは、装置内の良いセグメントと
悪いセグメントを示すビットマツプを含む。装置の各セ
グメントは悪いセグメントデータストア内に対応するビ
ットを有する。対応するセグメントを使用できるかどう
かを指示するために、そのビットはターンオンされ、ま
たはターンオフされる。最良の結果を達成するために、
各装置はそれ自身の装置だけのためにビットマツプのコ
ピーを４つ維持する。すなわち、ＣＭＯＳビットマツプ
のコピーがＣＭＯ８装置に格納されるだけであり、Ｅ２
ＰＲＯＭに対してはビットマツプコピーはＥ２ＰＲＯＭ
装置だけに格納される。ビットマツプは第４Ａ図では２
００で示され、Ｍ４Ｃ図では３００て示されている。
各データストアはＲＯＭ表にエントリーを自することが
好ましい。実施例の末尾に付した第１表はそのようＲＯ
Ｍテーブルの例を示す第１表はブタストアキャラクタに
ついての情報を含む。各データストアに対して、第１表
は、構成、バッファ当りのデータバイト数、ストアの開
始アドレス、終了アドレス、装置が確実な動作を続行す
るために利用できねばならないセグメントの最少数、お
よびストアがＣＭＯＳメモリまたはＥ２ＰＲＯＭメモリ
だけ、あるいはＣＭＯＳメモリとＥ２ＰＲＯＭメモリに
含まれるかどうか、のような情報を含む。
好ましい。実施例の末尾に付した第１表はそのようＲＯ
Ｍテーブルの例を示す第１表はブタストアキャラクタに
ついての情報を含む。各データストアに対して、第１表
は、構成、バッファ当りのデータバイト数、ストアの開
始アドレス、終了アドレス、装置が確実な動作を続行す
るために利用できねばならないセグメントの最少数、お
よびストアがＣＭＯＳメモリまたはＥ２ＰＲＯＭメモリ
だけ、あるいはＣＭＯＳメモリとＥ２ＰＲＯＭメモリに
含まれるかどうか、のような情報を含む。
後で説明するように、各データストアに対して、そのス
トア内の現在のバッファに対するポインタはＲＡＭに保
持される。それらのポインタは電源投入時に初期化され
、バッファを進める必要があるたびにポインタは更新さ
れる。第１表はメモリ構造に対する受けることができる
アクセスについての変化する情報を含むそれらのストア
の定義を示す。
トア内の現在のバッファに対するポインタはＲＡＭに保
持される。それらのポインタは電源投入時に初期化され
、バッファを進める必要があるたびにポインタは更新さ
れる。第１表はメモリ構造に対する受けることができる
アクセスについての変化する情報を含むそれらのストア
の定義を示す。
また第１表に示すように、各不揮発性メモリ（ＮＶＭ）
データストアは、装置の読出しまたは書込みを行う時に
用いるためにＲＡＭに対応するバッファを有することが
適当である。第４Ａ〜４Ｄ図に示されているＣＭＯ８Ｎ
ＶＭと Ｅ２ＰＲＯＭ ＮＶＭ内のバッファは、２１０と３１
０において郵便料金計トリップ情報を示し、２２０．２
２０’おいて回復情報初期化を示し、２３０．３３０に
おいて課金情報を示し、２４０と３４０において誤り情
報を示し、２５０と３５０において構成情報を示し、２
６０と３６０においてフラッグおよび装置の状態を示し
、２７０と３２０において特定の郵便料金計のパラメー
タについてのデータを示す。また、ＣＭＯＳメモリには
重要でないデータ（２８０，２８０’ ）を格納する主
ストアと別のストアがあり、Ｅ２ＰＲＯＭには引下しカ
ウント、３８０で示されている、のための２５６０バイ
トストアがある。
データストアは、装置の読出しまたは書込みを行う時に
用いるためにＲＡＭに対応するバッファを有することが
適当である。第４Ａ〜４Ｄ図に示されているＣＭＯ８Ｎ
ＶＭと Ｅ２ＰＲＯＭ ＮＶＭ内のバッファは、２１０と３１
０において郵便料金計トリップ情報を示し、２２０．２
２０’おいて回復情報初期化を示し、２３０．３３０に
おいて課金情報を示し、２４０と３４０において誤り情
報を示し、２５０と３５０において構成情報を示し、２
６０と３６０においてフラッグおよび装置の状態を示し
、２７０と３２０において特定の郵便料金計のパラメー
タについてのデータを示す。また、ＣＭＯＳメモリには
重要でないデータ（２８０，２８０’ ）を格納する主
ストアと別のストアがあり、Ｅ２ＰＲＯＭには引下しカ
ウント、３８０で示されている、のための２５６０バイ
トストアがある。
引下し情報は昇順レジスタ内の６バイトの基金と、降順
レジスタ内の５バイトの基金とを含む。ピースカウント
（ｐｉｅｃｅ ｃｏｕｎｔ ）は４バイトを有し、バッ
チカウントは３バイトを有し、バッチは６ハイトの基金
に達し、郵便料金計値のセットには３バイトを要する。
レジスタ内の５バイトの基金とを含む。ピースカウント
（ｐｉｅｃｅ ｃｏｕｎｔ ）は４バイトを有し、バッ
チカウントは３バイトを有し、バッチは６ハイトの基金
に達し、郵便料金計値のセットには３バイトを要する。
料金計算情報を含むことに加えて、料金データストア内
の各バッファは、ＥｚＰＲＯＭ内に帖環形「印字カウン
タ」ストア内のバッファに対するポインタも含む。好ま
しくは、この循環形データストアの語長は最低２０００
バイトであり、２バイトバツフアに構成される。各バッ
ファは２つの冗長カウンタを含む。それらのカウンタは
印字サイクルが起るたびに増加される。
の各バッファは、ＥｚＰＲＯＭ内に帖環形「印字カウン
タ」ストア内のバッファに対するポインタも含む。好ま
しくは、この循環形データストアの語長は最低２０００
バイトであり、２バイトバツフアに構成される。各バッ
ファは２つの冗長カウンタを含む。それらのカウンタは
印字サイクルが起るたびに増加される。
ここで開示している更新方法に従って、郵便料金計のレ
ジスタの現在の値はＥ２ＰＲＯＭから必ずしも直接読出
すことができるものではない。それよりも、郵便料金計
レジスタの内容は、Ｅ２ＰＲＯＭ内の料金計算ストアと
印字カウンタストア内からのデータを用いて計算される
。レジスタ値を決定するのに用いる計算は下記の通りで
ある。
ジスタの現在の値はＥ２ＰＲＯＭから必ずしも直接読出
すことができるものではない。それよりも、郵便料金計
レジスタの内容は、Ｅ２ＰＲＯＭ内の料金計算ストアと
印字カウンタストア内からのデータを用いて計算される
。レジスタ値を決定するのに用いる計算は下記の通りで
ある。
１、 昇順レジスタ値−データストア内の昇順レジスタ
値＋（郵便料金値×印字カウンタ値）２、 昇順レジス
ターデータストア内の降順レジスタ値−（郵便料金値×
印字カウンタ値）３、 バッチ量−バッチ量＋（郵便料
金値×印字カウンタ値） ４、 ピース・カウント−ピース・カウント＋印字カ
ウンタ値 ５、 バッチカウント−バッチカウント士印字カウンタ
値 印字カウンタ値が０であるとすると、値は郵便料金計算
データストアに格納されている値である。
値＋（郵便料金値×印字カウンタ値）２、 昇順レジス
ターデータストア内の降順レジスタ値−（郵便料金値×
印字カウンタ値）３、 バッチ量−バッチ量＋（郵便料
金値×印字カウンタ値） ４、 ピース・カウント−ピース・カウント＋印字カ
ウンタ値 ５、 バッチカウント−バッチカウント士印字カウンタ
値 印字カウンタ値が０であるとすると、値は郵便料金計算
データストアに格納されている値である。
第５Ａ図と第５Ｂ〜第１１図は、郵便料金計基金を計算
するため、および第１２図を参照して説明するトリップ
ルーチンに従って不揮発性メモリを更新するために、郵
便料金計における郵便料金計算ドライバルーチン４００
の流れ図を示す。他の郵便料金計ＣＰＵルーチンは、印
字軸の設定、型保護ソレノイドに電流を流したり、流れ
ている電流を断つことにより郵便料金を印字できるよう
にすること、周辺装置と通信すること等のようなタスク
のために要する他のタスクの性能を制御することがわか
るであろう。それらのタスクは、米国特許節４，３０１
，５０７号および第４．７１０，８８３号の各明細書に
開示されているような動作に従って実行できることがか
わるであろう。
するため、および第１２図を参照して説明するトリップ
ルーチンに従って不揮発性メモリを更新するために、郵
便料金計における郵便料金計算ドライバルーチン４００
の流れ図を示す。他の郵便料金計ＣＰＵルーチンは、印
字軸の設定、型保護ソレノイドに電流を流したり、流れ
ている電流を断つことにより郵便料金を印字できるよう
にすること、周辺装置と通信すること等のようなタスク
のために要する他のタスクの性能を制御することがわか
るであろう。それらのタスクは、米国特許節４，３０１
，５０７号および第４．７１０，８８３号の各明細書に
開示されているような動作に従って実行できることがか
わるであろう。
第５Ａ図と第５Ｂ図は郵便料金計算ドライバのためのト
ップレベル制御プロセスを示す流れ図である。ルーチン
はＡＣＣＴ−ＤＰＥＲＡＴＩＯＮ入力を調べ、制御を読
出し引外しルーチンまたは書込み引外しルーチンへ進ま
せる。読出し引外しルーチンがＣＭＯＳ、ＲＥＣＯＶＥ
ＲＹ（７）状態へ戻ったとすると、制御は書込み引外し
ルーチンへ再び進められる。他の全ての状況においては
、読出し引外しルーチンまたは書込み引外しルーチンか
らの状態は制御をタスク処理へ戻す。
ップレベル制御プロセスを示す流れ図である。ルーチン
はＡＣＣＴ−ＤＰＥＲＡＴＩＯＮ入力を調べ、制御を読
出し引外しルーチンまたは書込み引外しルーチンへ進ま
せる。読出し引外しルーチンがＣＭＯＳ、ＲＥＣＯＶＥ
ＲＹ（７）状態へ戻ったとすると、制御は書込み引外し
ルーチンへ再び進められる。他の全ての状況においては
、読出し引外しルーチンまたは書込み引外しルーチンか
らの状態は制御をタスク処理へ戻す。
ＡＣＣＯＵＮＴＩＮＧ ＤＲＩＶＥＲルーチン５００
においては、第５Ａ図に示すように、ＡＣＣＴ−ＯＰＥ
ＲＡＴＩＯＮ入力が判定プロワり５１０において試験さ
れる。ＡＣＣＴＯＰＥＲＡＴ Ｉ ０Ｎ−ＲＥＡＤが否
定であれば、ＷＲＩＴＥ−ＴＹＰＥ＝ＡＣＣＯＵＮＴ
ＩＮＧＯＰＥＲＡＴＩＯＮが選択され（ブロック５２０
）、ＷＲＩＴＥ ＴＲＩＰサブルーチンがブロック３
５０において呼出される。ＷＲＩＴＥＴＲＩＰルーチン
については後で説明する。
においては、第５Ａ図に示すように、ＡＣＣＴ−ＯＰＥ
ＲＡＴＩＯＮ入力が判定プロワり５１０において試験さ
れる。ＡＣＣＴＯＰＥＲＡＴ Ｉ ０Ｎ−ＲＥＡＤが否
定であれば、ＷＲＩＴＥ−ＴＹＰＥ＝ＡＣＣＯＵＮＴ
ＩＮＧＯＰＥＲＡＴＩＯＮが選択され（ブロック５２０
）、ＷＲＩＴＥ ＴＲＩＰサブルーチンがブロック３
５０において呼出される。ＷＲＩＴＥＴＲＩＰルーチン
については後で説明する。
判定ブロック５１０から再び続けて、ＡＣＣＴＯＰＥＲ
ＡＴＩＯＮ＝ＲＥＡＤが肯定であるとすると、ルーチン
はＮＶＭから現在の引外し情報ストアを読出そうとする
。それは最初にＣＭＯＳメモリ１０４からデータを検索
しようと試みる。
ＡＴＩＯＮ＝ＲＥＡＤが肯定であるとすると、ルーチン
はＮＶＭから現在の引外し情報ストアを読出そうとする
。それは最初にＣＭＯＳメモリ１０４からデータを検索
しようと試みる。
データを検索できないとすると、ルーチンはＥ２ＰＲＯ
Ｍメモリ１０６から引外しデータを得ようと試みる。こ
の検索を求められたとすると、先に述べたように、Ｅ２
ＰＲＯＭ引外しカウンタ内のカウントストアに、引外し
データに格納されている設定された郵便料金を乗するこ
とにより郵便料金計算値が再構成される。
Ｍメモリ１０６から引外しデータを得ようと試みる。こ
の検索を求められたとすると、先に述べたように、Ｅ２
ＰＲＯＭ引外しカウンタ内のカウントストアに、引外し
データに格納されている設定された郵便料金を乗するこ
とにより郵便料金計算値が再構成される。
このルーチンはブロック５４０へ進んで、ＣＭＯＳ
ＮＶＭ １０４からトリップ情報を読出す準備を行い
、次にブロック５５０においてＮＶＭ ＤＲＩＶＥＲ
ルーｆンが呼出さレテＣＭＯＳメモリバッファに格納さ
れている情報を読出す（ブロック５５０）。読出しが行
われた後の状態がよければ（ブロック５６０）、プログ
ラム制御はタスク処理へ戻される。ブロック５６０で判
定された読出し状態がよくなければ、制御はブロック５
７０へ進んで、Ｅ２ＰＲＯＭメモリのバッファから情報
を読出す準備をする。それからブロック５８０において
Ｅ２ＰＲＯＭを読出すためにＮＶＭ ＤＲＩＶＥＲが
再び呼出される。
ＮＶＭ １０４からトリップ情報を読出す準備を行い
、次にブロック５５０においてＮＶＭ ＤＲＩＶＥＲ
ルーｆンが呼出さレテＣＭＯＳメモリバッファに格納さ
れている情報を読出す（ブロック５５０）。読出しが行
われた後の状態がよければ（ブロック５６０）、プログ
ラム制御はタスク処理へ戻される。ブロック５６０で判
定された読出し状態がよくなければ、制御はブロック５
７０へ進んで、Ｅ２ＰＲＯＭメモリのバッファから情報
を読出す準備をする。それからブロック５８０において
Ｅ２ＰＲＯＭを読出すためにＮＶＭ ＤＲＩＶＥＲが
再び呼出される。
判定ブロック５９０において判定されたＥ２ＰＲＯＭの
この読出しの状態がよくなければ、両方の装置を読出す
ことができないから重大な誤りフラッグがセットされ、
郵便料金計の動作を停止するために郵便料金計の重大な
誤り処理か開始される。ブロック５９０におけるこの読
出しの状態がＯＫであるとすると、Ｅ２ＰＲＯＭメモリ
内の引外しカウンタが読出され（ブロック６００）、こ
の読出しの結果が判定ブロック６１０において判定され
る。
この読出しの状態がよくなければ、両方の装置を読出す
ことができないから重大な誤りフラッグがセットされ、
郵便料金計の動作を停止するために郵便料金計の重大な
誤り処理か開始される。ブロック５９０におけるこの読
出しの状態がＯＫであるとすると、Ｅ２ＰＲＯＭメモリ
内の引外しカウンタが読出され（ブロック６００）、こ
の読出しの結果が判定ブロック６１０において判定され
る。
読出しがよければ、ルーチンはブロック６３０へ進み、
Ｅ２ＰＲＯＭ内のそれからのＣＭＯＳメモリに対するＲ
ＡＭ内の郵便料金データを再構成する。
Ｅ２ＰＲＯＭ内のそれからのＣＭＯＳメモリに対するＲ
ＡＭ内の郵便料金データを再構成する。
引外しカウンタの読出しがよくないとすると、ルーチン
はＲＡＭに格納されているデータをＥ２ＰＲＯＭ内の新
しいバッファにコピーすることによりこわされた印字カ
ウントデータを固定しようと試みる（ブロック６２０）
。その固定は判定ブロック６４０において判定され、も
し固定されていなければ、両方のメモリを再び固定する
ことができないから重大な誤りがセットされる。
はＲＡＭに格納されているデータをＥ２ＰＲＯＭ内の新
しいバッファにコピーすることによりこわされた印字カ
ウントデータを固定しようと試みる（ブロック６２０）
。その固定は判定ブロック６４０において判定され、も
し固定されていなければ、両方のメモリを再び固定する
ことができないから重大な誤りがセットされる。
しかし、適切な固定が行われたとすると、ルチンはブロ
ック６３０へ進んで前記したようにＣＭＯＳデータを再
構成する。次にＡＣＣＴ。
ック６３０へ進んで前記したようにＣＭＯＳデータを再
構成する。次にＡＣＣＴ。
０ＰＥＲＡＴＩＯＮがＣＭＯ８−ＲＥＣＯＶにセットさ
れ（ブロック６５０）、ループは元へ戻る。
れ（ブロック６５０）、ループは元へ戻る。
第６図はブロック７００において郵便料金計算ドライバ
に対する書込みサブルーチンを示す。判定ブロック７１
０において書込みの種類を判定し、ＣＭＯ３ＲＥＣＯＮ
ＳＴＲＵＣＴかセットされたとすると、判定ブロック７
１０の肯定分岐か、ブロック７２０において偽にセット
された「次のバッファへの自動的な進み」によりＷＲＩ
ＴＥＣＭＯＳメモリを準備する。ブロック７３０におい
て、郵便料金計算ドライバルーチンについて先に述べた
ようにＣＭＯ３郵便料金＝１算データを重ね書きするた
めにＮＶＭ ＤＲＩＶＥＲルーチンが呼出される。次
にプログラムは郵便料金計算ドライバルーチンへ戻る。
に対する書込みサブルーチンを示す。判定ブロック７１
０において書込みの種類を判定し、ＣＭＯ３ＲＥＣＯＮ
ＳＴＲＵＣＴかセットされたとすると、判定ブロック７
１０の肯定分岐か、ブロック７２０において偽にセット
された「次のバッファへの自動的な進み」によりＷＲＩ
ＴＥＣＭＯＳメモリを準備する。ブロック７３０におい
て、郵便料金計算ドライバルーチンについて先に述べた
ようにＣＭＯ３郵便料金＝１算データを重ね書きするた
めにＮＶＭ ＤＲＩＶＥＲルーチンが呼出される。次
にプログラムは郵便料金計算ドライバルーチンへ戻る。
判定ブロック７１０へ戻って、ＷＲＩＴＥＴＹＰＥがＣ
ＭＯ８再構成に等しくないとすると、否定分岐が選択さ
れて、ＷＲＩＴＥ−ＴＹＰＥが非トリップであるかどう
かについてルーチンが判定する（ブロック７４０）。要
求がパッチレジスタをクリヤすることである時に、その
ような非トリップ郵便料金計算が、郵便料金再課金情報
等をセットするために呼出される。その判定結果か肯定
であると、すなわち、ＷＲＩＴＥ−ＴＹＰＥが非トリッ
プに等しいと、ルーチンはブロック７５０へ進んでＥ２
ＰＲＯＭメモリ内の引外しカウンタを検査する。引外し
カウンタがＯに等しくセットされたとすると、ルーチン
はブロック７６０へ進んでＷＲＩＴＥ−ＴＹＰＥを０Ｖ
ＥＲ−ＷＲＩＴＥにセットし、書込み郵便料金計算ドラ
イバルーチンの主ラインへ戻る。トリップカウンタがＯ
に等しくないとするとルーチンはブロック７７０へ進み
、ＷＲＩＴＥ−ＴＹＰＥをＥ２ＰＲＯＭメモリ更新にセ
ットして、次のステップの前にＥ２ＰＲＯＭ内のデータ
ストアを更新する。
ＭＯ８再構成に等しくないとすると、否定分岐が選択さ
れて、ＷＲＩＴＥ−ＴＹＰＥが非トリップであるかどう
かについてルーチンが判定する（ブロック７４０）。要
求がパッチレジスタをクリヤすることである時に、その
ような非トリップ郵便料金計算が、郵便料金再課金情報
等をセットするために呼出される。その判定結果か肯定
であると、すなわち、ＷＲＩＴＥ−ＴＹＰＥが非トリッ
プに等しいと、ルーチンはブロック７５０へ進んでＥ２
ＰＲＯＭメモリ内の引外しカウンタを検査する。引外し
カウンタがＯに等しくセットされたとすると、ルーチン
はブロック７６０へ進んでＷＲＩＴＥ−ＴＹＰＥを０Ｖ
ＥＲ−ＷＲＩＴＥにセットし、書込み郵便料金計算ドラ
イバルーチンの主ラインへ戻る。トリップカウンタがＯ
に等しくないとするとルーチンはブロック７７０へ進み
、ＷＲＩＴＥ−ＴＹＰＥをＥ２ＰＲＯＭメモリ更新にセ
ットして、次のステップの前にＥ２ＰＲＯＭ内のデータ
ストアを更新する。
判定ブロック７４０へ戻って、判定結果が否定であると
、ルーチンは判定ブロック７８０へ進んで、ＷＲＩＴＥ
−ＴＹＰＥが０ＶＥＲ ＷＲＩＴＥに等しいかどうかの判定を行う。この判定結
果が肯定であると、ルーチンはブロック７９０へ進んで
０ＶＥＲ−ＷＲＩＴＥサブルーチンを呼出し、判定結果
が否定であるとルーチンはブロック８００へ進み、ＷＲ
ＩＴＥ−ＴＹＰＥかＡＣＣＯＵＮＴに等しいかどうかの
判定を行う。
、ルーチンは判定ブロック７８０へ進んで、ＷＲＩＴＥ
−ＴＹＰＥが０ＶＥＲ ＷＲＩＴＥに等しいかどうかの判定を行う。この判定結
果が肯定であると、ルーチンはブロック７９０へ進んで
０ＶＥＲ−ＷＲＩＴＥサブルーチンを呼出し、判定結果
が否定であるとルーチンはブロック８００へ進み、ＷＲ
ＩＴＥ−ＴＹＰＥかＡＣＣＯＵＮＴに等しいかどうかの
判定を行う。
この判定結果か肯定であればルーチンはブロック８１０
へ進む。このブロックではＷＲＩＴＥＴＹＰＥがＡＣＣ
ＯＵＮＴに等しいかどうかの判定を行う。この判定結果
が否定であると、ルーチンはブロック８２０へ進み、Ｅ
２ＰＲＯＭＭＥＭＯＲＹ ＵＰＤＡＴＥルーチンを呼
出す。
へ進む。このブロックではＷＲＩＴＥＴＹＰＥがＡＣＣ
ＯＵＮＴに等しいかどうかの判定を行う。この判定結果
が否定であると、ルーチンはブロック８２０へ進み、Ｅ
２ＰＲＯＭＭＥＭＯＲＹ ＵＰＤＡＴＥルーチンを呼
出す。
第７図はブロック９００における０ＶＥＲＷＲＩＴＥル
ーチンを示す。このルーチンはＲＡＭバッファからのデ
ータを特定の不揮発性メモリ内のデータストアに単にコ
ピーするためのものである。このルーチンはブロック９
１０において始まり、トリップカウントポインタをＲＡ
Ｍバッファに置く。次にブロック９２０において、自動
進みフラッグを偽にセットして、ＣＭＯＳメモリに対す
る書込みを準備する。すなわち、ＣＭＯＳメモリ内のバ
ッファに対応するＲＡＭ／（ッファ内のデータにより単
に重ね書きされる。
ーチンを示す。このルーチンはＲＡＭバッファからのデ
ータを特定の不揮発性メモリ内のデータストアに単にコ
ピーするためのものである。このルーチンはブロック９
１０において始まり、トリップカウントポインタをＲＡ
Ｍバッファに置く。次にブロック９２０において、自動
進みフラッグを偽にセットして、ＣＭＯＳメモリに対す
る書込みを準備する。すなわち、ＣＭＯＳメモリ内のバ
ッファに対応するＲＡＭ／（ッファ内のデータにより単
に重ね書きされる。
次にルーチンはブロック９３０へ進み、そのブロックに
おいては、データをＣＭＯ８に書込むためにＮＶＭ
ＤＲＩＶＥＲルーチンが呼出される。
おいては、データをＣＭＯ８に書込むためにＮＶＭ
ＤＲＩＶＥＲルーチンが呼出される。
この呼出しが行われると、以前にセットされた更新回復
アドレスがブロック９４０においてクリヤされる。この
ブロック９４０の目的については不揮発性メモリのＴＲ
ＩＰ ＡＣＣＯＵＮＴＩＮＧとパワーアップに関連し
て後で説明する。それからルーチンはブロック９５０へ
進んで、再び自動進みを偽にセットしてＥ２ＰＲＯＭメ
モリへの書込みを準備する。次にブロック９６０におい
て不揮発性メモリドライバが呼出され、ブロック９７０
において回復アドレスがクリヤされる。それからルーチ
ンはＡＣＣＯＵＮＴＩＮＧＤＲＩＶＥＲルーチンへ戻る
。
アドレスがブロック９４０においてクリヤされる。この
ブロック９４０の目的については不揮発性メモリのＴＲ
ＩＰ ＡＣＣＯＵＮＴＩＮＧとパワーアップに関連し
て後で説明する。それからルーチンはブロック９５０へ
進んで、再び自動進みを偽にセットしてＥ２ＰＲＯＭメ
モリへの書込みを準備する。次にブロック９６０におい
て不揮発性メモリドライバが呼出され、ブロック９７０
において回復アドレスがクリヤされる。それからルーチ
ンはＡＣＣＯＵＮＴＩＮＧＤＲＩＶＥＲルーチンへ戻る
。
第８図はブロック１０００で始まる
ＡＣＣＯＵＮＴルーチンを示す。このルーチンは、トリ
ップカウントポインタをＲＡＭバッファに置くことによ
り開始され（ブロック１０１０）、次にブロック１０２
０において、この場合には自動進みを真にして、ＣＭＯ
Ｓメモリへの書込みを準備する。次に、ブロック１０３
０においてＣＭＯＳメモリに書込むために不揮発性メモ
リドライバが呼出され、書込みが成功した時に回復アド
レスがクリヤされる（ブロック１０４０）。それから、
ルーチンはブロック１０５０へ進み、Ｅ２ＰＲＯＭ内の
トリップカウンタのカウントを増加する準備をする。次
にブロック１０６０において、この郵便料金計で用いら
れているＥ２ＰＲＯＭに対してトリップカウンタのカウ
ントが所定の値、］５か適当である、に達したかどうか
の判定を行い、その判定結果か肯定であるとルーチンは
ブロック１０８０へ進み、 ｒＥ” ＦＲＯＭメモリを更新する必要がある」という
状態へ戻り、そこからＥ２ＰＲＯＭ更新ルチンへ戻る。
ップカウントポインタをＲＡＭバッファに置くことによ
り開始され（ブロック１０１０）、次にブロック１０２
０において、この場合には自動進みを真にして、ＣＭＯ
Ｓメモリへの書込みを準備する。次に、ブロック１０３
０においてＣＭＯＳメモリに書込むために不揮発性メモ
リドライバが呼出され、書込みが成功した時に回復アド
レスがクリヤされる（ブロック１０４０）。それから、
ルーチンはブロック１０５０へ進み、Ｅ２ＰＲＯＭ内の
トリップカウンタのカウントを増加する準備をする。次
にブロック１０６０において、この郵便料金計で用いら
れているＥ２ＰＲＯＭに対してトリップカウンタのカウ
ントが所定の値、］５か適当である、に達したかどうか
の判定を行い、その判定結果か肯定であるとルーチンは
ブロック１０８０へ進み、 ｒＥ” ＦＲＯＭメモリを更新する必要がある」という
状態へ戻り、そこからＥ２ＰＲＯＭ更新ルチンへ戻る。
判定ブロック１０７０における判定の結果が否定であれ
ばルーチンはＴＲＩＰＡＣＣＯＵＮＴＩ ＮＧへ戻り、
状態は成功を示す。
ばルーチンはＴＲＩＰＡＣＣＯＵＮＴＩ ＮＧへ戻り、
状態は成功を示す。
第９図に、ブロック１１００で始る
Ｅ２ＰＲＯＭの更新ルーチンの流れ図か示されている。
このルーチンはブロック１１１０において次のトリップ
カウントポインタを計算し、それからブロック］１２０
において新しい引外しカウンタをゼロに初期化する。そ
れから、ブロック１１３０において新しいトリップカウ
ントポインタがＲＡＭバッファに格納され、ブロック１
１４０においてＣＭＯＳメモリの書込み準備が行われる
。この時には自動進みフラッグは偽である。次にブロッ
ク１１５０において、ＣＭＯＳメモリへ書込むためにＮ
ＶＭ Ｉ）ＲＩＶＥＲが呼出され、ブロック１１６０
において、ＣＭＯＳメモリへの書込みが成功した後で、
Ｅ２ＰＲＯＭ更新回復アドレスの格納が行われる。次に
、ブロック１１７０において、自動進みフラッグが真に
セットされて、ＲＡＭからＥ２ＰＲＯＭメモリへの書込
みを行う。ブロック１１８０においてはＮＶＭＤＲＩ
ＶＥを呼出す。最後に、ブロック１１９０において回復
アドレスバッファがクリヤされる。
カウントポインタを計算し、それからブロック］１２０
において新しい引外しカウンタをゼロに初期化する。そ
れから、ブロック１１３０において新しいトリップカウ
ントポインタがＲＡＭバッファに格納され、ブロック１
１４０においてＣＭＯＳメモリの書込み準備が行われる
。この時には自動進みフラッグは偽である。次にブロッ
ク１１５０において、ＣＭＯＳメモリへ書込むためにＮ
ＶＭ Ｉ）ＲＩＶＥＲが呼出され、ブロック１１６０
において、ＣＭＯＳメモリへの書込みが成功した後で、
Ｅ２ＰＲＯＭ更新回復アドレスの格納が行われる。次に
、ブロック１１７０において、自動進みフラッグが真に
セットされて、ＲＡＭからＥ２ＰＲＯＭメモリへの書込
みを行う。ブロック１１８０においてはＮＶＭＤＲＩ
ＶＥを呼出す。最後に、ブロック１１９０において回復
アドレスバッファがクリヤされる。
それからこのルーチンはＴＲＩＰ ＡＣＣＯＵＮＴＩ
ＮＧへ戻る。
ＮＧへ戻る。
次に、ブロック１２００にＮＶＭ
ＤＲＩＶＥＲルーチンが示されている第１０図を参照す
る。ＮＶＭ ＤＲＩＶＥＲと呼ばれるルチンを選定し
てＣＭＯＳメモリ、Ｅ２ＰＲＯＭメモリまたは両方のメ
モリから情報を読出すことかできる。第１表かられかる
ように、ＮＶＭ装置に番号がつけられる。このルーチン
では、ブロック１２１０においてセーブ装置不揮発性メ
モリの装置番号に等しくする。この装置番号はブロック
１２２０において判定され、「両方の装置」に対応する
番号が選択されたとすると、このブロックの肯定分岐を
通ってルーチンはブロック１２３０へ進み、ＣＭＯ８に
等しい装置番号を選択してルーチンを開始する。
る。ＮＶＭ ＤＲＩＶＥＲと呼ばれるルチンを選定し
てＣＭＯＳメモリ、Ｅ２ＰＲＯＭメモリまたは両方のメ
モリから情報を読出すことかできる。第１表かられかる
ように、ＮＶＭ装置に番号がつけられる。このルーチン
では、ブロック１２１０においてセーブ装置不揮発性メ
モリの装置番号に等しくする。この装置番号はブロック
１２２０において判定され、「両方の装置」に対応する
番号が選択されたとすると、このブロックの肯定分岐を
通ってルーチンはブロック１２３０へ進み、ＣＭＯ８に
等しい装置番号を選択してルーチンを開始する。
次に、ブロック］２４０において、読出し動作を求めら
れているかどうかを調べるために動作フラッグが調べら
れ、その結果が否定であればルチンはブロック１２５０
へ進んで書込みルーチン（不揮発性メモリドライバに対
する）を呼出す。
れているかどうかを調べるために動作フラッグが調べら
れ、その結果が否定であればルチンはブロック１２５０
へ進んで書込みルーチン（不揮発性メモリドライバに対
する）を呼出す。
ブロック１２４０における判定結果が肯定であれば、ル
ーチンはブロック１２６０へ進んで、読出すべきバッフ
ァが悪いとマークされているがどうかの判定を行う。こ
の判定結果が否定であれば、ルーチンはブロック］２７
０へ進んでデータを選択された不揮発性メモリから読■
す。
ーチンはブロック１２６０へ進んで、読出すべきバッフ
ァが悪いとマークされているがどうかの判定を行う。こ
の判定結果が否定であれば、ルーチンはブロック］２７
０へ進んでデータを選択された不揮発性メモリから読■
す。
次に判定ブロック１２８０において読出しを判定し、そ
の読出しが合格であればルーチンはＡＣＣＯＵＮＴＩＮ
Ｇ ＤＲＩＶＥＲプログラムへ戻り、その読出しが不
合格であればルーチンはブロック１２９０へ進み、その
ブロックにおいてバッファが悪いとマークされ、ブロッ
ク１３００において十分な良いバッファが残されている
かどうかの判定が行われる。判定結果が肯定であるとル
ーチンはブロック１３１０へ進み、重大でない誤りコー
ドをセットする。また、その判定結果が否定であればル
ーチンはブロック１３２０へ進み、重大でない誤りコー
ドをセットする。次に、ルーチンは判定ブロック１３３
０へ進んでセーブ装置番号か「両方の装置」を読出すた
めにセットされたかどうかを判定する。
の読出しが合格であればルーチンはＡＣＣＯＵＮＴＩＮ
Ｇ ＤＲＩＶＥＲプログラムへ戻り、その読出しが不
合格であればルーチンはブロック１２９０へ進み、その
ブロックにおいてバッファが悪いとマークされ、ブロッ
ク１３００において十分な良いバッファが残されている
かどうかの判定が行われる。判定結果が肯定であるとル
ーチンはブロック１３１０へ進み、重大でない誤りコー
ドをセットする。また、その判定結果が否定であればル
ーチンはブロック１３２０へ進み、重大でない誤りコー
ドをセットする。次に、ルーチンは判定ブロック１３３
０へ進んでセーブ装置番号か「両方の装置」を読出すた
めにセットされたかどうかを判定する。
再び判定ブロック１２６０へ戻って、判定結果が肯定で
あればルーチンはブロック１３４０へ進み、そこで誤り
コードをセットしてから主ラインへ戻る。それから、ブ
ロック１３３０においてＮＶＭが「両方の装置」に等し
いかどうかの判定を行う。この判定の結果が否定であれ
ばルーチンはブロック１３４０へ進んで誤りコートへ戻
り、判定結果が否定であるとルーチンは判定ブロック１
３４５へ進み、装置番号がＣＭＯ８たけに等しいかどう
かの判定を行う。その判定結果が否定であるとルーチン
はブロック１３５０へ進み、そのブロックにおいて装置
番号がＥ２ＰＲＯＭに等しいかどうかの判定を行う。
あればルーチンはブロック１３４０へ進み、そこで誤り
コードをセットしてから主ラインへ戻る。それから、ブ
ロック１３３０においてＮＶＭが「両方の装置」に等し
いかどうかの判定を行う。この判定の結果が否定であれ
ばルーチンはブロック１３４０へ進んで誤りコートへ戻
り、判定結果が否定であるとルーチンは判定ブロック１
３４５へ進み、装置番号がＣＭＯ８たけに等しいかどう
かの判定を行う。その判定結果が否定であるとルーチン
はブロック１３５０へ進み、そのブロックにおいて装置
番号がＥ２ＰＲＯＭに等しいかどうかの判定を行う。
この判定の結果が否定であるとルーチンはブロック１３
６０へ進んで装置をＥ２ＰＲＯＭに等しくセットしてか
ら判定ブロック１２６０へ戻る。
６０へ進んで装置をＥ２ＰＲＯＭに等しくセットしてか
ら判定ブロック１２６０へ戻る。
このブロックではバッファが悪いとマークされているか
どうかの判定を行う。判定ブロック１３５０における判
定の結果が肯定であれば、ルチンはブロック１３７０へ
進んで重大な誤りコードをセットシてから誤りコードへ
戻る。
どうかの判定を行う。判定ブロック１３５０における判
定の結果が肯定であれば、ルチンはブロック１３７０へ
進んで重大な誤りコードをセットシてから誤りコードへ
戻る。
判定ブロック１３４５における判定の結果が肯定であれ
ば、ルーチンは判定ブロック１３８０へ進んで別のＣＭ
ＯＳメモリをセットするかどうかを判定する。この判定
の結果が肯定であればルーチンは戻る。判定の結果が否
定であればルーチンはブロック１３９０へ進み、そこで
装置を別のＣＭＯＳメモリに等しくセットする。それか
らルーチンは判定ブロック１２６０へ戻る。
ば、ルーチンは判定ブロック１３８０へ進んで別のＣＭ
ＯＳメモリをセットするかどうかを判定する。この判定
の結果が肯定であればルーチンは戻る。判定の結果が否
定であればルーチンはブロック１３９０へ進み、そこで
装置を別のＣＭＯＳメモリに等しくセットする。それか
らルーチンは判定ブロック１２６０へ戻る。
不揮発性メモリドライバのための書込みルーチンが第１
１図のブロック１４００に示されている。
１図のブロック１４００に示されている。
書込みルーチンが呼出されると、判定ブロック１４１０
においてストアの構造が循環形かどうかについての判定
が行われる。この判定結果が肯定であると、ルーチンは
判定ブロック１４２０へ進み、自動進みフラッグを真に
セットするかどうかの判定を行う。この判定の結果が肯
定であると、ルーチンはブロック１４３０へ進み、ポイ
ンタを次のバッファへ進ませてから主ラインへ戻る。ま
た、ブロック１４３０における判定の結果が否定である
と、ルーチンは判定ブロック１４４０へ進んで、バッフ
ァが悪くマークされたかどうかの判定を行う。
においてストアの構造が循環形かどうかについての判定
が行われる。この判定結果が肯定であると、ルーチンは
判定ブロック１４２０へ進み、自動進みフラッグを真に
セットするかどうかの判定を行う。この判定の結果が肯
定であると、ルーチンはブロック１４３０へ進み、ポイ
ンタを次のバッファへ進ませてから主ラインへ戻る。ま
た、ブロック１４３０における判定の結果が否定である
と、ルーチンは判定ブロック１４４０へ進んで、バッフ
ァが悪くマークされたかどうかの判定を行う。
この判定の結果が否定であれば、ルーチンはブロック１
４５０へ進んでデータを書込み、判定結果が肯定であれ
ばルーチンはブロック１４６０へ進んでポインタを次の
バッファへ進ませてから判定ブロック１４４０へ戻る。
４５０へ進んでデータを書込み、判定結果が肯定であれ
ばルーチンはブロック１４６０へ進んでポインタを次の
バッファへ進ませてから判定ブロック１４４０へ戻る。
ブロック１４５０における実行が終ってからルーチンは
判定ブロック１４７０へ進み、書込みが良いかどうかの
判定を行う。この判定の結果が否定であればルーチンは
ブロック１４８ｏへ進み、バッファが悪いとマークする
。次に判定ブロック１４９０において十分な良いバッフ
ァが残されているかどうかについての判定を行う。この
判定の結果が肯定であればルーチンは書込みルーチンの
スタートへ戻る。
判定ブロック１４７０へ進み、書込みが良いかどうかの
判定を行う。この判定の結果が否定であればルーチンは
ブロック１４８ｏへ進み、バッファが悪いとマークする
。次に判定ブロック１４９０において十分な良いバッフ
ァが残されているかどうかについての判定を行う。この
判定の結果が肯定であればルーチンは書込みルーチンの
スタートへ戻る。
判定ブロック１４９０における判定結果が否定であれば
、ルーチンはブロック１−５００へ進んで重大な誤りコ
ードをセラｌ−Ｌ、それから判定ブロック１５１０へ進
む。この判定ブロックにおいてはセーブ装置ＮＶＭ番号
が両方の装置に等しいかとうかの判定を行い、判定結果
が否定であればルチンはＮＶＭ ＤＲＩＶＥＲルーチ
ンへ戻る。
、ルーチンはブロック１−５００へ進んで重大な誤りコ
ードをセラｌ−Ｌ、それから判定ブロック１５１０へ進
む。この判定ブロックにおいてはセーブ装置ＮＶＭ番号
が両方の装置に等しいかとうかの判定を行い、判定結果
が否定であればルチンはＮＶＭ ＤＲＩＶＥＲルーチ
ンへ戻る。
また、判定結果か肯定であるとルーチンは判定ブロック
１５１５へ進んでストアがＣＭＯＳメモリたけに対する
ものかどうかを判定する。この判定の結果か肯定である
とルーチンは判定ブロック１５４０へ進み、別のＣＭＯ
９装置がセットされたか否かの判定を行い、その結果が
肯定であればルーチンは戻り、その結果が否定であれば
、ルーチンはブロック］５５０へ進んで装置を別のＣＭ
Ｏ３装置にセットしてから戻る。
１５１５へ進んでストアがＣＭＯＳメモリたけに対する
ものかどうかを判定する。この判定の結果か肯定である
とルーチンは判定ブロック１５４０へ進み、別のＣＭＯ
９装置がセットされたか否かの判定を行い、その結果が
肯定であればルーチンは戻り、その結果が否定であれば
、ルーチンはブロック］５５０へ進んで装置を別のＣＭ
Ｏ３装置にセットしてから戻る。
判定ブロック１５１５における判定の結果が否定である
と、ルーチンは判定ブロック１５２０へ進み、装置番号
がＥ２ＰＲＯＭに等しいかどうか判定する。この判定の
結果が肯定であればルーチンは主ＮＶＭ ＤＲＩＶＥ
Ｒルーチンへ再び戻り、その判定の結果が否定であれば
ルーチンはブロック１５３０へ進んで装置番号をＥ２Ｐ
ＲＯＭに等しくセットする。それからルーチンは書込み
ルーチンのスタートへ戻る。
と、ルーチンは判定ブロック１５２０へ進み、装置番号
がＥ２ＰＲＯＭに等しいかどうか判定する。この判定の
結果が肯定であればルーチンは主ＮＶＭ ＤＲＩＶＥ
Ｒルーチンへ再び戻り、その判定の結果が否定であれば
ルーチンはブロック１５３０へ進んで装置番号をＥ２Ｐ
ＲＯＭに等しくセットする。それからルーチンは書込み
ルーチンのスタートへ戻る。
次に、実際のトリップ郵便料金計算過程について説明す
る。第１２図は、郵便料金額の各「１〜リツプ」すなわ
ち印字のために求められる郵便料金計算およびＮＶＭ更
新の流れ図である。印字幅は以前にセットされた状態で
あるか、オペレータまたは周辺装置からの通信により新
しい設定に変えられているかのいずれかである。先に述
べたように、郵便料金が印字されるたびに、印字幅にセ
ットされている郵便料金額の印字を行うために、郵便料
金計の不揮発性メモリ内で次の情報を更新させねばなら
ない。それらの情報とは、昇順レジスタと、降順レジス
タと、郵便物の数と、バッチカウントと、バッチ量とで
ある。昇順レジスタは郵便料金計により費される金額の
総額を登録するが、降順レジスタは郵便料金言１に残っ
ている基金の額を登録する。郵便物の数と、バッチカウ
ントと、バッチ量とは、郵便料金額を印字する封筒の数
を計数できるように、封筒の数と、バッチカウントと、
バッチ量とが郵便料金計の動作の開始時に零に通常セッ
トされる。現在の動作中に実際に費された郵便料金額と
処理されている郵便物の数をオペレータが知ることがで
きるようにするために、バッチ量とバッチカウントがオ
ペレータにより零に通常リセットできる。
る。第１２図は、郵便料金額の各「１〜リツプ」すなわ
ち印字のために求められる郵便料金計算およびＮＶＭ更
新の流れ図である。印字幅は以前にセットされた状態で
あるか、オペレータまたは周辺装置からの通信により新
しい設定に変えられているかのいずれかである。先に述
べたように、郵便料金が印字されるたびに、印字幅にセ
ットされている郵便料金額の印字を行うために、郵便料
金計の不揮発性メモリ内で次の情報を更新させねばなら
ない。それらの情報とは、昇順レジスタと、降順レジス
タと、郵便物の数と、バッチカウントと、バッチ量とで
ある。昇順レジスタは郵便料金計により費される金額の
総額を登録するが、降順レジスタは郵便料金言１に残っ
ている基金の額を登録する。郵便物の数と、バッチカウ
ントと、バッチ量とは、郵便料金額を印字する封筒の数
を計数できるように、封筒の数と、バッチカウントと、
バッチ量とが郵便料金計の動作の開始時に零に通常セッ
トされる。現在の動作中に実際に費された郵便料金額と
処理されている郵便物の数をオペレータが知ることがで
きるようにするために、バッチ量とバッチカウントがオ
ペレータにより零に通常リセットできる。
本発明に従って格納されている付加値は印字幅がセット
される郵便料金の額である。
される郵便料金の額である。
したがって、トリップ郵便料金計算ルーチン１５５５に
おける最初のステップは、郵便料金計の最後のトリップ
以後の設定値が変更されたがどうかを判定するために、
印字幅の設定を調べることである（ブロック１５６０）
。その判定結果が肯定であったとすると、ルーチンはブ
ロック１５６５へ進み、電源故障−非トリップ回復アド
レスをＣＭＯ３−ＮＶＭ １０４の主バツファと補バ
ッファに置く。次に、ブロック１５７ｏにおいて郵便料
金計算ドライバルーチンか呼出されて、パラメータがＮ
０Ｎ−ＴＲＩ Ｐにセットされ、ＣＭＯ８とＥ２ＰＲＯ
Ｍとにおけるデータストアを更新する。メモリの有効な
更新中に回復アドレスバッファはクリヤされ、ルーチン
は主ルーチンへ戻ってブロック１５６０からの否定分岐
に加わる。
おける最初のステップは、郵便料金計の最後のトリップ
以後の設定値が変更されたがどうかを判定するために、
印字幅の設定を調べることである（ブロック１５６０）
。その判定結果が肯定であったとすると、ルーチンはブ
ロック１５６５へ進み、電源故障−非トリップ回復アド
レスをＣＭＯ３−ＮＶＭ １０４の主バツファと補バ
ッファに置く。次に、ブロック１５７ｏにおいて郵便料
金計算ドライバルーチンか呼出されて、パラメータがＮ
０Ｎ−ＴＲＩ Ｐにセットされ、ＣＭＯ８とＥ２ＰＲＯ
Ｍとにおけるデータストアを更新する。メモリの有効な
更新中に回復アドレスバッファはクリヤされ、ルーチン
は主ルーチンへ戻ってブロック１５６０からの否定分岐
に加わる。
次のステップ、ブロック１５７５、はＲＡＭにおいてス
クラッチパド郵便料金５１算を行うことである。新に計
算された昇順レジスタ情報と降順レジスタ情報等が、Ｎ
ＶＭの対応するバッファへ転送するためにＲＡＭバッフ
ァに置かれる。
クラッチパド郵便料金５１算を行うことである。新に計
算された昇順レジスタ情報と降順レジスタ情報等が、Ｎ
ＶＭの対応するバッファへ転送するためにＲＡＭバッフ
ァに置かれる。
これは重要な時であることがわかるであろう。
というのは、電子式郵便料金旧への供給電力が断たれた
時に、この−時的なメモリの内容か失われるからである
。重要なデータの状態が変化した時に重要な情報が失わ
れるのを避けるために、その情報はＮＶＭへ直ちに転送
される。データ転送を保護するために、本発明に従って
、ＣＭＯ８不揮発性メモリに対するそのような更新が求
められる度に、ブロック１５８０に示すように、電源故
障郵便料金計算回復アドレスが準備される。このアドレ
スはＲＯＭ内のプログラムに対するポインタであって、
トリップの初めからルーチンを実行させるために、トリ
ップ郵便料金計算の最初の点から電力供給を再開始させ
るためのルーチンを郵便料金計のプログラムに呼出させ
るポインタである。電源故障の正確な時点から郵便料金
計算を継続させるだめの試みは行われていない。最良の
結果を達成するために、電力故障トリップ回復アドレス
が、各々に対するＣＲＣとともに、電力故障回復アドレ
スがＣＭＯＳメモリ内の主メモリバッファと補メモリバ
ッファに格納させる。
時に、この−時的なメモリの内容か失われるからである
。重要なデータの状態が変化した時に重要な情報が失わ
れるのを避けるために、その情報はＮＶＭへ直ちに転送
される。データ転送を保護するために、本発明に従って
、ＣＭＯ８不揮発性メモリに対するそのような更新が求
められる度に、ブロック１５８０に示すように、電源故
障郵便料金計算回復アドレスが準備される。このアドレ
スはＲＯＭ内のプログラムに対するポインタであって、
トリップの初めからルーチンを実行させるために、トリ
ップ郵便料金計算の最初の点から電力供給を再開始させ
るためのルーチンを郵便料金計のプログラムに呼出させ
るポインタである。電源故障の正確な時点から郵便料金
計算を継続させるだめの試みは行われていない。最良の
結果を達成するために、電力故障トリップ回復アドレス
が、各々に対するＣＲＣとともに、電力故障回復アドレ
スがＣＭＯＳメモリ内の主メモリバッファと補メモリバ
ッファに格納させる。
次のブロック１５８５において郵便料金計算プロセスの
ためのＡＣＣＯＵＮＴＩ ＮＧＤＲＩＶＥＲ（５００）
が呼出される。
ためのＡＣＣＯＵＮＴＩ ＮＧＤＲＩＶＥＲ（５００）
が呼出される。
ＡＣＣＯＵＮＴＩＮＧ ＤＲＩＶＥＲルーチンについ
ての説明において、電源故障郵便料金計算アドレスをク
リヤすることの意味についてはとくに説明しなかったこ
とを記憶されているであろう。
ての説明において、電源故障郵便料金計算アドレスをク
リヤすることの意味についてはとくに説明しなかったこ
とを記憶されているであろう。
ここでは、このＴＲＩＰ ＡＣＣＯＵＮＴＩＮＧルー
チンにおけるアドレスをセットによって、更新作業がほ
ぼ完了したとしても、計算をこのトリップの開始点へ戻
すことにより回復できるようにされることが明らかにな
る。それから、ＮＶＭメモリの更新がひとたび終了する
とアドレスがクリヤされる。
チンにおけるアドレスをセットによって、更新作業がほ
ぼ完了したとしても、計算をこのトリップの開始点へ戻
すことにより回復できるようにされることが明らかにな
る。それから、ＮＶＭメモリの更新がひとたび終了する
とアドレスがクリヤされる。
郵便料金計算がトリップルーチンへ戻ると、トリップカ
ウンタの状態が調べられる（ブロック１５９０）。この
時に、そのカウンタのカウントが１５に達していないと
するとルーチンはタスク処理へ戻る。カウントか１５に
達したとすると、ルーチンはブロック１５９５へ進み、
次に、電力故障−引外しＥ２ＰＲＯＭ更新アドレスを京
備腰ＡＣＣＯＵＮＴＩＮＧ ＤＲＩＶＥｌ’ｌ呼川し
、パラメー用をＥ２ＰＲＯＭ ＵＰＤＡＴＥにセット
する（ブロック１５９８）。書込みが成功した後で、ト
リップルーチンはタスク処理へ戻る。
ウンタの状態が調べられる（ブロック１５９０）。この
時に、そのカウンタのカウントが１５に達していないと
するとルーチンはタスク処理へ戻る。カウントか１５に
達したとすると、ルーチンはブロック１５９５へ進み、
次に、電力故障−引外しＥ２ＰＲＯＭ更新アドレスを京
備腰ＡＣＣＯＵＮＴＩＮＧ ＤＲＩＶＥｌ’ｌ呼川し
、パラメー用をＥ２ＰＲＯＭ ＵＰＤＡＴＥにセット
する（ブロック１５９８）。書込みが成功した後で、ト
リップルーチンはタスク処理へ戻る。
第１３図および第１４図は不揮発性メモリの郵便料金の
電力供給手続きを示す流れ図である。第１３図にはＮＶ
Ｍｆｆｉ力供給ルーチンがブロック１６００に示されて
いる。電力供給フラッグを検査し、ルーチンは装置ビッ
トマツプを初期化する（ブロック１６１０）。各装置は
それの下位アドレスレジスタにビットマツプのコピーを
４つ維持する。初めの良いコピーが決定され、各装置に
対するビットマツプがＲＡＭへ転送される。ブロック］
６２０において、良いバッファの数を表すカウンタが不
揮発性メモリから読出される。次に、ブロック１６３０
において、ストアのためのスタトアドレスがＲＡＭへ転
送される。これはＲＯＭに最初に置かれたアドレスデー
タであることがわかるであろう。次のステップは、不揮
発性メモリの現在の状態と、ブロック１６１０において
初期化されたビットマツプとを基にしてストアポインタ
を初期化することである（ブロック１６４０）。
電力供給手続きを示す流れ図である。第１３図にはＮＶ
Ｍｆｆｉ力供給ルーチンがブロック１６００に示されて
いる。電力供給フラッグを検査し、ルーチンは装置ビッ
トマツプを初期化する（ブロック１６１０）。各装置は
それの下位アドレスレジスタにビットマツプのコピーを
４つ維持する。初めの良いコピーが決定され、各装置に
対するビットマツプがＲＡＭへ転送される。ブロック］
６２０において、良いバッファの数を表すカウンタが不
揮発性メモリから読出される。次に、ブロック１６３０
において、ストアのためのスタトアドレスがＲＡＭへ転
送される。これはＲＯＭに最初に置かれたアドレスデー
タであることがわかるであろう。次のステップは、不揮
発性メモリの現在の状態と、ブロック１６１０において
初期化されたビットマツプとを基にしてストアポインタ
を初期化することである（ブロック１６４０）。
それから、ルーチンはブロック１６５０へ進んで、電源
故障回復処理を行う。次にブロック１６６０において、
ＣＭＯＳバッファとＥ２ＰＲＯＭトリップバッファか等
しいか否かを調べる。判定ブロック１６７０において、
Ｅ２ＰＲＯＭとＣＭＯ３のバッファが等しくないと判定
されると、ルーチンはブロック１６８０へ進んで、最高
の郵便物カウントのコピーを用いてそれらのバッファを
等しくセットする。それからルーチンはアプリケーショ
ンプログラムへ戻る。
故障回復処理を行う。次にブロック１６６０において、
ＣＭＯＳバッファとＥ２ＰＲＯＭトリップバッファか等
しいか否かを調べる。判定ブロック１６７０において、
Ｅ２ＰＲＯＭとＣＭＯ３のバッファが等しくないと判定
されると、ルーチンはブロック１６８０へ進んで、最高
の郵便物カウントのコピーを用いてそれらのバッファを
等しくセットする。それからルーチンはアプリケーショ
ンプログラムへ戻る。
また、ブロック１６８０における判定の結果か肯定であ
れば、ルーチンはアプリケーションプログラムへ直接戻
る。
れば、ルーチンはアプリケーションプログラムへ直接戻
る。
第１４図はブロック１７００に示すように電源故障処理
を示す。回復アドレスはＣＭＯＳメモリ内の主バツファ
と補バッファに格納されることを思い出すであろう。電
力供給処理ルーチンは、ブロック１７１０において、Ｃ
ＭＯＳメモリの主バツフア内の回復データ読出し、次に
判定ブロック１７２０において、ＣＲＣが良いと判定さ
れるとルーチンはブロック１７３０へ進んで回復アドレ
スを調べる。次に、ブロック１７４０において、回復ア
ドレスが零に等しいと判定されると不完全な郵便料金計
算は示されず、ルーチンは主ＮＶＭ電力供給プログラム
へ戻る。
を示す。回復アドレスはＣＭＯＳメモリ内の主バツファ
と補バッファに格納されることを思い出すであろう。電
力供給処理ルーチンは、ブロック１７１０において、Ｃ
ＭＯＳメモリの主バツフア内の回復データ読出し、次に
判定ブロック１７２０において、ＣＲＣが良いと判定さ
れるとルーチンはブロック１７３０へ進んで回復アドレ
スを調べる。次に、ブロック１７４０において、回復ア
ドレスが零に等しいと判定されると不完全な郵便料金計
算は示されず、ルーチンは主ＮＶＭ電力供給プログラム
へ戻る。
判定結果が否定であれば、ルーチンはブロック１７５０
へ進み、回復プログラムを呼出す。また、判定ブロック
１７２０へ戻って、この判定ブロックにおける判定の結
果が否定であると、ルーチンはブロック１７６０へ進み
、ＣＭＯＳメモリの補バッファ内の回復データを読出す
。次に、ブロック１７７０においてＣＲＣが良いか否か
の判定を行い、その判定結果が否定であればルーチンは
重大な誤りをセットする。その理由は、いずれのメモリ
の回復データを読出すことができないからである。
へ進み、回復プログラムを呼出す。また、判定ブロック
１７２０へ戻って、この判定ブロックにおける判定の結
果が否定であると、ルーチンはブロック１７６０へ進み
、ＣＭＯＳメモリの補バッファ内の回復データを読出す
。次に、ブロック１７７０においてＣＲＣが良いか否か
の判定を行い、その判定結果が否定であればルーチンは
重大な誤りをセットする。その理由は、いずれのメモリ
の回復データを読出すことができないからである。
しかし、判定ブロック１７７０における判定の結果が肯
定であると、ルーチンは判定ブロック１７８０へ進み、
回復アドレスが零に等しいか否かの判定を行う。その判
定の結果が肯定であればそれ以上の動作を行うことが求
められないから、ルーチンはＮＶＭ電力供給ルーチンへ
戻る。判定結果か否定であれば、ルーチンはブロック１
７９０へ進み、不揮発性メモリに格納されている回復プ
ログラムアドレスを呼出させる。
定であると、ルーチンは判定ブロック１７８０へ進み、
回復アドレスが零に等しいか否かの判定を行う。その判
定の結果が肯定であればそれ以上の動作を行うことが求
められないから、ルーチンはＮＶＭ電力供給ルーチンへ
戻る。判定結果か否定であれば、ルーチンはブロック１
７９０へ進み、不揮発性メモリに格納されている回復プ
ログラムアドレスを呼出させる。
この実施例の最後に第１表を示す。第１表は本発明に従
ってメモリストアの定義を示すものであ第１表 ストアの定義 ＊ＭＥＭＯＲＹ ５ＰＥＣは、ＲＡＭとＮＶＭのメモ
リレイアウトについての記述情報を保持するＲＯＭスト
アである。
ってメモリストアの定義を示すものであ第１表 ストアの定義 ＊ＭＥＭＯＲＹ ５ＰＥＣは、ＲＡＭとＮＶＭのメモ
リレイアウトについての記述情報を保持するＲＯＭスト
アである。
＊
ＭＥＭＯＩ？Ｙ ５ＰＥＣ−５ＴＯ１？Ｅ ５ＰＥＣ＋
ＢＩＴ）ＩＡＰ ５ＰＥＣ＊５ＴＯＲＥ ５ＰＥＣ
は、ＮＶＭドライバソフトウェアを介してアクセスされ
る両ＮＶＭ内の全てのデータストアについての記述情報
を保持する。データストアＥＥＰＲＯＭ ＴＲＩＰ
ＣＮＴは、ＮＶＭドライバソフトウェアを介してはア
クセスされないので、５ＴＯＲＥ ５ＰＥＣ内にエン
トリーを持っていない。＊ ５ＴＯＰＥ ５ＰＥＣ−１［５ＴＯＲＥ ＤＥＳＣｌ
］ ８１２＊５ＴＯＲＥ ＤＥＳＣは、特定＜７）Ｎ
ＶＭ内の特定のデータストアについての記述情報を保持
する。＊５ＴＡＲＴ ＡＤＤＲ−”ａｄｄｒｅｓｓＩＥ
ＮＤ ＡＤＤＲ−”ａｄｄｒｅｓｓＯＲＧ ＴＹＰＥ
＝ ［”ａｓｃｅｎｄ”ビ’ｃｉｒｃｕｌａｒ”］ＭＩ
Ｎ ＧＯＯＤ ＢυＦＰＳ −”１ ｂｙｔｅ ｃｏｕ
ｎｔ”ＬＥＮＧＴＩ（−ｌ ｂｙｔｅ ｃｏｕｎｔ”
＊注意： ＣＲＣを含ます＊ＣＭＯ８０ＮＬＹ ＝
［−ｔｒｕｅ−ビｒａｌｓｅ”コＢＩＴＭＡＰ ５
ＰＥＣ−１？ＡＭ ＢＩＴＭＡＰ ＡＤＤ＋？ ＋ Ｎ
ＶＭ １３１ＴＭＡＰ ＡＤＤＩ？ 十ＢＩＴＭＡＰ
ＬＥＮ ＊ＲＡＭ ＢＩＴ ＡＤＤＲは、両ＮＶＭ用ビット
マツプのＲＡＭアドレスをストアする。＊ ＲＡＭ ＢＩＴＭＡＰ ＡＤＤＲ＝ ｉ”ａｄｄｒｅｓ
ｓ’ｉ２＊ＮｖＭ ＢＩＴ ＡＤＤＲは、両ＮＶＭ用ビ
ットマツプの４コピーの各々のＮＶＭアドレスをストア
する。＊ＮＶＭ ＢＩＴＭＡＰ ＡＤＤＲ＝ （！”ａ
ｄｄｒｅｓｓ”１４１２＊ＢＩＴＭＡＰ ＬＥＮは、
両ＮＶＭ用ビットマツプ（ＣＲＣを含まず）の長さをス
トアする。＊ＢＩＴＭＡＰ ＬＣＮ −１”１ ｂｙｔ
ｅ ｃｏｕｎｔ”１＊ ストアの定義 ＡＣＣＥＳＳ ＩＮＦＯは、メモリ構造に対する受け
ることができるアクセスについての動的に変化する情報
を含む。
ＢＩＴ）ＩＡＰ ５ＰＥＣ＊５ＴＯＲＥ ５ＰＥＣ
は、ＮＶＭドライバソフトウェアを介してアクセスされ
る両ＮＶＭ内の全てのデータストアについての記述情報
を保持する。データストアＥＥＰＲＯＭ ＴＲＩＰ
ＣＮＴは、ＮＶＭドライバソフトウェアを介してはア
クセスされないので、５ＴＯＲＥ ５ＰＥＣ内にエン
トリーを持っていない。＊ ５ＴＯＰＥ ５ＰＥＣ−１［５ＴＯＲＥ ＤＥＳＣｌ
］ ８１２＊５ＴＯＲＥ ＤＥＳＣは、特定＜７）Ｎ
ＶＭ内の特定のデータストアについての記述情報を保持
する。＊５ＴＡＲＴ ＡＤＤＲ−”ａｄｄｒｅｓｓＩＥ
ＮＤ ＡＤＤＲ−”ａｄｄｒｅｓｓＯＲＧ ＴＹＰＥ
＝ ［”ａｓｃｅｎｄ”ビ’ｃｉｒｃｕｌａｒ”］ＭＩ
Ｎ ＧＯＯＤ ＢυＦＰＳ −”１ ｂｙｔｅ ｃｏｕ
ｎｔ”ＬＥＮＧＴＩ（−ｌ ｂｙｔｅ ｃｏｕｎｔ”
＊注意： ＣＲＣを含ます＊ＣＭＯ８０ＮＬＹ ＝
［−ｔｒｕｅ−ビｒａｌｓｅ”コＢＩＴＭＡＰ ５
ＰＥＣ−１？ＡＭ ＢＩＴＭＡＰ ＡＤＤ＋？ ＋ Ｎ
ＶＭ １３１ＴＭＡＰ ＡＤＤＩ？ 十ＢＩＴＭＡＰ
ＬＥＮ ＊ＲＡＭ ＢＩＴ ＡＤＤＲは、両ＮＶＭ用ビット
マツプのＲＡＭアドレスをストアする。＊ ＲＡＭ ＢＩＴＭＡＰ ＡＤＤＲ＝ ｉ”ａｄｄｒｅｓ
ｓ’ｉ２＊ＮｖＭ ＢＩＴ ＡＤＤＲは、両ＮＶＭ用ビ
ットマツプの４コピーの各々のＮＶＭアドレスをストア
する。＊ＮＶＭ ＢＩＴＭＡＰ ＡＤＤＲ＝ （！”ａ
ｄｄｒｅｓｓ”１４１２＊ＢＩＴＭＡＰ ＬＥＮは、
両ＮＶＭ用ビットマツプ（ＣＲＣを含まず）の長さをス
トアする。＊ＢＩＴＭＡＰ ＬＣＮ −１”１ ｂｙｔ
ｅ ｃｏｕｎｔ”１＊ ストアの定義 ＡＣＣＥＳＳ ＩＮＦＯは、メモリ構造に対する受け
ることができるアクセスについての動的に変化する情報
を含む。
＊
ＰＴＲＴＡＢＩ、Ｅ −（（”ａｄｄｒｅｓｓ”１９１
２ＩＲＯＭ内のテーブルは、ＮＶＭストア用の現在のポ
インタを含む。ＲＡＭ ５ＴＯＲＥ内に表現された各
ストアに対してエントリーが保持され、また、ＥＥＰＲ
ＯＭ ＴＲＩＰ ＣＮＴに対してもエントリーが保
持される。＊ ＢＡＤ ＢＩＴＭＡＰ −［ｆ’ｌ ｂｙｔｅ ｆｌａ
ｇ”１４１２ＮＵＭ ＧＯＯＤ ＢＵＰＰＳ −
（ｆ−１ｂｙｔｅ ｃｏｕｎｔ”１９１２ｓＲＡＭ
５ＴＯＲＥ内に表現された各ストアに対するエントリ
ー、及びＥＥＰＲＯＭ ＴＲＩＰ ＣＮＴに対する
エントリー＊ ＲＡＭ ＢＩＴＭＡＰ −＋ ＢＩＴＭＡＰ ＋２＊Ｒ
ＡＭ ＢＩＴＭＡＰは、両ＮＶＭ用ビットマツプの最
新コピーを含むＲＡＭストアである。＊ＢＩＴＭＡＰ
−１”ｂｙｔｅ” Ｈ２ｓＢＩＴＭＡＰ内の各ビットは
、特定のＮＶＭ内において与えられたセグメントが良い
か悪いかを表わす。＊＊−一 ストアの定義 ＲＡＭ ＦＬＡＧＳは、ＮＶＭデバイスの状態を示す
フラッグを含む制御ストアである。
２ＩＲＯＭ内のテーブルは、ＮＶＭストア用の現在のポ
インタを含む。ＲＡＭ ５ＴＯＲＥ内に表現された各
ストアに対してエントリーが保持され、また、ＥＥＰＲ
ＯＭ ＴＲＩＰ ＣＮＴに対してもエントリーが保
持される。＊ ＢＡＤ ＢＩＴＭＡＰ −［ｆ’ｌ ｂｙｔｅ ｆｌａ
ｇ”１４１２ＮＵＭ ＧＯＯＤ ＢＵＰＰＳ −
（ｆ−１ｂｙｔｅ ｃｏｕｎｔ”１９１２ｓＲＡＭ
５ＴＯＲＥ内に表現された各ストアに対するエントリ
ー、及びＥＥＰＲＯＭ ＴＲＩＰ ＣＮＴに対する
エントリー＊ ＲＡＭ ＢＩＴＭＡＰ −＋ ＢＩＴＭＡＰ ＋２＊Ｒ
ＡＭ ＢＩＴＭＡＰは、両ＮＶＭ用ビットマツプの最
新コピーを含むＲＡＭストアである。＊ＢＩＴＭＡＰ
−１”ｂｙｔｅ” Ｈ２ｓＢＩＴＭＡＰ内の各ビットは
、特定のＮＶＭ内において与えられたセグメントが良い
か悪いかを表わす。＊＊−一 ストアの定義 ＲＡＭ ＦＬＡＧＳは、ＮＶＭデバイスの状態を示す
フラッグを含む制御ストアである。
−−−−一−−−−−−−−＊
ＲＡＭ ＦＬＡＧＳ −ＣＭＯ３ＢＡＤ ＋ ＥＥＰＲ
ＯＭ ＢＡＤＣＭＯ９−ＢＡＤ −（”ｔｒｕｅ”
ｌ ”ｆａｌｓｅ”コＥＴ’：ＰＲＯＭ ＢＡＤ
−［”ｔｒｕｅ”じｆａｌｓｅ”１＊ ストアの定義 各ＮＶＭデータストアは、装置に対する読用しまたは書
込みを行う時に使用するために、ＲＡＭ ５ＴＯＲＥ
Ｓ内の対応するバッファを有する。
ＯＭ ＢＡＤＣＭＯ９−ＢＡＤ −（”ｔｒｕｅ”
ｌ ”ｆａｌｓｅ”コＥＴ’：ＰＲＯＭ ＢＡＤ
−［”ｔｒｕｅ”じｆａｌｓｅ”１＊ ストアの定義 各ＮＶＭデータストアは、装置に対する読用しまたは書
込みを行う時に使用するために、ＲＡＭ ５ＴＯＲＥ
Ｓ内の対応するバッファを有する。
＊
ＲＡＭ ５ＴＯＲＥＳ −ＴＲＩＰ ＩＮＦＯ＋ ＲＥ
ＣＯＶ ＩＮＰＯ＋１？Ｅｃ）ＩＡＲＧＥ ＩＮＦＯ＋
ＰＡＲＡＭ ＩＮＦＯ＋ ＦＡＴＡＬ ＩＮＰＯ＋Ｃ
０ＮＦＩＧ ＩＮＦＯ＋ ＮＯＮ ＣＲＩＴ １０ＭＯ
３ＤＥＶＩＣＥ −ＣＭＯ３ＢＩＴＭＡＰ ＋ ＣＭＯ
８ＳＴＯＲＥＳＣＭＯ８５ＴＯＲＥＳ −ＴＩ？ＩＰ
ＩＮＦＯ＋ ＩＲＥＣＯＶＪＮＦＯ１２＋１ＥＣＨＡＲ
ＧＥ ＩＮＰＯ＋ＰＡＲＡＭ ＩＮＦＯ＋ＦＡＴＡＬ
ＴＮＦＯ十Ｃ０ＮＰＩＣＩＮＦＯ＋ ＋ＮＯ１ｊＣＲＩ
Ｔｊ１２ＥＥＰＲＯＭ ＤＥＶＩＣＥ −ＥＥＰＲＯＭ
ＢＩＴＭＡＰ ＋ＥＥＰＲＯＭ ＳＴＯＲＥＳＥＥＰ
ＲＯＭ ５ＴＯＩ？ＥＳ −ＴＲＩＰ ＩＮＦＯ＋１？
ＥＣＨＡＲＧＥ ＩＮＰＯ＋ ＰＡＲＡＭ ＩＮＰＯ＋
ＦＡＴＡＬ ＩＮＰＯ＋ Ｃ０ＮＦＩＣＩＮＦＯ＋
［：Ｅ ＴＲＩＰ ＣＮＴＮＶＭ ＢＩＴＭＡＰ −［
Ｃ０Ｍ５ ＢＩＴＭＡＰ Ｉ ＥＥＰＲＯＭ ＢＩ
ＴＭＡＰＩＣＭＯ８ＢＩＴＭＡＰ −ＢＩＴＭＡＰＥＥ
ＰＲＯＭ ＢＩＴＭＡＰ −１３１ＴＭＡＰＴＲＩＰ
ＩＮＦＯ−）ＩＥＭＯＲＹ ＢＬＩＰＰＥＲＲＥＣＯＶ
ＩＮＦＯ−ＭＥＭＯＲＹ ＢＵＦＦＥＲＲＥＣＨＡＲ
ＧＥ ＩＮＦＯ−ＭＥＭＯＲＹ ＢＵＦＦＥＲＰＡＲＡ
Ｍ ＩＮＦＯ−ＭＥ）ＩＯＲＹ ＢＵＦＦＥＲＦＡＴＡ
Ｌ ＩＮＰＯ−ＭＥＭＯＲＹ ＢＵＦＦＥＲＣＯＮＦＩ
ＣＩＮＦＯ−ＭＥＭＯＲＹ ＢＵＩ’ＦＥＲＮＯＮ Ｃ
ＲＩＴ ｌ −ＭＥＭＯＲＹ ＢＵＦＦＥＲＭＥＭＯＲ
Ｙ ＢＵＦＦＥＲ＝ Ｉ”ｂｙｔｅ”１３２ＥＥ ＴＲ
ＩＰ ＣＮＴ ＝ １ ”２ ｂｙｔｅｓ’ｉ １２
８０＊各データストアには、参照番号が割当てられる。
ＣＯＶ ＩＮＰＯ＋１？Ｅｃ）ＩＡＲＧＥ ＩＮＦＯ＋
ＰＡＲＡＭ ＩＮＦＯ＋ ＦＡＴＡＬ ＩＮＰＯ＋Ｃ
０ＮＦＩＧ ＩＮＦＯ＋ ＮＯＮ ＣＲＩＴ １０ＭＯ
３ＤＥＶＩＣＥ −ＣＭＯ３ＢＩＴＭＡＰ ＋ ＣＭＯ
８ＳＴＯＲＥＳＣＭＯ８５ＴＯＲＥＳ −ＴＩ？ＩＰ
ＩＮＦＯ＋ ＩＲＥＣＯＶＪＮＦＯ１２＋１ＥＣＨＡＲ
ＧＥ ＩＮＰＯ＋ＰＡＲＡＭ ＩＮＦＯ＋ＦＡＴＡＬ
ＴＮＦＯ十Ｃ０ＮＰＩＣＩＮＦＯ＋ ＋ＮＯ１ｊＣＲＩ
Ｔｊ１２ＥＥＰＲＯＭ ＤＥＶＩＣＥ −ＥＥＰＲＯＭ
ＢＩＴＭＡＰ ＋ＥＥＰＲＯＭ ＳＴＯＲＥＳＥＥＰ
ＲＯＭ ５ＴＯＩ？ＥＳ −ＴＲＩＰ ＩＮＦＯ＋１？
ＥＣＨＡＲＧＥ ＩＮＰＯ＋ ＰＡＲＡＭ ＩＮＰＯ＋
ＦＡＴＡＬ ＩＮＰＯ＋ Ｃ０ＮＦＩＣＩＮＦＯ＋
［：Ｅ ＴＲＩＰ ＣＮＴＮＶＭ ＢＩＴＭＡＰ −［
Ｃ０Ｍ５ ＢＩＴＭＡＰ Ｉ ＥＥＰＲＯＭ ＢＩ
ＴＭＡＰＩＣＭＯ８ＢＩＴＭＡＰ −ＢＩＴＭＡＰＥＥ
ＰＲＯＭ ＢＩＴＭＡＰ −１３１ＴＭＡＰＴＲＩＰ
ＩＮＦＯ−）ＩＥＭＯＲＹ ＢＬＩＰＰＥＲＲＥＣＯＶ
ＩＮＦＯ−ＭＥＭＯＲＹ ＢＵＦＦＥＲＲＥＣＨＡＲ
ＧＥ ＩＮＦＯ−ＭＥＭＯＲＹ ＢＵＦＦＥＲＰＡＲＡ
Ｍ ＩＮＦＯ−ＭＥ）ＩＯＲＹ ＢＵＦＦＥＲＦＡＴＡ
Ｌ ＩＮＰＯ−ＭＥＭＯＲＹ ＢＵＦＦＥＲＣＯＮＦＩ
ＣＩＮＦＯ−ＭＥＭＯＲＹ ＢＵＩ’ＦＥＲＮＯＮ Ｃ
ＲＩＴ ｌ −ＭＥＭＯＲＹ ＢＵＦＦＥＲＭＥＭＯＲ
Ｙ ＢＵＦＦＥＲ＝ Ｉ”ｂｙｔｅ”１３２ＥＥ ＴＲ
ＩＰ ＣＮＴ ＝ １ ”２ ｂｙｔｅｓ’ｉ １２
８０＊各データストアには、参照番号が割当てられる。
＊５ＴＯＲＥ ＮＡＭＥ −［ＴＲＩＰ ５ＴＯＲＥ
Ｉ ＲＥＣＯＶ ５ＴＯＲＥ ＲＩＥＣＩＩＡＲＧ
Ｅ ５ＴＯＲＥＰＡｌ？ＡＭ ５ＴＯ１？Ｅ ＦＡ
ＴＡＬ ５ＴＯＲＥ Ｃ０ＮＦＩＧ ５ＴＯＩ？ｌ
’：Ｎ０ＮＣＲＩＳＴＯＲＥＩＥＥＴｌンＩＰＣＮＴＳ
ＴＯＲ＋：］ＴＲＩＰ ５ＴＯＩ？Ｅ−”０“。
Ｉ ＲＥＣＯＶ ５ＴＯＲＥ ＲＩＥＣＩＩＡＲＧ
Ｅ ５ＴＯＲＥＰＡｌ？ＡＭ ５ＴＯ１？Ｅ ＦＡ
ＴＡＬ ５ＴＯＲＥ Ｃ０ＮＦＩＧ ５ＴＯＩ？ｌ
’：Ｎ０ＮＣＲＩＳＴＯＲＥＩＥＥＴｌンＩＰＣＮＴＳ
ＴＯＲ＋：］ＴＲＩＰ ５ＴＯＩ？Ｅ−”０“。
ＲＥＣＯＶ ５ＴＯＲＥ−”１”
ＲＥＣＨＡＲＧＥＳＴＯＲＥ −’“２′。
ＰＡＲＡＭ ５ＴＯＲＥ−”３”
Ｔ’ＡＴＡＬ ５ＴＯＲＥ−“４パ
Ｃ０ＮＦＩＧ ５ＴＯＲＥ −”５”
Ｎ０ＮＣＲＩ ５ＴＯＲＥ −”［ｉ”ＥＥ ＴＲＩＰ
ＣＮＴ ５ＴＯＲＥ −”７”ＤＥＶＩＣＥ ＰＡＲ
ＡＭ −［０ＭＯ３Ｉ ＥＥＰＲＯＭ Ｉ ＢＯ
ＴＩＩ Ｉ ０ＭＯ３ＡＬＴ ］ＤＥＶＩＣＥ Ｎ
ＵＭ−［０ＭＯ３Ｉ ＥＥＰＲＯＭ ］ＰＴＩ？ Ｄ
ＥＶＩＣＥ ＮＵＮ −［０ＭＯ８Ｉ ＥＥＰｌ？Ｏ
Ｍ ］ＣＭＯ３−”Ｌ” ＥＥＰＲＯＭ −”２” ＢＯＴＩＩ −”３°。
ＣＮＴ ５ＴＯＲＥ −”７”ＤＥＶＩＣＥ ＰＡＲ
ＡＭ −［０ＭＯ３Ｉ ＥＥＰＲＯＭ Ｉ ＢＯ
ＴＩＩ Ｉ ０ＭＯ３ＡＬＴ ］ＤＥＶＩＣＥ Ｎ
ＵＭ−［０ＭＯ３Ｉ ＥＥＰＲＯＭ ］ＰＴＩ？ Ｄ
ＥＶＩＣＥ ＮＵＮ −［０ＭＯ８Ｉ ＥＥＰｌ？Ｏ
Ｍ ］ＣＭＯ３−”Ｌ” ＥＥＰＲＯＭ −”２” ＢＯＴＩＩ −”３°。
０ＭＯ８ＡＬＴ −”４°゛
ＤＥＶ ＡＮＤ ５ＴＯＲＥ −ＤＥＶＩＣＥ ＮＵＮ
＋ ＰＴＲＤＥＶＩＣＥ ＮＵＭ ＋ ５ＴＯＲＥ
ＮＡＭＥＲＥＡＤ ＰＡＲＡＭＳ −ＡＵＴＯＢＡＤ
ＵＰＤ ＋ ＡＵＴＯＲＥＣＯＶ ＋ ＤＥＶ ＡＮＤ
５ＴＯＲＥＷＲＩＴＥ ＰＡＲＡＭＳ −ＡＵＴＯＡ
ＤＶ ＋ＤＥＶ ＡＮＤ ５ＴＯ１？ＥＤＲＩＶＥＲＰ
ＡＲＡＭＳ −０ＰＥＲＡＴＩＯＮ ＋ ５ＴＯＲＥ
ＮＡＭＥ ＋ ＤＥＶＩＣＥ ＰＡｌ？ＡＭ＋［ＡＵＴ
ＯＡＤＶ Ｉ ＡＵＴＯＲＥＣＯＶ］０ＰＥＲＡＴＩＯ
Ｎ ＝ ［”ｒｅａｄ” ｌ ｗｒｉｔｅ”］ＡＵ
ＴＯＲＥＣＯＶ −［”ｔｒｕｅ−ｌゴａｌｓｅ”］Ａ
ＵＴＯＢＡＤ ＵＰＤ −［”ｔｒｕｅ” ｌゴａｌｓ
ｅ”］ＡＵＴＯＡＤＶ −［”ｔｒｕｅ” ｌ ”ｆａ
ｌｓｅ”］
＋ ＰＴＲＤＥＶＩＣＥ ＮＵＭ ＋ ５ＴＯＲＥ
ＮＡＭＥＲＥＡＤ ＰＡＲＡＭＳ −ＡＵＴＯＢＡＤ
ＵＰＤ ＋ ＡＵＴＯＲＥＣＯＶ ＋ ＤＥＶ ＡＮＤ
５ＴＯＲＥＷＲＩＴＥ ＰＡＲＡＭＳ −ＡＵＴＯＡ
ＤＶ ＋ＤＥＶ ＡＮＤ ５ＴＯ１？ＥＤＲＩＶＥＲＰ
ＡＲＡＭＳ −０ＰＥＲＡＴＩＯＮ ＋ ５ＴＯＲＥ
ＮＡＭＥ ＋ ＤＥＶＩＣＥ ＰＡｌ？ＡＭ＋［ＡＵＴ
ＯＡＤＶ Ｉ ＡＵＴＯＲＥＣＯＶ］０ＰＥＲＡＴＩＯ
Ｎ ＝ ［”ｒｅａｄ” ｌ ｗｒｉｔｅ”］ＡＵ
ＴＯＲＥＣＯＶ −［”ｔｒｕｅ−ｌゴａｌｓｅ”］Ａ
ＵＴＯＢＡＤ ＵＰＤ −［”ｔｒｕｅ” ｌゴａｌｓ
ｅ”］ＡＵＴＯＡＤＶ −［”ｔｒｕｅ” ｌ ”ｆａ
ｌｓｅ”］
第１図は本発明を利用する電子式郵便料金計の斜視図、
第２図は電子式郵便料金計のブロック図、第３図は電子
式郵便料金計のメモリモジュールのブロック回路図、第
４Ａ図、第４Ｂ図、第４Ｃ図および第４Ｄ図は不揮発性
メモリレジスタのマツプ図、第５〜１１図は本発明の郵
便料金計の郵便料金計算ルーチンおよび不揮発性メモリ
アクセスルーチンの流れ図、第１２図は郵便料金計の印
字動作のだめの計算ルーチンを示す流れ図、第１３〜１
４図は本発明の不揮発性メモリの電力供給手続を示す流
れ図である。 １０・・・電子式郵便料金計、５０・・・中央処理装置
、５２・・電源、５４・・・メモリモジュール、５６・
・デコーダモジュール、８０・・・ＬＥＤドライブモジ
ュール、１０２・・・ＲＡＭ、１０４・・・電池でバッ
クアップされたＲＡＭ、１０６・・・Ｅ２ＰＲＯＭ０出
願人代理人 佐 藤 −雄 へ゛−λ７トシ、？ ＝２０００Ｈ ７Ｌ′１スＩＨＥＸＩ ｔごル べ−７７Ｆ’４ス＝２０００Ｈ ７１゛シス（ＨＥＸＩ ｇど ぶし にＥＴＵにＮ
第２図は電子式郵便料金計のブロック図、第３図は電子
式郵便料金計のメモリモジュールのブロック回路図、第
４Ａ図、第４Ｂ図、第４Ｃ図および第４Ｄ図は不揮発性
メモリレジスタのマツプ図、第５〜１１図は本発明の郵
便料金計の郵便料金計算ルーチンおよび不揮発性メモリ
アクセスルーチンの流れ図、第１２図は郵便料金計の印
字動作のだめの計算ルーチンを示す流れ図、第１３〜１
４図は本発明の不揮発性メモリの電力供給手続を示す流
れ図である。 １０・・・電子式郵便料金計、５０・・・中央処理装置
、５２・・電源、５４・・・メモリモジュール、５６・
・デコーダモジュール、８０・・・ＬＥＤドライブモジ
ュール、１０２・・・ＲＡＭ、１０４・・・電池でバッ
クアップされたＲＡＭ、１０６・・・Ｅ２ＰＲＯＭ０出
願人代理人 佐 藤 −雄 へ゛−λ７トシ、？ ＝２０００Ｈ ７Ｌ′１スＩＨＥＸＩ ｔごル べ−７７Ｆ’４ス＝２０００Ｈ ７１゛シス（ＨＥＸＩ ｇど ぶし にＥＴＵにＮ
Claims (1)
- 【特許請求の範囲】 １、関連するデータ項目を含む少くとも１つのバッファ
をおのおの有する複数のデータストアを割当てる過程と
、 不揮発性メモリ内の不揮発性メモリ場所の複数の各セグ
メントの状態に関連するデータを有するビットマップバ
ッファを含むデータストアを前記不揮発性メモリに設け
る過程と、 データストアをアクセスするためにアドレスのエントリ
ーテーブルをＲＯＭに設ける過程と、前記ＲＯＭのテー
ブルと前記不揮発性メモリビットマップとに含まれてい
るデータに従って不揮発性メモリをアクセスするために
現在のバッファアドレスを決定する過程と、を備えるこ
とを特徴とする、ＣＰＵと読出し専用メモリ（ＲＯＭ）
を有する郵便料金計の不揮発性メモリ内のデータを編成
する方法。 ２、請求項１記載の方法において、前記バッファ編成と
バッファを有する第２の不揮発性メモリを設ける過程を
更に備え、前記バッファは、前記第２の不揮発性メモリ
のセグメントの状態に関連するデータを内部に有するこ
とを特徴とする方法。 ３、請求項２記載の方法において、前記不揮発性メモリ
の１つはＥ＾２ＰＲＯＭであり、他の１つは電池でバッ
クアップされるＣＭＯＳランダムアクセスメモリ（ＲＡ
Ｍ）であることを特徴とする方法。 ４、請求項１記載の方法において、各前記バッファに格
納されているデータに対して関連するＣＲＣを計算し、
格納する過程を更に備えることを特徴とする方法。 ５、請求項４記載の方法において、前記バッファのＣＲ
Ｃを検査し、ＣＲＣが損われた場合に、前記ビットマッ
プバッファ内の前記バッファについての対応するビット
を変える過程を更に備えることを特徴とする方法。 ６、請求項１記載の方法において、各前記バッファは３
２バイトを有することを特徴とする方法。 ７、郵便料金計のデータを格納するための不揮発性メモ
リ装置を２つ含む、前記郵便料金計の不揮発性メモリモ
ジュールに格納されているデータを編成する方法におい
て、 関連するデータ項目を含んでいる少くとも１つのバッフ
ァを有する複数のデータストアを前記メモリに割当てる
過程と、 不揮発性メモリ内の不揮発性メモリ場所の各複数のセグ
メントの状態に関連するデータを有するビットマップバ
ッファを含むデータストアを各前記不揮発性メモリに設
ける過程と、 データストアをアクセスするためにＲＯＭにアドレスの
エントリーテーブルを設ける過程と、前記ＲＯＭテーブ
ルと前記不揮発性メモリビットマップとに格納されてい
るデータに従って不揮発性メモリをアクセスするために
現在のバッファアドレスを決定する過程と、 を備えることを特徴とする郵便料金計の不揮発性メモリ
モジュールに格納されているデータを編成する方法。 ８、請求項７記載の方法において、各メモリ装置内のビ
ットマップバッファはそのメモリ装置だけのための状態
データを含むことを特徴とする方法。 ９、請求項７記載の方法において、前記各バッファにデ
ータに対する関連するＣＲＣを格納する過程と、前記Ｃ
ＲＣが悪いかどうかを判定する過程と、ＣＲＣが悪い時
に装置のビットマップバッファ内の関連するビットを変
える過程とを更に備えることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29219588A | 1988-12-30 | 1988-12-30 | |
| US292195 | 1988-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02214995A true JPH02214995A (ja) | 1990-08-27 |
Family
ID=23123628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1332540A Pending JPH02214995A (ja) | 1988-12-30 | 1989-12-21 | 郵便料金計の不揮発性メモリ内のデータを編成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5758330A (ja) |
| EP (1) | EP0376486A3 (ja) |
| JP (1) | JPH02214995A (ja) |
| AU (1) | AU631580B2 (ja) |
| CA (1) | CA2003375A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2072456A1 (en) * | 1991-07-31 | 1993-02-01 | Armin Kohler | External servicing devices for postage meters |
| US5276844A (en) * | 1991-08-05 | 1994-01-04 | Ascom Autelca Ltd. | Protection system for critical memory information |
| DE59308113D1 (de) * | 1993-03-11 | 1998-03-12 | Francotyp Postalia Gmbh | Verfahren zum Speichern sicherheitsrelevanter Daten |
| US5918234A (en) * | 1995-11-22 | 1999-06-29 | F.M.E. Corporation | Method and apparatus for redundant postage accounting data files |
| US6004048A (en) * | 1998-05-18 | 1999-12-21 | Pitney Bowes Inc. | Apparatus and method for ensuring good print quality in a mail handling system including a fixed printhead/moving mailpiece subsystem |
| DE19921232B4 (de) * | 1999-05-07 | 2007-06-21 | Giesecke & Devrient Gmbh | Verfahren zum gesicherten Schreiben eines Zeigers für einen Ringspeicher, zugehöriger Ringspeicher, Verwendung des Ringspeichers und Chipkarte mit Ringspeicher |
| EP1065595A1 (en) * | 1999-06-30 | 2001-01-03 | Texas Instruments Incorporated | Statistics signature generation and analysis |
| US20050021197A1 (en) * | 1999-12-06 | 2005-01-27 | Zimmerman Kelly L. | Methods and systems for communicating vehicle data |
| US6484288B1 (en) | 1999-12-17 | 2002-11-19 | Texas Instruments Incorporated | Statistics signature generation and analysis |
| US6595412B2 (en) * | 2001-05-03 | 2003-07-22 | Pitney Bowes Inc. | Method for calculating indicia for mailpieces |
| US8082387B2 (en) * | 2007-10-29 | 2011-12-20 | Micron Technology, Inc. | Methods, systems, and devices for management of a memory system |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4535419A (en) * | 1982-10-22 | 1985-08-13 | Pitney Bowes Inc. | System and method for computing fractional postage values |
| UST104003I4 (en) * | 1982-11-09 | 1984-03-06 | Synchronous data link slow-poll protocol | |
| US4527251A (en) * | 1982-12-17 | 1985-07-02 | Honeywell Information Systems Inc. | Remap method and apparatus for a memory system which uses partially good memory devices |
| US4731749A (en) * | 1984-08-22 | 1988-03-15 | Pitney Bowes Inc. | Electronic postage meter having multiple non-volatile memories for storing different historical information reflecting postage transactions |
| EP0173249B2 (en) * | 1984-08-22 | 1998-07-08 | Pitney Bowes Inc. | Non-volatile memory system with real time and power down data storage capability for an electronic postage meter |
| US4747057A (en) * | 1985-03-12 | 1988-05-24 | Pitney Bowes Inc. | Electronic postage meter having power up and power down protection circuitry |
| US4713769A (en) * | 1985-09-11 | 1987-12-15 | Pitney Bowes Inc. | Method and apparatus for locating and displaying historical information within an electronic postage meter |
| DE3685191D1 (de) * | 1985-10-16 | 1992-06-11 | Pitney Bowes Inc | Systeme zur nichtfluechtigen speicherung von daten und frankiermaschinensysteme. |
| JP2664137B2 (ja) * | 1985-10-29 | 1997-10-15 | 凸版印刷株式会社 | Ｉｃカード |
| US4802117A (en) * | 1985-12-16 | 1989-01-31 | Pitney Bowes Inc. | Method of preserving data storage in a postal meter |
| FR2623954B1 (fr) * | 1987-11-27 | 1993-11-19 | Alcatel Cit | Element de commutation de donnees transmises par multiplexage temporel asynchrone |
| FR2623953B1 (fr) * | 1987-11-27 | 1992-11-20 | Cit Alcatel | Unite de gestion pour element de commutation de donnees transmises par multiplexage temporel asynchrone |
| US5233614A (en) * | 1991-01-07 | 1993-08-03 | International Business Machines Corporation | Fault mapping apparatus for memory |
-
1989
- 1989-11-20 CA CA002003375A patent/CA2003375A1/en not_active Abandoned
- 1989-11-29 EP EP19890312375 patent/EP0376486A3/en not_active Withdrawn
- 1989-12-01 AU AU45787/89A patent/AU631580B2/en not_active Ceased
- 1989-12-21 JP JP1332540A patent/JPH02214995A/ja active Pending
-
1993
- 1993-08-23 US US08/109,982 patent/US5758330A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0376486A3 (en) | 1992-03-04 |
| CA2003375A1 (en) | 1990-06-30 |
| AU4578789A (en) | 1990-07-05 |
| US5758330A (en) | 1998-05-26 |
| EP0376486A2 (en) | 1990-07-04 |
| AU631580B2 (en) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2003377C (en) | Epm having an improvement in non-volatile storage of accounting data | |
| US5021963A (en) | EPM having an improvement in accounting update security | |
| AU616936B2 (en) | Fault tolerant smart card | |
| JPH02214995A (ja) | 郵便料金計の不揮発性メモリ内のデータを編成する方法 | |
| US4805109A (en) | Nonvolatile memory protection arrangement for electronic postage meter system having plural nonvolatile memories | |
| JPH0376678A (ja) | ページ・プリンタおよびその制御装置 | |
| EP0173249B2 (en) | Non-volatile memory system with real time and power down data storage capability for an electronic postage meter | |
| JP3472008B2 (ja) | フラッシュメモリ管理方法 | |
| US4845632A (en) | Electonic postage meter system having arrangement for rapid storage of critical postage accounting data in plural nonvolatile memories | |
| EP0788115B1 (en) | Electronic apparatus including a memory device and method of reprogramming the memory device | |
| US5974485A (en) | Arrangement and method for improving the data integrity with a ring buffer | |
| EP0172574A2 (en) | Memory address location system for an electronic postage meter having multiple non-volatile memories | |
| US4584647A (en) | Electronic postage meter with a ring counter | |
| US5351216A (en) | Premature termination of microcontroller EEPROM write | |
| EP0457114B1 (en) | Postage meter system for non-volatile storage of data | |
| CA1264376A (en) | Method and apparatus for locating and displaying historical information within an electronic postage meter | |
| EP0219118B1 (en) | Dual redundant electronic postage meter | |
| EP0403168A1 (en) | System for checking comparison check function of information processing apparatus | |
| US5187798A (en) | Electronic postage meter having separate funds charge registers and recredits funds register in predetermined amount when funds fall to predetermined level | |
| EP0513607A2 (en) | Method and apparatus for testing an NVM | |
| JPH04293139A (ja) | データ保持方法 | |
| JPH0341538A (ja) | 主記憶装置 |