JPH02215121A - アニール処理用保護構造 - Google Patents
アニール処理用保護構造Info
- Publication number
- JPH02215121A JPH02215121A JP3592089A JP3592089A JPH02215121A JP H02215121 A JPH02215121 A JP H02215121A JP 3592089 A JP3592089 A JP 3592089A JP 3592089 A JP3592089 A JP 3592089A JP H02215121 A JPH02215121 A JP H02215121A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- layer
- compound semiconductor
- insulating film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000137 annealing Methods 0.000 title claims abstract description 36
- 230000001681 protective effect Effects 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 150000001875 compounds Chemical class 0.000 claims abstract description 28
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000011574 phosphorus Substances 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000012298 atmosphere Substances 0.000 abstract description 5
- 238000005336 cracking Methods 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- 238000010494 dissociation reaction Methods 0.000 description 5
- 230000005593 dissociations Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、燐CP)を含む化合物半導体のアニール処
理用保護構造に関する。
理用保護構造に関する。
(従来の技術〕
イオン注入は、目的とする不純物元素をイオン化し、更
に10〜数百keVのエネルギに加速して、半導体基板
へ打ち込む技術であり、不純物の濃度を0.lppmか
ら10%程度までの広い範囲にわたって精密に制御する
ことができる。このイオン注入は、高エネルギのイオン
が固体と衝突し、そのエネルギは固体結晶中の原子変換
エネルギ(Stで14eV)よりはるかに大きいので、
結晶中に数多くの格子欠陥が発生する。〜1015/c
m2程度の高濃度イオン注入では、注入領域はほぼ完全
な非晶質になる。このためミ熱処理によって結晶性の回
復をはかると同時に、注入された不純物を格子点に置換
するアニーリングが必要不可欠である(LSIハンドブ
ック、電子通信学会1984、p、324−325)。
に10〜数百keVのエネルギに加速して、半導体基板
へ打ち込む技術であり、不純物の濃度を0.lppmか
ら10%程度までの広い範囲にわたって精密に制御する
ことができる。このイオン注入は、高エネルギのイオン
が固体と衝突し、そのエネルギは固体結晶中の原子変換
エネルギ(Stで14eV)よりはるかに大きいので、
結晶中に数多くの格子欠陥が発生する。〜1015/c
m2程度の高濃度イオン注入では、注入領域はほぼ完全
な非晶質になる。このためミ熱処理によって結晶性の回
復をはかると同時に、注入された不純物を格子点に置換
するアニーリングが必要不可欠である(LSIハンドブ
ック、電子通信学会1984、p、324−325)。
従来では、ヒ素(As)やPを含む化合物半導体のアニ
ール方法として、アニール処理を窒素(N2)雰囲気中
で行う方法があった。しかし、750〜850℃の高温
下で、化合物半導体に含まれているAsやPの解離現象
が発生し、アニル処理により却って結晶が劣化していた
。そこで、GaAs結晶やGa I nAs結晶ではア
ニール処理前に窒化ケイ素等の絶縁膜を表面に堆積させ
たアニール構造により、Asの解離を抑制していた。
ール方法として、アニール処理を窒素(N2)雰囲気中
で行う方法があった。しかし、750〜850℃の高温
下で、化合物半導体に含まれているAsやPの解離現象
が発生し、アニル処理により却って結晶が劣化していた
。そこで、GaAs結晶やGa I nAs結晶ではア
ニール処理前に窒化ケイ素等の絶縁膜を表面に堆積させ
たアニール構造により、Asの解離を抑制していた。
この絶縁膜は、アニール処理後に除去される。
第3図は、Pを含む化合物半導体に上記技術を適用した
従来のアニール構造を示すものである。
従来のアニール構造を示すものである。
半導体基板1の上面には、InP結晶成長層2が形成さ
れている。このInP結晶成長層2は、既に不純物が注
入された状態になっており、その上面には窒化ケイ素膜
3がアニール保護膜として形成されている。
れている。このInP結晶成長層2は、既に不純物が注
入された状態になっており、その上面には窒化ケイ素膜
3がアニール保護膜として形成されている。
しかしながら、Pの解離圧はAsよりも高い為に、窒化
ケイ素膜3だけではPの解離を防止することができず、
アニール保護が不十分であった。
ケイ素膜3だけではPの解離を防止することができず、
アニール保護が不十分であった。
その為、PがInP結晶成長層2から抜けることにより
ストレスが発生し、絶縁膜3が割れてしまうという欠点
があった。
ストレスが発生し、絶縁膜3が割れてしまうという欠点
があった。
そこで本発明は、高温雰囲気中のアニール処理において
、Pを含む化合物半導体の内部ストレスをなくし、絶縁
膜の割れを防ぐことを目的とする。
、Pを含む化合物半導体の内部ストレスをなくし、絶縁
膜の割れを防ぐことを目的とする。
上記課題を達成するため、この発明は燐CP)を含む化
合物半導体のアニール保護構造において、化合物半導体
の上面に形成され、この化合物半導体と格子整合する半
導体結晶成長層と、半導体結晶成長層上に形成された絶
縁膜とを含んで構成されている。
合物半導体のアニール保護構造において、化合物半導体
の上面に形成され、この化合物半導体と格子整合する半
導体結晶成長層と、半導体結晶成長層上に形成された絶
縁膜とを含んで構成されている。
この発明は、以上のように構成されているので、高温雰
囲気中のアニール処理において、絶縁膜と共に、絶縁膜
と化合物半導体間に半導体結晶成長層を介在しているの
で、化合物半導体からPが解離する解離圧より高い抑制
圧が作用する。
囲気中のアニール処理において、絶縁膜と共に、絶縁膜
と化合物半導体間に半導体結晶成長層を介在しているの
で、化合物半導体からPが解離する解離圧より高い抑制
圧が作用する。
以下、この発明の一実施例に係る化合物半導体のアニー
ル方法を添付図面に基づき説明する。なお、説明におい
て同一要素には同一符号を用い、重複する説明は省略す
る。
ル方法を添付図面に基づき説明する。なお、説明におい
て同一要素には同一符号を用い、重複する説明は省略す
る。
第1図は、一実施例に係る化合物半導体のアニール処理
用保護構造を示す縦断面図である。このアニール処理用
保護構造は、半導体基板4上に形成された化合物半導体
層5、その上面に形成された半導体結晶成長層6、さら
に、その上面に形成された絶縁膜7を含んで構成されて
いる。化合物半導体層5は、InP等のPを含む化合物
半導体で形成されており、イオン注入により結晶に欠陥
が生じている。半導体結晶成長層6は、化合物半導体層
5と格子整合する、例えばGa I nAs結晶層が形
成されている。絶縁膜7は、例えば窒化ケイ素膜で形成
されている。
用保護構造を示す縦断面図である。このアニール処理用
保護構造は、半導体基板4上に形成された化合物半導体
層5、その上面に形成された半導体結晶成長層6、さら
に、その上面に形成された絶縁膜7を含んで構成されて
いる。化合物半導体層5は、InP等のPを含む化合物
半導体で形成されており、イオン注入により結晶に欠陥
が生じている。半導体結晶成長層6は、化合物半導体層
5と格子整合する、例えばGa I nAs結晶層が形
成されている。絶縁膜7は、例えば窒化ケイ素膜で形成
されている。
第2図は、上記アニール構造を用いたアニール方法を示
す工程図である。まず、半導体基板4の上面には、有機
金属気相エピタキシャル法によりInP等の化合物半導
体層5が形成されており(同図(a)) 、この化合物
半導体層5に不純物元素が注入される(同図(b))。
す工程図である。まず、半導体基板4の上面には、有機
金属気相エピタキシャル法によりInP等の化合物半導
体層5が形成されており(同図(a)) 、この化合物
半導体層5に不純物元素が注入される(同図(b))。
次に、アニール保護膜としてGa 1 nAs等の半導
体結晶成長層6を0.1〜0.2μmの範囲で形成しく
第2図(c)) 、さらに、窒化ケイ素膜等の絶縁!I
7を厚さ1000オングストロームで形成する(同図(
d))。この段階で、本発明に係るアニール構造が形成
される。なお、半導体結晶成長層6が十分に薄い場合に
は、この半導体結晶成長層6を形成した後でイオン注入
を行ってもよい。
体結晶成長層6を0.1〜0.2μmの範囲で形成しく
第2図(c)) 、さらに、窒化ケイ素膜等の絶縁!I
7を厚さ1000オングストロームで形成する(同図(
d))。この段階で、本発明に係るアニール構造が形成
される。なお、半導体結晶成長層6が十分に薄い場合に
は、この半導体結晶成長層6を形成した後でイオン注入
を行ってもよい。
次に、アニール処理を施し、イオン注入により結晶中に
取り込まれた不純物を活性化させる。このアニール構造
によって、例えば、アニール温度800℃、アニール時
間20分間で、N2雰囲気中におけるアニール処理が可
能になる。アニール処理後、半導体結晶成長層6及び絶
縁膜7をエツチング等で除去する(同図(e))。Ga
InAsはリン酸系エッチャント、窒化ケイ素膜はバッ
フアートふっ酸(BHF)等でウェットエツチングする
ことができる。
取り込まれた不純物を活性化させる。このアニール構造
によって、例えば、アニール温度800℃、アニール時
間20分間で、N2雰囲気中におけるアニール処理が可
能になる。アニール処理後、半導体結晶成長層6及び絶
縁膜7をエツチング等で除去する(同図(e))。Ga
InAsはリン酸系エッチャント、窒化ケイ素膜はバッ
フアートふっ酸(BHF)等でウェットエツチングする
ことができる。
なお、本発明は上記実施例に限定されるものではない。
例えば、Pを含む半導体として基板上に形成されたIn
P等の結晶成長層で説明しているが、基板自体がInP
等で形成されている場合にも適用できる。
P等の結晶成長層で説明しているが、基板自体がInP
等で形成されている場合にも適用できる。
また、Pを含む半導体としてInP、格子整合する半導
体としてGa1nAs、絶縁膜として窒化ケイ素で説明
しているが、これらの半導体に限定されるものではない
。例えば、絶縁膜としては酸化ケイ素を使用することが
できる。
体としてGa1nAs、絶縁膜として窒化ケイ素で説明
しているが、これらの半導体に限定されるものではない
。例えば、絶縁膜としては酸化ケイ素を使用することが
できる。
この発明は、以上説明したように構成されているので、
特に、高温雰囲気中のアニール処理において、Pを含む
化合物半導体の内部ストレスをなくし、絶縁膜の割れを
防ぐことができる。
特に、高温雰囲気中のアニール処理において、Pを含む
化合物半導体の内部ストレスをなくし、絶縁膜の割れを
防ぐことができる。
第1図は本発明の一実施例に係る化合物半導体のアニー
ル処理用保護構造を示す縦断面図、第2図は第1図のア
ニール構造を用いたアニール方法を示す工程図、第3図
は従来技術に係る化合物半導体のアニール処理用保護構
造を示す縦断面図である。 1.4・・・半導体基板、2・・・1nP結晶成長層、
3・・・窒化ケイ素膜、5・・・化合物半導体層、6・
・・半導体結晶成長層、7・・・絶縁膜。
ル処理用保護構造を示す縦断面図、第2図は第1図のア
ニール構造を用いたアニール方法を示す工程図、第3図
は従来技術に係る化合物半導体のアニール処理用保護構
造を示す縦断面図である。 1.4・・・半導体基板、2・・・1nP結晶成長層、
3・・・窒化ケイ素膜、5・・・化合物半導体層、6・
・・半導体結晶成長層、7・・・絶縁膜。
Claims (1)
- 【特許請求の範囲】 燐(P)を含む化合物半導体のアニール処理用保護構造
において、 前記化合物半導体の上面に形成され、この化合物半導体
と格子整合する半導体結晶成長層と、前記半導体結晶成
長層上に形成された絶縁膜とを含んで構成されているア
ニール処理用保護構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3592089A JPH02215121A (ja) | 1989-02-15 | 1989-02-15 | アニール処理用保護構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3592089A JPH02215121A (ja) | 1989-02-15 | 1989-02-15 | アニール処理用保護構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02215121A true JPH02215121A (ja) | 1990-08-28 |
Family
ID=12455469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3592089A Pending JPH02215121A (ja) | 1989-02-15 | 1989-02-15 | アニール処理用保護構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02215121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
-
1989
- 1989-02-15 JP JP3592089A patent/JPH02215121A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4615766A (en) | Silicon cap for annealing gallium arsenide | |
| EP0631308A2 (en) | Method of controlling gate oxide thickness in the fabrication of semiconductor devices | |
| JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
| TWI875952B (zh) | 使用濺射鎂源在氮化鎵材料中擴散鎂之方法與系統 | |
| US20220254639A1 (en) | GaN Devices With Ion Implanted Ohmic Contacts and Method of Fabricating Devices Incorporating the Same | |
| JPH0469814B2 (ja) | ||
| JPH1032210A (ja) | 半導体装置の製造方法 | |
| JPH0787187B2 (ja) | GaAs化合物半導体基板の製造方法 | |
| JPH02215121A (ja) | アニール処理用保護構造 | |
| JP4581348B2 (ja) | 貼り合わせウエーハの製造方法およびsoiウエーハ | |
| US20260114205A1 (en) | Method for transferring a semiconductor layer | |
| JPS6057215B2 (ja) | 半導体装置の製造方法 | |
| JPH1041312A (ja) | 化合物半導体の熱処理方法 | |
| JPS607125A (ja) | 半導体装置の製造方法 | |
| JPH0235455B2 (ja) | ||
| JPS59119761A (ja) | 半導体装置の製造方法 | |
| JPS5988833A (ja) | 化合物半導体の熱処理法 | |
| JPS6154619A (ja) | 砒化ガリウムp型伝導層の形成方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPS61156820A (ja) | 半導体装置の製造方法 | |
| JPH0218936A (ja) | 半導体装置の製造方法 | |
| JPS58197729A (ja) | 半導体装置の製造方法 | |
| JPH0673349B2 (ja) | 半導体装置の製造方法 | |
| JPS6258138B2 (ja) | ||
| JPS6370583A (ja) | ガリウム砒素ホ−ル素子 |