JPH02215251A - 光受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分腎〕 この発明は、ディジタル信号伝送用光データリンクの受
信部の回路に関する。詳しくは、モノリシックＩＣ化（
以下、ＩＣ化と略す）を目的とした交流結合型の光受信
回路である。

〔従来の技術〕

光受信回路は大別して直流信号の伝送も可能な直流結合
型と交流結合型（直流信号の伝送は不可）に分類される
。　　°。

前者の直流結合型回路は、■直流信号を伝送する場合、
■バースト状（ｄｕｔｙ比の非常の大きい）信号を伝送
する場合、■ｄｕｔｙ比がランダムに変化する信号を伝
送する場合などに適している。基本的には、直流から（
保証されている）最大の伝送速度の範囲の任意のパター
ンの信号伝送が可能な方式である０回路的には、コンデ
ンサを使用しないためＩＣ化に有利であるが、素子バラ
ツキに起因するオフセットの発生により、微小信号を扱
うには適していない、従って、受信感度特性を向上させ
るためには高度な回路設計技術が要求される。

この方式に基づく、ＩＣ化を目的とした回路としては、
例えば、特公昭６３−２５７３８号公報に示されるもの
がある。

一方、後者の交流結合型回路は、ある限られた帯域内の
信号を伝送する用途に適している。この帯域の下限値は
結合コンデンサとそれに接続される回路のインピーダン
スで決定され、上限値は回路の周波数特性（ゲイン−周
波数の関係）で決定されるのが一般的である。従って、
この方式は符号化された信号の（Ｍａｎｃｈｅｓｔｅｒ
ＳＰＷＭ、　Ｃ旧など）伝送に適している。結合コンデ
ンサを用いるためＩＣ化には制約があるが（低速領域の
信号伝送には、大容量の結合コンデンサが必要となるた
めＩＣ化が困難。コンデンサ容量は１００ＯＰＦ／ｍｍ
”程度であり、チップサイズに大きく影響する）、素子
バラツキに起因するオフセットや、受光素子の暗電流を
考慮する必要がないため、比較的容易に受信感度特性を
向上させることができる。

〔発明が解決しようとする課題〕

ところで、光データリンクの信号伝送方式として符号化
された信号（ｄｕｔｙ比が１：２又は１：３以下の帯域
制限可能）を扱う用途は多く、同時に高速化が要求され
る場合も多い。

この限定された要求には、直流信号は扱えないが、符号
化信号の伝送に適し、受信感度特性も向上させ易い交流
結合型回路の方が設計面で有利である。

ところが、従来の交流結合型回路では、通常０゜０１〜
０．１ｕＦの結合コンデンサを用いているため、比較的
低速信号から伝送が可能な反面、結合コンデンサは容量
が大きいためディスクリート部品（含、チップコンデン
サ）を用いざるを得す、これが回路全体のＩＣ化を計る
上での妨げとなっていた。

そこで、この発明は、結合コンデンサの容量をＩＣ化可
能範囲に制限して高感度特性をもたせることのできる交
流結合型の光受信回路を提供しようとするものである。

〔課題を解決するための手段〕

この発明は、上記の課題を解決するために第１図の回路
構成を採用する。

即ち、図のように、受光素子ＰＤから得られる電流を電
圧に交換する電流−電圧変換部１、この電流−電圧変換
部１からの出力の交流成分と基準電圧発生部２で発生さ
せた基準電圧との差を増幅する第１差動増幅部３、当該
差動増幅部３からの出力の差を増幅する第２差動増幅部
４、この４の出力の交流成分の差を比較するコンパレー
タ５．５の出力の波形を整形して二値のディジタル信号
に復元する出力バッファ６とで回路を構成する。

図のＣ０、Ｃ１１％　ｃｚ＋は結合用コンデンサを示す
。

なお、かかる光受信回路において、電流−電圧変換部１
のフィードバック抵抗（第２図のＲ２参照）と並列にダ
イオードを接続したり、コンパレータ５に適度のヒステ
リシスをもたせたり、差動増幅部３．４の入力段をダー
リントン接続したりすることは後述する理由から望まし
いことである。

〔作用〕

電流−電圧変換部出力の交流成分と基準電圧との差を増
幅して比較し、さらに、波形整形後の出力を二値のディ
ジタル信号に復元すると、コンデンサの結合容量を１０
０ｐＦ程度に抑えて高感度特性を得ることができる。

このｔｏｏｐｐ程度の結合容量であると、伝送可能な信
号は符号化された高速信号（１０〜２０Ｍｂｐｓ程度）
に限定されるが、その一方で、コンデンサの使用に起因
したＩＣ化の制限が無（なる、従って、用途を要求度の
高い符号化信号の高速伝送に限定した場合の光受信回路
については、受信感度の確保に難がある直流結合型のも
のよりも有利にＩＣ化を計ることが可能になる。

なお、電流−電圧変換部のフィードバック抵抗と並列に
接続するダイオードは、大入力時のＴｒの飽和防止に、
また、コンパレータにもたせるヒステリシスは、交流結
合に起因する低速域での比較成分のクロス防止に各々効
果がある。

さらに、差動増幅部入力段のダーリントン接続は、トラ
ンジスタの見かけ上のｈパラメータが大きくなるので感
度向上面で好ましいことである。

〔実施例〕

第２図にこの発明の具体例を示す、この光受信回路の各
ブロックの機能・作用は以下の通りである。

来電流−電圧変換部１ 当該部は、受光素子ＰＤから得られる電流を電圧に交換
する。この部分は、光受信回路のゲイン（→最低受信感
度）や応答性（→帯域）を支配する重要な回路である０
本実施例では、ゲインを決める帰還抵抗Ｒ１を１５にΩ
とし、応答性向上の目的からＱｌ、Ｑ？、Ｑ−１Ｒ４、
を有するベース接地回路や、大入力時のＴ１の飽和を防
ぐためのダイオードリミッタ回路Ｑ１などを付加してい
る。

また、応答性に影響を及ぼすＰＤの接合容量を小さくす
るために、Ｑよ、Ｑｓ、Ｒ□で逆バイアスをできるだけ
大きくし、ベース接地回路においてもＱｙ　、Ｑ、によ
る温度補償を行なっている。

さらに、１５にΩ相当のアンプだけでは最低受信感度の
向上効果を充分に得難いため、Ｒｏ、とＲ２□の比で決
まるゲイン−２倍の電圧アンプを付加し、かつ、ここに
も応答性劣化防止策としてＱ、。。、Ｑｓ。ｔ、Ｒ□。

、Ｒ８＊ｔ　、を有するベース接地回路を設けている。

来基準電圧発生部２ この部分は、Ｒ８゜％　、Ｌ＠１の抵抗分割により次段
の差動増幅部に比較基準となる定電位を与える。

※第１差動増幅部３ この差動増幅部３は、基準電圧発生部２から得られる基
準電位に電流−電圧変換部１の出力の交流成分（変化分
）を重畳させた信号と基準電圧との差を増幅する。この
回路での交流結合による低域力シトオフ周波数は、結合
コンデンサＣｔＳとベースに接続される抵抗Ｒ１０，の
積でほぼ決まる。

実施例ではＣｚｉ＝１００ρＦ、Ｒ＋。、−１０にΩと
しており、低域カットオフ周波数は約１５０ｋ１１□で
ある。また、応答性向上の目的からＱｓ６、Ｑｓｈ、Ｑ
、４、Ｒ□、Ｒｏを有するベース接地回路を付加し、さ
らに、入力段には、ダーリントン接続の組合せトランジ
スタ（Ｑ、、、とＱ　ｓｔ、Ｃ４０，とＱ、１）を用い
ている。

※第２差動増幅部４ これは、前段の第１差動増幅部３の出力の差を次段のコ
ンパレータで二値化可能なレベルにまで増幅する部分で
、その構成は３と全く同様である。

来コンパレータ５ コンデンサＣａｔ、Ｃ０によって前段の第２差動増幅部
４に交流結合されたこのコンパレータ５は、４の出力の
交流成分（Ｃ□、Ｃｔ＊による交流結合）の差を比較す
る。この場合、交流結合しているため、低速域（実施例
では、Ｃ１１とＲＩＩ３　、ｃｕｔとＲ１１１４の積で
制約を受ける）で比較する２つの信号が一致或いはクロ
スする可能性があり、従って、その防止策としてヒステ
リシス機能を付加しである。そのヒステリシス幅は、差
動のコレクタ出力（エミッタフォロアＱ　ｓ　ｌｘで取
り出せる振幅）をＲ□、とＲ＋＊ｓの比で分圧した値で
あり、実施例では±７５０ｍＶである。

大出力バッファ６ コンパレータ５から得られる波形を整形し、かつ、外部
に接続される回路とのインターフェイス条件を満たす部
分である。実施例では、コンパレータ５から取り出した
振幅３Ｖの信号をもとに、振幅５Ｖ（Ｖｃｃ−５Ｖ時）
の完全なディジタル波形を抽出している。

なお、第２図中、太線の四角枠は、回路をＩＣ化した場
合のボンディング・パッドを示すもので、回路動作とは
直接関係がない。

また、Ｖ　ｃｃ　＋及びＣｅｘｔの大枠につながる点線
部はＩＣに付加する外付は回路（フィルタ）を示す。

〔効果〕

以上説明したように、この発明の光受信回路は、コンデ
ンサの結合容量を１００９Ｆ程度に抑えたので、回路全
体のＩＣ化が可能になる。

また、交流結合方式であるので、ＰＤの暗電流やアンプ
のオフセットの影響を受けず、直流結合型のものに比べ
て設計、製作面で有利に高感度特性を得ることができる
。

なお、直流信号の伝送は不可であるが、ｌ　Ｍｂｐｓ〜
１０Ｍｂｐｓ程度の符号化信号の伝送の要求は高く、こ
の場合の光受信回路をＩＣ化できるため、光受僧都の小
型、低コスト化に有効に寄与できる。

このほか、初段の電流−電圧変換部にリミッタ−を付加
したものは広ダイナミツクレンジ化も達成できる。

サラに、コンパレータにヒステリシス機能ヲ付加したも
の、或いは差動増幅部の入力段をダーリントン接続した
ものは信鯨性が更に高まる。

【図面の簡単な説明】

第１図はこの発明の回路のブロック図、第２図は一興体
例を示す図である。 １・・・・・・電流−電圧変換部、 ２・・・・・・基準電圧発生部、３・・・・・・第１差
動増幅部、４・・・・・・第２差動増幅部、５・・・・
・・コンパレーク、６・・・・・・出力バッファ、 Ｃ□、ＣｌＲ５Ｃ１２・・・・・・結合コンデンサ。 特許出願人　住友電気工業株式会社 同

Claims (4)

【特許請求の範囲】
1. （１）受光素子から得られる電流を電圧に変換する電流
   −電圧変換部、電流−電圧変換部出力の交流成分と基準
   電圧との差を増幅する第１差動増幅部、第１差動増幅部
   出力の差を増幅する第２差動増幅部、第２差動増幅部出
   力の交流成分の差を比較するコンパレータ、コンパレー
   タ出力の波形を整形し二値のディジタル信号に復元する
   出力バッファから構成される光受信回路。
2. （２）電流−電圧変換部のフィードバック抵抗と並列に
   ダイオードを接続した請求項（１）記載の光受信回路。
3. （３）コンパレータにヒステリシスをもたせた請求項（
   １）又は（２）記載の光受信回路。
4. （４）差動増幅部入力段がダーリントン接続された請求
   項（１）乃至（３）のいずれかに記載の光受信回路。