JPH0221737A - データ送信器 - Google Patents
データ送信器Info
- Publication number
- JPH0221737A JPH0221737A JP63172128A JP17212888A JPH0221737A JP H0221737 A JPH0221737 A JP H0221737A JP 63172128 A JP63172128 A JP 63172128A JP 17212888 A JP17212888 A JP 17212888A JP H0221737 A JPH0221737 A JP H0221737A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reset generator
- reset
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電源オンイニシャライズ時に第１のデータを
送信しイニシャライズ終了後第２のデータを第１のデー
タと同一ラインを使って送信することにより、端子数の
前減を図ったデータ送信器に関するものである。
送信しイニシャライズ終了後第２のデータを第１のデー
タと同一ラインを使って送信することにより、端子数の
前減を図ったデータ送信器に関するものである。
従来の技術
ＩＣ間または回路ブロック間のデータ転送において、転
送ラインに複数のデータを切替えて出力する方法は従来
から用いられている。
送ラインに複数のデータを切替えて出力する方法は従来
から用いられている。
以下図面を参照しながら、上述した従来のデータ送信の
一例について説明する。
一例について説明する。
第３図は従来のデータ送信器のブロック図を示すもので
ある。第３図において８はリセット発生器、９は第１の
データを入力する第１の入力端子、ＩＯは第２のデータ
を入力する第２の入力端子、１１は切替え信号を入力す
る第３の入力端子、１２は第１のデータと第２のデータ
を切替え信号で切替えるスイッチ、１３はスイッチＩ２
の出力信号を出力する第１の出力端子、１４はリセット
発生器８の出力信号を出力する第２の出力端子である。
ある。第３図において８はリセット発生器、９は第１の
データを入力する第１の入力端子、ＩＯは第２のデータ
を入力する第２の入力端子、１１は切替え信号を入力す
る第３の入力端子、１２は第１のデータと第２のデータ
を切替え信号で切替えるスイッチ、１３はスイッチＩ２
の出力信号を出力する第１の出力端子、１４はリセット
発生器８の出力信号を出力する第２の出力端子である。
以上のように構成されたデータ送信器について、以下そ
の動作について説明する。
の動作について説明する。
まず電源が入れられるとリセット発生器８はその出力を
一定時間ローレベルに保った後、ハイレベルに上げる。
一定時間ローレベルに保った後、ハイレベルに上げる。
スイッチ！２は第３の入力端子ＩＩから入力される切替
え信号により第１のデ−タを選出していて、第１の出力
端子１３には第１のデータが出力されている。切替え信
号が反転するとスイッチ１２は第２のデータを選択し、
第１の出力端子１３には第２のデータが出力される。
え信号により第１のデ−タを選出していて、第１の出力
端子１３には第１のデータが出力されている。切替え信
号が反転するとスイッチ１２は第２のデータを選択し、
第１の出力端子１３には第２のデータが出力される。
発明が解決しようとする課題
しかしながら上記のような構成では、第１、第２のデー
タを切替えるための切替え信号を用いているため、切替
え信号入力用の入力端子を設ける必要があった。
タを切替えるための切替え信号を用いているため、切替
え信号入力用の入力端子を設ける必要があった。
本発明は上記問題点に鑑み、データ切替えのための切替
え信号入力端子を設けずにデータ送信の多重化ができる
データ送信器を提供するものである。
え信号入力端子を設けずにデータ送信の多重化ができる
データ送信器を提供するものである。
課題を解決するための手段
上記課題を解決するために本発明のデータ送信器は、第
１のリセット発生器と、第１のリセット発生器の出力信
号を入力とする第２のリセット発生器と、入力された第
１のデータと、入力された第２のデータを入力し、第２
のりセット発生器の出力信号で前記第１のデータと第２
のデータを切替えて出力するスイッチとを備えたもので
ある。
１のリセット発生器と、第１のリセット発生器の出力信
号を入力とする第２のリセット発生器と、入力された第
１のデータと、入力された第２のデータを入力し、第２
のりセット発生器の出力信号で前記第１のデータと第２
のデータを切替えて出力するスイッチとを備えたもので
ある。
作用
本発明は上記した構成によって、電源が入れられて第１
のリセット発生器の出力信号がハイレベルとなり、デー
タ送信器のリセットを解除するまでと、第２のリセット
発生器の出力信号がハイレベルとなり、第２の出力端子
から出力されるリセット信号が解除されるまでとの間に
時間差を設け、その間に第１のデータを過器し、第２の
出力端子から出力されるリセット信号が解除された後、
第２のデータを送信することにより、第２のデータ切替
えのための入力端子を省くことができる。
のリセット発生器の出力信号がハイレベルとなり、デー
タ送信器のリセットを解除するまでと、第２のリセット
発生器の出力信号がハイレベルとなり、第２の出力端子
から出力されるリセット信号が解除されるまでとの間に
時間差を設け、その間に第１のデータを過器し、第２の
出力端子から出力されるリセット信号が解除された後、
第２のデータを送信することにより、第２のデータ切替
えのための入力端子を省くことができる。
実施例
以下本発明の一実施例のデータ送信器について、図面を
参照しながら説明する。第１図は本発明の実施例におけ
るデータ送信器のブロック図を示すものである。第１図
において、１は第１のリセット発生器、２は第１のリセ
ット発生器１の出力がハイレベルとなって所定時間後ハ
イレベルの信号を出力する第２のリセット発生器、３は
第１のデータを入力するための第１の入力端子、４は第
２のデータを入力するための第２の入力端子、５は第２
のリセット発生器２の出力に基づき、第１のデータ、又
は第２のデータを切替えて出力するスイッチ、６は選択
されたデータを出力するための出力端子、７はリセット
出力用の第２の出力端子である。
参照しながら説明する。第１図は本発明の実施例におけ
るデータ送信器のブロック図を示すものである。第１図
において、１は第１のリセット発生器、２は第１のリセ
ット発生器１の出力がハイレベルとなって所定時間後ハ
イレベルの信号を出力する第２のリセット発生器、３は
第１のデータを入力するための第１の入力端子、４は第
２のデータを入力するための第２の入力端子、５は第２
のリセット発生器２の出力に基づき、第１のデータ、又
は第２のデータを切替えて出力するスイッチ、６は選択
されたデータを出力するための出力端子、７はリセット
出力用の第２の出力端子である。
以上のように構成されたデータ送信器について、以下第
１図及び第２図を用いてその動作を説明する。第２図は
第１図の実施例の動作のタイミング図である。
１図及び第２図を用いてその動作を説明する。第２図は
第１図の実施例の動作のタイミング図である。
まず電源が入れられると、第１のリセット発生器１は一
定時間（ｔｌ）その出力をローレベルに保った後、ハイ
レベルに上げる。第２のリセット発生器２の出力信号は
電源が入力された時点ではローレベルとなり、第１のリ
セット発生器１の出力信号がハイレベルになると、その
後一定時間（ｔ２）出力をローレベルに保たれ、その後
ハイレベルとなる。スイッチ５は第２のリセット発生器
２の出力信号がローレベルであれば第１のデータを選択
し、ハイレベルであれば第２のデータを選択する。よっ
て第１の出力端子６には”ｔ＋源が入力されてから第２
のリセット発生器の出力がローレベルからハイレベルに
立ち上がるまでの間第１のデータが出力され、それ以降
は第２のデータが出力される。尚、第２のリセット発生
器は２は遅延時間（ｔ２）を持つ遅延素子又は遅延回路
で構成しても良い。
定時間（ｔｌ）その出力をローレベルに保った後、ハイ
レベルに上げる。第２のリセット発生器２の出力信号は
電源が入力された時点ではローレベルとなり、第１のリ
セット発生器１の出力信号がハイレベルになると、その
後一定時間（ｔ２）出力をローレベルに保たれ、その後
ハイレベルとなる。スイッチ５は第２のリセット発生器
２の出力信号がローレベルであれば第１のデータを選択
し、ハイレベルであれば第２のデータを選択する。よっ
て第１の出力端子６には”ｔ＋源が入力されてから第２
のリセット発生器の出力がローレベルからハイレベルに
立ち上がるまでの間第１のデータが出力され、それ以降
は第２のデータが出力される。尚、第２のリセット発生
器は２は遅延時間（ｔ２）を持つ遅延素子又は遅延回路
で構成しても良い。
発明の効果
以上のように本発明では第１のリセット発生器と、第１
のリセット発生器の出力信号を入力とする第２のリセッ
ト発生器と、入力された第１のデータと入力された第２
のデータを入力し、前記第２のリセット発生器の出力信
号で第１のデータと第２のデータを切替えるスイッチと
を設けることにより、第１、第２のデータの切替信号の
ための入力端子を設けずに、第１、第２のデータを切替
えて出力することができ、少ない端子数でデータの送信
が行える。
のリセット発生器の出力信号を入力とする第２のリセッ
ト発生器と、入力された第１のデータと入力された第２
のデータを入力し、前記第２のリセット発生器の出力信
号で第１のデータと第２のデータを切替えるスイッチと
を設けることにより、第１、第２のデータの切替信号の
ための入力端子を設けずに、第１、第２のデータを切替
えて出力することができ、少ない端子数でデータの送信
が行える。
第１図は本発明の一実施例におけるデータ送信器のブロ
ック図、第２図は第１図のデータ送信器の動作を示すタ
イミング図、第３図は従来のデータ送信器のブロック図
である。 １・・・・・・・・・第１のリセット発生器、２・・・
・・・・・・第２のリセット発生器、３・・・・・・・
・・第１の入力端子、４・・・・・・・・・第２の入力
端子、５・・・・・・・・・スイッチ、６・・・・・・
・・・第１の出力端子、７・・・・・・・・・第２の出
力端子。
ック図、第２図は第１図のデータ送信器の動作を示すタ
イミング図、第３図は従来のデータ送信器のブロック図
である。 １・・・・・・・・・第１のリセット発生器、２・・・
・・・・・・第２のリセット発生器、３・・・・・・・
・・第１の入力端子、４・・・・・・・・・第２の入力
端子、５・・・・・・・・・スイッチ、６・・・・・・
・・・第１の出力端子、７・・・・・・・・・第２の出
力端子。
Claims (1)
- 第１のリセット発生器と、前記第１のリセット発生器の
出力信号を入力とする第２のリセット発生器と、入力さ
れた第１のデータと入力された第２のデータを入力し、
前記第２のリセット発生器の出力信号で前記第１のデー
タと第２のデータを切替えて出力するスイッチとを備え
たことを特徴とするデータ送信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172128A JPH0221737A (ja) | 1988-07-11 | 1988-07-11 | データ送信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172128A JPH0221737A (ja) | 1988-07-11 | 1988-07-11 | データ送信器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0221737A true JPH0221737A (ja) | 1990-01-24 |
Family
ID=15936083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63172128A Pending JPH0221737A (ja) | 1988-07-11 | 1988-07-11 | データ送信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0221737A (ja) |
-
1988
- 1988-07-11 JP JP63172128A patent/JPH0221737A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2345593A1 (en) | Device for and method of generating interrupt signals | |
| JPS6477249A (en) | Hybrid type time-sharing multiple switching apparatus | |
| KR860001482A (ko) | Ic 장치 | |
| KR870005389A (ko) | 정보 기억장치 | |
| US5878281A (en) | Synchronous serial data transfer device | |
| KR890010719A (ko) | 양방향 제어 시그널링 버스 인터페이스 장치 | |
| KR970068365A (ko) | 통신제어장치 및 그것을 사용한 통신시스템 | |
| KR970028966A (ko) | 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서 | |
| JPH0221737A (ja) | データ送信器 | |
| HK15589A (en) | Voice generating devices | |
| EP0059821A1 (en) | Method and apparatus, e.g. in a data distribution system for, inter alia, avoiding distortion in transfer of signal states | |
| JPS57143957A (en) | Serial data transmission system | |
| SU842778A1 (ru) | Устройство дл обмена данными | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| JPS57136239A (en) | Device address switching system | |
| JPS5785128A (en) | Multiplexer channel | |
| JPS55105491A (en) | Data exchange system | |
| KR880014469A (ko) | 비트순차 신호 스케일링 장치 | |
| JPS61262335A (ja) | シリアル通信装置の複数制御回路 | |
| KR970009697B1 (en) | Circuit for generating abnormal pattern of system using high data link controlling protocol | |
| JPS62166633A (ja) | デ−タ伝送方式 | |
| JPS57191746A (en) | Input and output device | |
| JPS60254848A (ja) | スクランブルデ−タの初期送出方式 | |
| JPS5862942A (ja) | 双方向性信号伝送回路 |