JPH0221762Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、例えばフエーズドアレイアンテナ
（位相走査方式の電子走査アンテナ）等の位相制
御素子として用いられる半導体移相器、特にドレ
イン電極とソース電極間に第１および第２のゲー
ト電極を有するデユアルゲート電界効果トランジ
スタを用いた増幅機能を持つ可逆な半導体移相器
に関するものである。

〔従来の技術〕

第５図はデユアルゲート電界効果トランジスタ
（以下、デユアルゲートFETという）を用いた増
幅機能を持つ従来の半導体移相器を示す回路構成
図である。図中、１は入力端子、及び２は入力端
子１に接続された入力整合回路であり、この入力
整合回路２は例えばインピーダンス変換回路及び
リアクタンス打消し回路よりなり、入力側のイン
ピーダンス整合を行なう。３₁，３₂は入力整合回
路２の出力側に並列接続されたデユアルゲート
FETであり、各デユアルゲートFETはそれぞれ
ソース電極S₁，S₂ドレイン電極D₁，D₂、第１ゲ
ート電極G₁₁，G₁₂、及び第２ゲート電極G₂₁，
G₂₂を有し、第１ゲート電極G₁₁，G₁₂は入力整合
回路２の出力側に接続され、第２ゲート電極
G₂₁，G₂₂はそれぞれ各制御電圧端子４₁，４₂に接
続され、ソース電極S₁，S₂は接地され、さらにド
レイン電極D₁，D₂はそれぞれ出力側のインピー
ダンス整合を行なう各出力整合回路５₁，５₂に接
続されている。６は出力整合回路５₂に接続され
た位相遅延線路であり、中心周波数で電気長中度
の位相遅延を行なう。７は位相遅延線路６及び出
力整合回路５₁に接続された抵抗Ｒを有するウイ
ルキンソン形電力合成器であり、出力整合回路５
_１，５₂の出力電力を合成して出力端子８から出力
する。なお、デユアルゲートFET３₁，３₂の第１
ゲート電極G₁₁，G₁₂及びドレイン電極D₁，D₂に
直流バイアス電圧を印加するためのバイアス回路
は、説明を簡単にするために図示されていない。

次に動作について説明する。まず、デユアルゲ
ートFET３₁，３₂は第１ゲート電極G₁₁，G₁₂に信
号を加え、第２ゲート電極G₂₁，G₂₂へ印加する
直流電圧を変えることにより増幅器としての利得
を制御でき、増幅器または減衰器として動作させ
ることができる。

そこで、第５図において、２個のデユアルゲー
トFET３₁，３₂のうち、例えば一方３₁を増幅器、
他方３₂を減衰器として動作させるよう２個の制
御電圧端子４₁，４₂それぞれに印加する電圧を設
定すると、入力端子１から入射した電波は入力整
合回路２を通り、一方のデユアルゲートFET３₁
で増幅され、出力整合回路５₁を通り、ウイルキ
ンソン形電力合成器７を通つて出力端子８に現わ
れる。

一方、２個の制御電圧端子４₁，４₂に印加する
電圧を互いに逆になるように設定すると、入力端
子１から入射した電波は、上記と異なる径路、す
なわち入力整合回路２、デユアルゲートFET３₂
及び出力整合回路５₂を径てウイルキンソン形電
力合成器７を通り、出力端子８に現われる。

従つて、ウイルキンソン形電力合成器７と２つ
の出力整合回路５₁，５₂間の径路のうち一方に、
中心周波数で電気長中度の位相遅延線路６を挿入
すると、制御電圧端子４₁，４₂に印加する電圧を
切り換えることにより、出力端子８に現われる電
波の位相を中度変えることができる。

また、一方のデユアルゲートFET３₁または３₂
で増幅された電波がウイルキンソン形電力合成器
７に入射すると、3dB減衰して出力端子８に現わ
れる。従つて、デユアルゲートFET３₁，３₂、入
力整合回路２及び出力整合回路５₁，５₂を組み合
わせた増幅器の利得が3dB以上あると、この第５
図の半導体移相器は増幅機能を持つ半導体移相器
として動作する。

〔考案が解決しようとする問題点〕

上記のような従来の半導体移相器では、増幅器
として用いるデユアルゲートFET３₁，３₂が信号
入力端子１の固定された非可逆素子として用いら
れるため、半導体移相器自体が非可逆な特性を持
つ。ところが、この種半導体移相器がフエーズド
アレイアンテナ等の位相制御素子として用いられ
るには、可逆特性が要求される場合が多く、従つ
て従来の半導体移相器では適用できないという問
題点があつた。

この考案は、かかる問題点を解決するためにな
されたもので、可逆特性を有し増幅機能を持つた
半導体移相器を得ることを目的とする。

〔問題点を解決するための手段〕

本考案に係る半導体移相器は、２つの入出力端
子と電力が２等分配されて現れる２つの分配端子
とを有する第１の3dBハイブリツド結合器を具え
ると供に該２つの分配端子のそれぞれに、二つの
ゲート電極のうち一方を制御電圧端子とするデユ
アルゲート電界効果トランジスタを接続して構成
した一対の反射形増幅器を具えた第１の可逆増幅
器、２つの入出力端子と、電力が２等分配されて
現れる２つの分配端子とを有する第２の3dBハイ
ブリツド結合器を具えると供に該２つの分配端子
にそれぞれに、二つのゲート電極のうち一方を制
御電圧端子とするデユアルゲート電界効果トラン
ジスタを接続して構成した一対の反射形増幅器を
具えた第２の可逆増幅器、２つの入出力端子と、
電力が２等分配されて現れる２つの分配端子とを
有し該２つの入出力端子の一方が整合終端される
と供に該２つの分配端子が、それぞれ経路長の差
を電気長で90度とする各線路によつて前記第１の
可逆増幅器の一方の入出力端子と前記第２の可逆
増幅器の一方の入出力端子の各々に接続された第
３の3dBハイブリツド結合器、及び２つの入出力
端子と、電力が２等分配されて現れる２つの分配
端子とを有し該２つの入出力端子の一方が整合終
端されると供に該２つの分配端子が、それぞれ経
路長の差を電気長で90度とする各線路によつて、
前記第１の可逆増幅器の他方の入出力端子と前記
第２の可逆増幅器の他方の入出力端子に各々接続
された第４の3dBハイブリツド結合器を備え、前
記第３の3dBハイブリツド結合器の一方入出力端
より入力された電波は、２つの分配端子より位相
差90度を持つて第１及び第２の可逆増幅器に入力
し、増幅された後、第４の3dBハイブリツド結合
器を通し合成されて入出力端子より出力し、一
方、前記第４の3dBハイブリツド結合器の一方入
出力端より入力された電波は、２つの分配端子よ
り位相差90度を持つて第１及び第２の可逆増幅器
に入力し、増幅された後、第３の3dBハイブリツ
ド結合器を通し合成されて入出力端子より出力す
る。

〔作用〕

本考案は、第３の3dBハイブリツド結合器の一
方入出力端より入力された電波は、２つの分配端
子より位相差90度を持つて第１及び第２の可逆増
幅器に入力し、増幅された後、第４の3dBハイブ
リツド結合器を通し合成されて入出力端子より出
力し、一方、第４の3dBハイブリツド結合器の一
方入出力端より入力された電波は、２つの分配端
子より位相差90度を持つて第１及び第２の可逆増
幅器に入力し、増幅された後、第３の3dBハイブ
リツド結合器を通し合成されて入出力端子より出
力することで入出力の可逆特性を持たせている。

〔実施例〕

第１図は本考案の実施例を示す回路構成図であ
る。図中、１０₁は第１の3dBハイブリツド結合
器、１０₂は第２の3dBハイブリツド結合器、１
０₃は第３の3dBハイブリツド結合器、及び１０₄
は第４の3dBハイブリツド結合器であり、これら
の各3dBハイブリツド結合器１０₁〜１０₄は入射
電波の電力を２等分配するもので、それぞれ２つ
の入出力端子と電力が２等分配されて現われる２
つの分配端子とを有している。そして第１と第２
の3dBハイブリツド結合器１０₁，１０₂の各一方
の入出力端子には、第３の3dBハイブリツド結合
器１０₃の２つの分配端子にそれぞれ接続される
と共に、第１と第２の3dBハイブリツド結合器１
０₁，１０₂の各他方の入出力端子には、第４の
3dBハイブリツド結合器１０₄の２つの分配端子
にそれぞれ接続されている。１１₁，１１₂は第２
の3dBハイブリツド結合器１０₂の２つの分配端
子にそれぞれ接続され中心周波数において1/8波
長の長さを有する1/8波長線路、１２₁は第１の
3dBハイブリツド結合器１０₁の分配端子に接続
された第１のペア反射形増幅器、及び１２₂は第
２の3dBハイブリツド結合器１０₂に1/8波長線路
１１₁，１１₂を介して接続された第２のペア反射
形増幅器であり、第１の3dBハイブリツド結合器
１０₁と第１のペア反射形増幅器１２₁とを接続す
る線路に比べ、第２の3dBハイブリツド結合器１
０₂と第２のペア反射形増幅器１２₂とを接続する
線路が1/8波長線路１１₁，１１₂の分だけ長くな
つている。ここで、第１のペア反射形増幅器１２
_１は、端子１３₁₁を介して第１の3dBハイブリツド
結合器１０₁の分配端子に接続されかつ制御電圧
端子１４₁₁に接続された反射形増幅器１２₁₁と、
端子１３₁₂を介して第１の3dBハイブリツド結合
器１０₁の分配端子に接続されかつ制御電圧端子
１４₁₂に接続された反射形増幅器１２₁₂とで構成
される。また、第２のペア反射形増幅器１２₂は、
端子１３₂₁を介して1/8波長線路１１₁に接続され
かつ制御電圧端子１４₂₁に接続された反射形増幅
器１２₂₁と、端子１３₂₂を介して1/8波長線路１
１₂に接続されかつ制御電圧端子１４₂₂に接続さ
れた反射形増幅器１２₂₂とで構成される。そして
各反射形増幅器１２₁₁，１２₁₂，１２₂₁，１２₂₂
は後述するようにデユアルゲートFETで構成さ
れる。１５₁，１５₂は第３の3dBハイブリツド結
合器１０₃の入出力端子、及び１６₁，１６₂は第
４の3dBハイブリツド結合器１０₄の入出力端子
であり、第３と第４の3dBハイブリツド結合器１
０₃，１０₄の各一方の入出力端子１５₂，１６₂に
はそれぞれ接地された抵抗器等からなる無反射終
端器１７₁，１７₂が接続されている。

第２図は第１図の実施例における反射形増幅器
１２₁₁，１２₁₂，１２₂₁，１２₂₂の回路構成図で
あり、各反射形増幅器は同一の回路構成であるた
め共通の符号１２で示す。図中、１３は3dBハイ
ブリツド結合器１０₁，１０₂に直接、あるいは1/
８波長線路１１₁，１１₂を介して間接的に接続さ
れる端子、及び１４は制御電圧端子である。２０
は端子１３に接続された出力整合回路、及び２１
は出力整合回路２０に直列接続されたデユアルゲ
ートFETである。このデユアルゲートFET２１
は、ソース電極Ｓ、ドレイン電極Ｄ、第１ゲート
電極G₁及び第２ゲート電極G₂を有し、ドレイン
電極Ｄは出力整合回路２０に接続されると共に、
第１ゲート電極G₁には接地された第１のインダ
クタ、第２ゲート電極G₂には制御電圧端子１４
と接地された第１のキヤパシタ２３、及びソース
電極Ｓには接地された第２のキヤパシタ２４とこ
れに並列に第２のインダクタ２５及び接地された
抵抗器２６からなる直列回路とが、それぞれ接続
されている。そしてこのようなゲート接地構成の
反射形増幅器１２にあつては、ソース電極Ｓの負
荷インピーダンス、及び第１ゲート電極G₁に接
続した第１のインダクタンス２２を適切に定める
ことにより、デユアルゲートFET２１のドレイ
ンＤと第１ゲート電極G₁間に負性抵抗が現われ、
ドレイン電極Ｄに出力整合回路２０を付加するこ
とにより、反射形の増幅器を構成することができ
る。しかもこの反射形増幅器１２では、制御電圧
端子１４を介して第２ゲート電極G₂に印加する
電圧を制御することにより、負性抵抗の大きさを
変化させ、これによつて増幅度を制御できる。

次に上記実施例の動作を第１図〜第３図を参照
しながら説明する。第３図は第１図の回路におけ
る出力電圧の振幅及び位相関係を示すベクトル図
である。

まず、第１図において、入出力端子１５₁から
入射した電波は第３の3dBハイブリツド結合器１
０₃により電力が２等分配され、位相差90゜を持つ
て第１と第２の3dBハイブリツド結合器１０₁，
１０₂側に現われる。第１の3dBハイブリツド結
合器１０₁側に現われた電波は、第１の3dBハイ
ブリツド結合器１０₁に入射し、第１のペア反射
形増幅器１２₁で増幅された後、第４の3dBハイ
ブリツド結合器１０₄を通つて入出力端子１６₁に
現われる。一方、第２の3dBハイブリツド結合器
１０₂側に現われた電波は、第２の3dBハイブリ
ツド結合器１０₂に入射し、1/8波長線路１１₁，
１１₂を通つて第２のペア反射形増幅器１２₂で増
幅され、再度1/8波長線路１１₁，１１₂を通つた
後、第４の3dBハイブリツド結合器１０₄を通つ
て入出力端子１６₁に現われる。

ここで、第１のペア反射形増幅器１２₁で増幅
された後、入出力端子１６₁に現われる電波の振
幅をV₁及び位相をθ₁とすると共に、第２のペア
反射形増幅器１２₂で増幅された後、入出力端子
１６₁に現われる電波の振幅をV₂及び位相をθ₂と
する。また、第２図において、デユアルゲート
FET２１の第２ゲート電極G₂に印加する電圧を
V_Gとし、第２ゲート電極G₂の負荷容量である第
１のキヤパシタ２３を適切に選定すると、第１図
の入出力端子１６₁に現われる電波の位相θ₁，θ₂
を電圧V_Gに無関係に変えることができ、また電
波の振幅V₁，V₂を電圧V_Gに応じて変えることが
できる。

そして位相θ₁を基準にとると、入出力端子１６
_１に現われる電波の電圧Ｖは、次式のように表わ
すことができる。

Ｖ＝V₁（V_G1）＋V₂（V_G2）e^-j 〓^/2 …(1) 但し、V_G1：制御電圧端子１４₁₁，１４₁₂を介
して第１のペア反射形増幅器１２₁に与える
制御電圧。

V_G2：制御電圧端子１４₂₁，１４₂₂を介して第２
のペア反射形増幅器１２₂に与える制御電圧。

(1)式から明らかなように、入出力端子１６₁に
現われる電圧Ｖは、位相が90゜異なり、振幅が独
立に制御できる２つの電圧の合成されたものとな
る。この電圧の関係が第３図に示されている。そ
して制御電圧V_G1，V_G2を、振幅V₁，V₂が次式の
関係を持つように変えると、 √₁ ²＋₂ ²＝V₀ …(2) 但し、V₀：一定 合成電圧Ｖの位相θは、次式のように与えら
れ、 θ＝tan^-1（V₂／V₁） …(3) 0゜〜−90゜まで連続的に変えることができる。

次に、第１図において、入出力端子１６₁から
電波が入射した場合は、3dBハイブリツド結合器
１０₁〜１０₄とペア反射形増幅器１２₁，１２₂の
組合せが可逆特性を示すため、上述の説明と逆の
径路をたどり、入出力端子１５₁に(1)式と同じ関
係を持つて電波電圧が現われる。従つて、第１図
に示す半導体移相器は、デユアルゲートFET２
１の第２ゲート電極G₂に印加する電圧を制御す
ることにより、90゜の範囲で連続的に位相が変化
する可逆移相器となる。

第４図は本考案の他の実施例を示す回路構成図
である。上記実施例では第２の3dBハイブリツド
結合器１０₂と第２のペア反射形増幅器１２₂との
間に1/8波長線路１１₁，１１₂を挿入し、第１の
3dBハイブリツド結合器１０₁と第１のペア反射
形増幅器１２₁との間の線路長より1/8波形長く
し、90゜の位相差を持つ出力電圧を得たが、第４
図に示すように第２の3dBハイブリツド結合器１
０₂と第４の3dBハイブリツド結合器１０₄との間
に、電気長90゜の1/4波長線路３０を挿入しても、
上記実施例と同様の効果が得られる。

また、上記実施例では反射形増幅器１２₁₁，１
２₁₂，１２₂₁，１２₂₂を第２図のような回路構成
にしたが、本考案ではこのような回路構成に限定
されるものではなく、デユアルゲートFETを用
いて他の回路構成とすることもできる。

〔考案の効果〕 以上のように本考案によれば、デユアルゲート
FETを用いた反射形増幅器と3dBハイブリツド結
合器とを組合せて可逆利得可変増幅器を構成し、
この可逆利得可変増幅器を２台用いその入出力側
をそれぞれ一対の3dBハイブリツド結合器で接続
したので、反射形増幅器の利得を制御することに
より可逆な増幅機能を有する半導体移相器を簡易
的確に得ることができる。

【図面の簡単な説明】

第１図は本考案の実施例を示す半導体移相器の
回路構成図、第２図は第１図中の反射形増幅器の
回路構成図、第３図は第１図の回路における出力
電圧の振幅及び位相関係を示すベクトル図、第４
図は本考案の他の実施例を示す半導体移相器の回
路構成図、第５図は従来の半導体移相器の回路構
成図である。 １０₁……第１の3dBハイブリツド結合器、１
０₂……第２の3dBハイブリツド結合器、１０₃…
…第３の3dBハイブリツド結合器、１０₄……第
４の3dBハイブリツド結合器、１２₁……第１の
ペア反射形増幅器、１２₂……第２のペア反射形
増幅器、１２，１２₁₁，１２₁₂，１２₂₁，１２₂₂
……反射形増幅器、１４，１４₁₁，１４₁₂，１４
₂₁，１４₂₂……制御電圧端子、１５₁，１５₂，１
６₁，１６₂……入出力端子、１７₁，１７₂……無
反射終端器、２１……デユアルゲートFET、Ｓ
……ソース電極、Ｄ……ドレイン電極、G₁……
第１ゲート電極、G₂……第２ゲート電極、なお、
各図中同一符号は同一または相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. ２つの入出力端子と電力が２等分配されて現れ
   る２つの分配端子とを有する第１の3dBハイブリ
   ツド結合器を具えると供に該２つの分配端子にそ
   れぞれ接続される二つのゲート電極のうち一方を
   制御電圧端子とするデユアルゲート電界効果トラ
   ンジスタを用いて構成した一対の反射形増幅器を
   具えた第１の可逆増幅器、２つの入出力端子と電
   力が２等分配されて現れる２つの分配端子とを有
   する第２の3dBハイブリツド結合器を具えると供
   に該２つの分配端子にそれぞれ接続される二つの
   ゲート電極のうち一方を制御電圧端子とするデユ
   アルゲート電界効果トランジスタを用いて構成し
   た一対の反射形増幅器を具えた第２の可逆増幅
   器、２つの入出力端子と電力が２等分配されて現
   れる２つの分配端子とを有し該２つの入出力端子
   の一方が整合終端されると供に該２つの分配端子
   の一方が前記第１の可逆増幅器の一方の入出力端
   子に接続され他方が前記第２の可逆増幅器の一方
   の入出力端子に接続された第３の3dBハイブリツ
   ド結合器、及び２つの入出力端子と電力が２等分
   配されて現れる２つの分配端子とを有し該２つの
   入出力端子の一方が整合終端されると供に該２つ
   の分配端子の一方が前記第１の可逆増幅器の他の
   一方の入出力端子に接続され他方が前記第２の可
   逆増幅器の他の一方の入出力端子に接続された第
   ４の3dBハイブリツド結合器を備え、前記第３の
   3dBハイブリツド結合器の一方の分配端子から前
   記第１の可逆増幅器を経由して前記第４の3dBハ
   イブリツド結合器の一方の分配端子に至る経路の
   電気長と前記第３の3dBハイブリツド結合器の他
   の一方の分配端子から前記第２の可逆増幅器を経
   由して前記第４の3dBハイブリツド結合器の他の
   一方の分配端子に至る経路の電気長との差を90度
   とし、前記第１と第２の可逆増幅器中のデユアル
   ゲート電解効果トランジスタの二つのゲート電極
   のうち一方のゲート電極に制御電圧を印加するよ
   うにしたことを特徴とする半導体移相器。