JPH0221829Y2 - - Google Patents

Description

【考案の詳細な説明】 （技術分野） 本考案は光プリンタ用発光素子（以下LEDと
いう）アレイの駆動回路に関する。

（背景技術） LEDを128個程度モノリシツクに集積したLED
アレイを10個程度用いることによつて光プリンタ
の光源とすることができる。このようなLEDア
レイは製造ロツトの相異等に原因して輝度特性が
異なりひとつのLEDアレイ内及びLEDアレイ間
において、同一特性のものを選択することも難し
い。第１図ａにひとつのLEDアレイ内の輝度バ
ラツキの代表特性を、第１図ｂにLEDアレイ間
の輝度バラツキの代表特性を示す。

第１図ａ，ｂより1LEDアレイ内で輝度バラツ
キが中心値±30％程度のものを10個程度組合せる
ことで、全体で中心値±60％程度に増加する。さ
らにこの中心値についてもプリントヘツド毎に異
なるという欠点を有する。このような欠点を除く
ためにLEDアレイ単位に発光時間を制御し、光
プリンタの感光体に与える光量をほぼ一定となる
ようなLED駆動方法が考えられる。

第２図および第３図に従来のLED駆動回路の
１実施例を示す。第２図において１₁〜１₁₀は、
夫々128個のLED素子からなるLEDアレイ、２₁
〜２₁₀は、夫々安定化抵抗ＲとトランジスタTra
の128対からなる電流増幅器、３₁〜３₁₀は、電流
供給端子、４は1280段のシフトレジスタである。

第２図での動作を第３図を用いて説明する。記
録開始信号Ｓ１の後、極く短いデータ書込時間Ｓ
２の間に画信号Ｑがシフトレジスタ４に記憶され
る。その後直ちに記録時間Ｓ３となり、この時間
Ｓ３内において、各LEDアレイに対応した時間
幅ｔ１〜ｔ１０をもつ電源電流Ｅ１〜Ｅ１０が電
流供給端子３₁〜３₁₀へ与えられる。従つて各
LEDアレイ１₁〜１₁₀のLEDは電源電流Ｅ１〜Ｅ
１０とシフトレジスタ４からの画信号Q₁〜Q₁₂₈₀
に応じて発光し、電源電流Ｅ１〜Ｅ１０における
時間幅ｔ１〜ｔ１０を各LEDアレイ１₁〜１₁₀の
輝度と逆比例させることによつて光量を均一化し
ようとするものである。

しかし、このような回路構成においては、以下
のような欠点があつた。

(1) LEDアレイ単位での光量の均一化はできて
も、LED素子単位での光量の均一化はできな
い。

(2) １プリントヘツド内で輝度バラツキが最大と
最小のLED素子を考えた場合、即ち輝度比で
最大／最小＝４倍の場合、発光時間比で４倍と
なる。これは定速回転している感光ドラム上
で、単位面積当りの露光量（即ち、発光輝度×
時間）に多大の差を生じてしまい輝度バラツキ
補正ができにくい。

（考案の課題） 本考案の目的は、これらの欠点を除去するため
になされたものであり、夫々の各LEDアレイに
おける各LEDを所定光量で発光させること、特
に全てのLEDが光プリンタの感光体に与える露
光量をほぼ一定にさせることにある。

本考案のLED駆動回路は、前記目的を達成す
るために、それぞれ複数の発光素子から成る複数
の発光素子アレイを時分割で駆動するための
LED駆動回路であつて、 前記発光素子アレイ内の各発光素子により表示
される画素データを格納する画素メモリと、前記
各発光素子アレイのうちの一つを循環的に順次選
択して駆動可能とすると共に、前記発光素子アレ
イ単位で発光時間若しくは供給電圧のいずれか一
方をその発光特性に対応して調整する第１の制御
手段と、前記第１の制御手段により順次選択され
る前記各発光素子アレイ内の各発光素子の発光時
の光量をそれぞれ所定の光量とする如く駆動する
第２の制御手段とを備え、前記第２の制御手段は
前記各発光素子の光量をそれぞれ所定の光量にす
るように、前記各発光素子の発光時間を定める発
光時間調整用データを前記各画素データに対応し
て記憶する発光時間調整用メモリと、前記画素メ
モリからの前記各発光素子アレイの内の一つに対
応した前記画素データの読み出しに対応して前記
画素データ対応の前記発光時間調整用データを読
み出すように、前記画素メモリ及び前記発光時間
調整用メモリを制御する手段と、前記画素メモリ
から読み出された前記画素データを、前記発光時
間調整用メモリから読み出された前記発光時間調
整用データに従つた所定期間だけ前記発光素子ア
レイ内の各発光素子を発光させるように、前記発
光素子アレイ内の各発光素子を駆動する手段とを
有することを特徴とするものである。以下詳細に
説明する。

（考案の構成および作用） 第４図は、本考案の１実施例を示す結線図、第
５図はその各部の信号図である。第４図において
１₁〜１₁₀は夫々128個のLEDからなるLEDアレ
イ、２₁₁は安定化抵抗ＲとトランジスタTraの
128対からなる電流増幅器、３₁₁はその電流供給
端子、５は一致回路、６はカウンタ、７はシリア
ル−パラレル変換器、８は画素メモリ、９はカウ
ンタ、１０はLEDアレイ１₁〜１₁₀の各LEDの発
光時間調整量を記憶するメモリ、１１₁〜１１₁₀
は可変電源、１２₁〜１２₁₀は夫々、電圧供給端
子、１３₁〜１３₁₀は、前記可変電源１１₁〜１１
₁₀の駆動のON又はOFFをセレクトするスイツチ
である。ここで、電流増幅器２₁₁の各出力端は、
全LEDアレイ１₁〜１₁₀において互いに対応する
LEDの一方の電極に共通接続される。また、各
LEDアレイ１₁〜１₁₀において全LEDの他方の電
極は、それぞれ対応して設けられている電圧供給
端子１２₁〜１２₁₀に共通接続される。更に、電
圧供給端子１２₁〜１２₁₀はそれぞれ可変電源１
１₁〜１１₁₀に接続され、また可変電源１１₁〜１
１₁₀はそれぞれスイツチ１３₁〜１３₁₀に接続され
る。

例えば、LEDアレイ１₁において各LEDの一方
の電極は電流増幅器２₁₁のそれぞれ対応する出力
端に接続され、また全LEDの他方の電極は電圧
供給端子１２₁を介して共通に接続される。

第４図での動作を第５図を参照して説明する。
記録開始信号Ｓ１の後、極く短いデータ書込時間
Ｓ２の間に画信号Ｑがシリアル−パラレル変換器
７を介してカウンタ６の出力６ａをアドレスとし
た画素メモリ８に記憶される。その後直ちに記録
時間Ｓ３となり、この時間Ｓ３内においてスイツ
チ１３₁〜１３₁₀に選択信号SEL１〜SEL１０が
時分割駆動のために順次与えられ、その結果、電
圧調整回路１１₁〜１１₁₀が順次駆動状態となり、
その結果電圧供給端子１２₁〜１２₁₀に順次電圧
が出力される。カウンタ９はクロツク信号Ｓ５を
カウントしカウンタ６の10倍程度の速度で動作す
る。カウンタ６はクロツクＳ４をカウントし、ク
ロツクＳ４は前記SEL１〜１０信号が変化する毎
に出力される。

SEL１のタイミングにおいて、画素メモリ８か
らカウンタ６の出力６ａをアドレスとして画素デ
ータが128ビツト分データ出力端子８ａに出力さ
れる。SEL１のタイミングは更にタイミングT₁
〜T₁₀に分割され、夫々のタイミングTnにおいて
発光時間調整用メモリ１０からカウンタ９の出力
９ａをアドレスとして調整データが128ビツト分
メモリ１０の出力端子Ｗに出力され、当該データ
と前記画素メモリ８の出力８ａとが比較回路５に
おいて128ビツト分夫々論理積がとられ、その結
果前記電流増幅器２₁₁を駆動し、LEDアレイ１₁
に電流が通電される。

発光時間調整用メモリ１０にはあらかじめ
LEDアレイ１₁の各LEDの発光輝度と逆比例する
如く発光時間ｔ１〜ｔ１２８を設定しておく必要
がある。

SEL２〜SEL１０の夫々のタイミングにおいて
も前記同様のデータ処理が行われる。可変電源１
１₁〜１１₁₀を夫々独立に設定することで、LED
アレイ１₁〜１₁₀に通電される電流値を、LEDア
レイ単位に設定することができる。即ち、LED
アレイ単位間での輝度中心値のバラツキを前記可
変電源１１₁〜１１₁₀を独立に設定することで抑
えられる。さらに、夫々のLEDアレイ内での輝
度バラツキは前記発光時間調整用メモリ１０を使
用して順次最適発光時間ｔ１〜ｔ１２８０を読み
出すことにより抑えることができる。

以上説明したように、第１の実施例では、夫々
のLEDアレイ内での輝度バラツキは、発光時間
調整用メモリを使用することで吸収され、LED
アレイ間での輝度バラツキはLEDアレイ毎に駆
動電流を変化させることで吸収することができ
る。従つて、輝度バラツキのない複数のLEDア
レイを選択するのと同一の効果を期待することが
できる。

第１の実施例は、LEDアレイ間での輝度バラ
ツキを通電電流量を変化させることで吸収する回
路例を説明したが、第６図に示す如く前記LED
アレイ毎の可変電源部を除去あるいはすべて同一
の値とし、即ち通電電流量を各LEDアレイ共通
とし当該通電電流量の通電時間を、LEDアレイ
毎に独立に可変する構成とすれば、LEDアレイ
間の輝度バラツキを吸収することと同等の効果が
生ずる。

第６図は、本考案の第２の実施例を示す結線
図、第７図は、その信号説明図である。第６図に
おいて１₁〜１₁₀は夫々128個のLEDからなるLED
アレイ、２₁₁は電流増幅器、３₁₁はその電流供給
端子、５は一致回路、６はカウンタ、７はシリア
ル−パラレル変換器、８は画素メモリ、９はカウ
ンタ、１０はLEDアレイ１₁〜１₁₀の各LEDの発
光時間調整量を記憶するメモリ、１２₁〜１２₁₀
は夫々電圧供給端子、１３₁〜１３₁₀はANDゲー
トとTrSELの対からなるスイツチ、１４はパル
ス発生器である。

Ｓ６₁〜Ｓ６₁₀は、くり返し周期が同一で、パ
ルスデユーテイ比即ち“１”，“０”の時間比が
夫々異なつているパルス列を意味する。

発光開始時間Ｓ３内において、SEL１〜SEL１
０信号は、巡環的に“１”状態となる。１３₁〜
１３₁₀では当該SEL１〜SEL１０信号と前記Ｓ６
_１〜Ｓ６₁₀信号の夫々の論理積がとられ、その結
果に応じてTrSELをON、OFFしLEDアレイ１₁
〜１₁₀のうち該当するLEDアレイを通電可能な状
態とする。ここで前記パルス発生器１４のパルス
デユーテイ比は、LEDアレイの通電時間の割合
いを示し、当該LEDアレイの輝度中心値に逆比
例するように設定されるものであり、例えばマル
チバイブレータ等の回路を使用することで実現可
能である。

以上説明したことからわかるように、LEDア
レイ毎に、輝度中心値に逆比例するパルス発生器
を備えることでLEDアレイ毎に通電時間が設定
され、従つてLEDアレイ間の露光量の中心値を
均一な値に圧縮することができる。更に、前述の
第１の実施例と同様にして、それぞれLEDアレ
イ内での輝度のバラツキは、発光時間調整用のメ
モリ１０より順次読み出される最適発光時間ｔ１
〜ｔ１２８を用いて各LEDの発光時間を制御す
ることにより減少させることができる。

（考案の効果） 本考案は、通電電流制御回路と発光時間調整用
メモリを備えているので、発光素子の輝度特性を
揃える場合と同一の効果が得られる利点があり、
光プリンタの駆動回路に応用した場合には、感光
体に与える露光量をほぼ均一化できる利点があ
り、高印字品質の画像が得られる。

【図面の簡単な説明】

第１図ａは、LEDアレイ内での各LEDの輝度
バラツキの説明図、第１図ｂは複数のLEDアレ
イを組合せた時の輝度バラツキの説明図、第２図
は従来の技術による回路結線図、第３図は第２図
の各部信号の説明図、第４図は本考案の第１実施
例の回路結線図、第５図は第４図の各部信号説明
図、第６図は本考案の別の実施例の回路図、第７
図は第６図の信号説明図である。 １₁〜１₁₀……LEDアレイ、２₁〜２₁₁……電流
増幅器、３₁〜３₁₁……電流供給端子、４……シ
フトレジスタ、５……比較回路、６……カウン
タ、７……シリアル−パラレル変換器、８……画
素メモリ、９……カウンタ、１０……発光時間調
整用メモリ、１１₁〜１１₁₀……可変電圧源、１
２₁〜１２₁₀……電圧供給端子、１３₁〜１３₁₀…
…スイツチ、１４……パルス発生器。

Claims (1)

1. 【実用新案登録請求の範囲】 それぞれ複数の発光素子からなる複数の発光素
   子アレイを時分割で駆動するためのLED駆動回
   路において、 前記発光素子アレイ内の各発光素子により表示
   される画素データを格納する画素メモリと、 前記各発光素子アレイのうちの一つを循環的に
   順次選択して駆動可能とすると共に、前記発光素
   子アレイ単位で発光時間若しくは供給電圧のいず
   れか一方をその発光特性に対応して調整する第１
   の制御手段と、 前記第１の制御手段により順次選択される前記
   各発光素子アレイ内の各発光素子の発光時の光量
   をそれぞれ所定の光量とする如く駆動する第２の
   制御手段とを備え、 前記第２の制御手段は 前記各発光素子の光量をそれぞれ所定の光量に
   するように、前記各発光素子の発光時間を定める
   発光時間調整用データを前記各画素データに対応
   して記憶する発光時間調整用メモリと、 前記画素メモリからの前記各発光素子アレイの
   内の一つに対応した前記画素データの読み出しに
   対応して前記画素データ対応の前記発光時間調整
   用データを読み出すように、前記画素メモリ及び
   前記発光時間調整用メモリを制御する手段と、 前記画素メモリから読み出された前記画素デー
   タを、前記発光時間調整用メモリから読み出され
   た前記発光時間調整用データに従つた所定期間だ
   け前記発光素子アレイ内の各発光素子を発光させ
   るように、前記発光素子アレイ内の各発光素子を
   駆動する手段と を有することを特徴とするLED駆動回路。