JPH02219314A - スイッチドキャパシタを備えた全差動フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はコモンモード帰還を持たないＣＭＯ３演算増幅
器を使用した切換えコンデンサ付完全差動フィルタに関
する。

切換えコンデンサ技術（以下、ＳＣと呼ぶ）は、市販型
の集積回路において高い精度の濾波機能を履行するため
の最も一般的なアナログ方式である。ＳＣ技術の成功に
対する主な理由は、ａ）大きな寸法の抵抗器が非常に小
さな切換えコンデンサで置き換えられ、ｂ）集積回路に
おいて非常に良く制御される容量比と、水晶発振器によ
って正確に発生されるクロック周波数とに依存して、濾
波時定数が極めて正確に達成されることである。

今迄、この技術はオーディオ帯域フィルタを達成する上
で有効であったが、現在では、その周波数帯域を、オー
ディオ範囲を越えて、つまり、ヘテロダイン及び二重ヘ
テロダインシステム及び消費者に対するテレビジョン製
品における中間周波濾波装置に対するビデオ帯域の周波
数まで拡張したいという強い要望がある。ＳＣフィルタ
において得られる最大中心周波数（帯域フィルタ又は帯
域消去フィルタの場合）と、帯域制限周波数（低域フィ
ルタ又は高域フィルタの場合）とは、クロック期間の半
分内で所望の最終値を達成するために前述のフィルタで
使用される演算増幅器の能力により制限される。結果的
に、高周波フィルタは、広いユニット利得帯域幅と、高
い直流オープン・メツシュ利得（高いＱ値を持つ応用に
対して）と、そして優れたスルーレートとを持つ演算増
幅器を常に必要とする。

ＳＣフィルタの達成における第２の重要な要請は、技術
的進歩やアナログ／ディジタル両立性を利用するように
、５Ｖの供給電圧の使用にある。かくして、電源のダイ
ナミック・フィールド及び抑制も極めて重要な設計パラ
メータである。

極く最近のことではあるが、高いＱ値を持つ高周波フィ
ルタは、演算増幅器の非常に簡単なトポロジーつまり形
態及び完全な差動構造を選択しそして短チヤンネルプロ
セスに関連した最近の技術的改良を利用することにより
作り出された。完全に差動の演算増幅器は、それらがよ
り広いダイナミック・フィールドと、電源及びクロック
信号の通過によるノイズについての大きな抑制とを決め
るために、不平衡型の増幅器に対比して好ましい。しか
し、完全差動方式の主な不都合は、大きな面積の必要性
、演算増幅器のコモンモード帰還回路（以下、ＣＭＦＢ
と呼ぶ）による電力に対する大きな要請、並びに、その
差動通路上におけるＣＭＦＢ回路の負荷による濾波率の
制限にある。

この従来技術からして、本発明の目的は、演算増幅器の
コモンモード帰還回路による上述した欠点を持たない集
積回路を履行するのに適している完全差動フィルタを提
供することにある。

本発明によると、かかる目的は、２つの入力及び２つの
出力を持つ少なくとも１つの完全差動演算増幅器と、増
幅器の出力をそれぞれの入力を接続するように配列され
ている差動信号の少なくとも１対の帰還回路とを備え、
演算増幅器がコモンモード帰還回路を持たず、その後者
の機能が、増幅器の外部における上記の帰還回路によっ
て行われるフィルタにより達成される。

このように、演算増幅器のＣＭＦＢ回路による上述した
欠点は欠くことのできないコモンモード帰還機能を失う
ことなく克服される。これば、小さい面積、減少された
電力消散、大きな動作率及び大きなダイナミック・フィ
ールドを持つ完全差動フィルタの達成を可能にする。

本発明の特徴は、添付図面において限定的でない例とし
て示されている実施例についての以下の詳細な記載から
一層明瞭になろう。

第１図は、それ自体周知（例えば、本出願人によるコー
ロッパ特許出願第０２９３０２０号及び米国特許第４，
６０９，８７７号）のモードにおいて、コンデンサ５に
よって形成される接続回路網４によりそれぞれの信号人
力３に接続された２つの入力２と、それぞれの信号比カ
フにじかに接続された２つの出力６とを持つ演算増幅器
１を含む第１の実施例の完全差動ＳＣフィルタを示して
いる。

演算増幅器１の出力６は、各々が出力６と入力２との間
に常時接続された第１のコンデンサ９と、１対のスイッ
チ１１の位置に従って分極電圧Ｖｐの端子と基準電圧Ｖ
ｒの端子との間で択一的に接続される第２のコンデンサ
１０とから成っているそれぞれの負帰還回路８によって
、その増幅器の入力２に接続されている。

スイッチ１１が実線で例示されている位置にある場合、
コンデンサ１０は電圧Ｖｐ−Ｖｒで適当に充電されるが
、スイッチ１１が点線で示されている位置に置かれるそ
の後の相において、コンデンサ１０はコンデンサ９と並
列に接続される。

第１図のフィルタ及びその修正されたフィルタの動作方
法は、前述の米国特許及びヨーロッパ特許出願において
記述されている。

しかしながら、かかる周知の解決策に対して、本発明に
よるフィルタは、完全差動演算増幅器１が通常のコモン
モード帰還回路を含まない点でそれ自体界なっている。

実際において、かかる機能はその゛フィルタにすでにあ
る同じ負帰還回路８によって行われる。

かくして、ＣＭＯ３技術でもって達成される適当な演算
増幅器回路は、第２図に示すように、電力供給源Ｖｄｄ
と接地との間で並列に接続されている２つの回路分岐１
２を含んで構成されている。

回路分岐１２の各々は、直列接続された２つのＰチャン
ネルＣＭＯ５）ランジスタ１３及び１４と、２つのＮチ
ャンネルＣＭＯ３Ｉ−ランジスタ１５及び１６とを含ん
でいる。トランジスタ１３．１４及び１５はそれぞれの
分極電圧Ｖｂｌ＋Ｖｂ２及びＶｂ３に接続されるゲート
を持ち、トランジスタ１６は入力２に接続されるそれら
のゲートを持ち、そしてトランジスタ１４と１５との間
における中間分岐点は出力６に接続されている。

第１図で仮定された使用の代替として、第２図のものに
類似したもの、つまり、ＣＭＦＢ回路を持たない演算増
幅器は、第３図に示す第２の実施例に含まれる２つの完
全差動演算増幅器１の各々に対して使用できる。

使用される演算増幅器の型式を除いてそれ自体周知の第
３図のフィルタは、帰還コンデンサ２１をそれぞれ持つ
２つの増幅器１と、容量型の入力結合回路２２と、分極
電圧Ｖｐ及び基準電圧Ｖｒを包含し、ＭＯＳ　　）ラン
ジスタ及びコンデンサで構成された２つの切換え静電容
量回路２３と、容量型の倍率器回路２４とから成ってい
る。

２つの回路２３と増幅器１の１つとは他方の増幅器１に
対する差動帰還回路網を形成し、それぞれの組合せは、
同一機能のコモンモード帰還を実施する。もっと正確に
云うと、各演算増幅器のコモンモード出力は、その出力
ダイナミックスを最適化するためにその電源電圧の半分
であるように選ばれ、そしてその同じ負の電源に対する
電源の差動抑制比を改善するためにその負の電源に対し
て照合されなければならない基準電圧Ｖｒに向って強制
される。これは、フィルタの出力における負の電源上で
の雑音を増幅することなく第２図に示されているような
演算増幅器を利用するときの基本的条件である。

【図面の簡単な説明】

第１図は、本発明によって達成される１実施例の完全差
動フィルタの全体的ブロック図である。第２図は、第１
図のフィルタに利用可能なＣＭＯ５演算増幅器の詳細回
路図である。第３図は、本発明によって達成される他の
実施例の完全差動帯域フィルタを含むユニットを示す回
路図である。 １・・・演算増幅器、２・・・１の入力、６・・・１の
出力、訃・・帰還回路、１３〜１６・・・ＣＭＯ３ｌ−
ランジスタ。 正１

Claims (1)

1. 【特許請求の範囲】 １、切換えコンデンサ付完全差動フィルタであって、２
   つの入力（２）及び２つの出力（６）を持つ少なくとも
   １つの完全差動演算増幅器（１）と、この増幅器（１）
   の上記出力（６）をそれぞれの入力（２）に接続するよ
   うに配列されている差動信号の少なくとも１対の帰還回
   路（８）とを備え、上記演算増幅器（１）はコモンモー
   ド帰還回路を持たず、その後者の機能は、前記増幅器（
   １）の外部における前記対の帰還回路（８）によって行
   われることを特徴とする完全差動フィルタ。 ２、前記演算増幅器（１）は、電源と接地との間に接続
   されそして該増幅器（１）のそれぞれの出力（６）に接
   続されている中間分岐点を持つ２系列のＣＭＯＳトラン
   ジスタ（１３−１６）により形成されており、各系列の
   トランジスタ（１３−１６）の１つ（１６）は前記増幅
   器（１）のそれぞれの入力（２）に接続されるそのゲー
   トを持っていることを特徴とする請求項１記載のフィル
   タ。