JPH02220298A - シフトレジスタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシフトレジスタ回路であフて、フリップフロッ
プを複数段縦列接続してなりその初段に入力データを始
動指令パルスとして受けてこれをシフトパルスに応じて
順次次段以降に伝達するようにしたものに関する。

〔従来の技術〕

上述のようなシフトレジスタ回路はとくに順序制御回路
として適し、例えばそれからの各段出力によって複数個
の負荷回路の動作を順次に始動させるために用いられる
。第３図にその従来回路を第４図にその動作波形を示す
。

第３図のシフトレジスタ回路はｎ個のＤ形のフリップフ
ロップ１１〜１ｎを縦列接続回路で、その各段のフリッ
プフロップから各負荷回路に与えるべき段出力Ｔ１〜Ｔ
ｎが取り出される。フリップフロップはふつうマスタス
レーブ形で、シフトパルスＳＰとインバータ２によるそ
の補信号がその２個のクロック入力に常時与えられる。

なお、２個のインバータｌは波形整形と増幅用である。

このシフトレジスタ回路を動作させるには、まず第４図
（ａ）のリセットパルスＲＰをフリップフロップ１１〜
Ｉｎのリセット入力Ｒに一斉に与えそれらの段出力Ｔ１
〜Ｔｎを「Ｌ」の状態にリセットして置いた上で、第４
図（ｂＪの入力データＤを初段のフリップフロップ１１
のＤ入力に所定の短時間だけ与える。

この例では各フリップフロップは第４図（Ｃ）に示すシ
フトパルスＳＰの立ち下がりに応動するようになってお
り、初段のフリップフロップ１１はそのＤ入力が受けて
いる入力データＤがｒＨ，の場合にシフトパルスＳＰの
立ち下がりに同期してセットされ、そのＱ出力である初
段の段出力ＴＩを第４図（ロ）に示すようにｒＨｊの状
態とする。

再びシフトパルスＳＰが立ち下がった時、２段目のフリ
ップフロップ１２は、そのＤ入力に初段の段出力Ｔ１の
ｒＨｊを受けているからこれに同期してセットされ、２
段目の段出力Ｔ２を第４図（ｅ）に示すようにｒＨ，の
状態とする。しかし、この時に初段のフリップフロップ
１１は、そのＤ入力への入力データＤがすでに％、にな
っているのでリセットされ、その段出力Ｔ１を同図（ｄ
）のように「Ｌ、の状態に戻す、以降の動作も同様であ
って、さらに次のシフトパルスｓｐの立ち下がり時、３
段目のフリップフロップ１３がセットされて同図（ｆ）
の段出力Ｔ３が衛になり、同時に２段目のフリップフロ
ップ１２がリセットされて段出力Ｔ２がｒＬ」に戻る。

（発明が解決しようとする課題〕 上述のシフトレジスタ回路は、シフトパルスを１個与え
るつとその段出力のｒＨ，が次段に順次切り換わるので
、各段出力を受ける負荷回路を動作させるタイミングを
シフトパルスによって簡単に順序制御するに適しており
、かつこの順序制御の開始時期をそれに始動指令パルス
として入力データを与えるタイミングで指定できる利点
があるが、その動作の正確を期すためには、入力データ
を与える前にあらかじめリセットパルスを与えて、その
各段のフリップフロップを一斉にリセットして置かねば
ならない不便さがある。

例えば、複数個のシフトレジスタ回路によりそれぞれ順
序制御すべき負荷回路群が広範囲に亘って散在していて
、それらを中央から統括制御する場合を考えると、各負
荷回路群にはそれに固有の動作速度があるからシフトパ
ルスは各現地で発生させるにしても、中央から各シフト
レジスタ回路までリセットパルス用と始動指令パルス用
に２本の線を引かねばならないからである。

本発明はかかる問題を解決するため、始動指令としての
入力データをシフトレジスタ回路に与えるだけで、その
内部のフリップフロップを確実にリセットした上で始動
させることができるようにすることを目的とする。

〔課題を解決するための手段〕

本発明は、冒頭記載のようにフリップフロップを複数段
縦列接続してなり入力データを始動指令パルスとして受
けてこれをシフトパルスに応じてその各段に順次伝達す
るシフトレジスタ回路に対して、入力データを受けてこ
れをシフトパルスに応じてシフトレジスタの初段に伝達
する入力フリップフロップを設け、入力データによって
入力フリップフロップをセットしシフトレジスタ内の各
段のフリップフロップを一斉にリセットすることによっ
て上述の目的を達成する。

なお、シフトレジスタを構成するフリップフロップと上
記構成にいう入力フリップフロップにはいずれもＤ形を
用い、かつ入力フリップフロップはりセント不能にして
置くのが望ましい。

〔作用］ 上記の構成かられかるように、本発明はシフトレジスタ
に対して入力フリップフロップを設け、シフトレジスタ
に対する始動指令としての入力データをこの入力フリッ
プフロップに与えてセットすることにより、入力データ
を受けた旨をこの入力フリップフロップに一旦記憶させ
るとともに、同時にこの入力データによりシフトレジス
タ内のフリップフロップを一斉にリセットして始動可能
状態に入れ、次に入力フリップフロップのこのセット状
態がシフトパルスに応じてシフトレジスタの初段フリッ
プフロップに伝達された時に、シフトレジスタの実際の
動作が確実にリセット状態から開始されるようにしたも
のである。

従って本発明回路では、入力データを受けてからシフト
レジスタが動作を開始するまで従来より１シフトパルス
分だけ遅れることになるが、ふつう実用上はなんら支障
がなく、むしろこの遅れを利用して従来のようにリセッ
トパルスを別途に与える必要をなくしたものである。

（実施例〕 以下、第１図の回路図と第２図の動作波形図を参照しな
がら本発明の詳細な説明する。

第１図の実施例におけるシフトレジスタｌＯは、従来と
同様にｎ個のＤ形フリップフロップ１１〜１ｎの縦列接
続回路として構成されており、各フリップフロップは例
えばマスクスレーブ構成とされ、その１対のクロック入
力に受けるシフトパルスＳＰとその補信号の一方により
そのＤ入力がマスク部に取り込まれ、他方によりスレー
ブ部からこれがＱ出力として取り出される。これらのフ
リップフロップのＱ出力は、段出力Ｔ１〜Ｔｎとして図
示しない負荷回路等にそれぞれ出力される。

本発明による入力フリップフロップ２０は、このシフト
レジスタｌＯに対して前段フリップフロップとして接続
され、この例ではこれにもシフトレジスタ用と同じＤ形
フリップフロップが用いられ、そのＤ入力に入力データ
Ｄを受けてそのＱ出力をシフトレジスタ１０に対する始
動データＳＤとしてその初段フリップフロップ１１に与
える。

シフトパルスＳＰは、本発明回路に始動指令として入力
データＤを与える外部回路により一定の周期で、あるい
は本発明回路の付属回路により固有の周期で発生され、
２個のインバータ１により波形整形された後にインバー
タ２による補信号とともに入力フリップフロップ２０と
シフトレジスタｌＯ内のフリップフロップに与えられる
。なお、このシフトパルスＳＰが上述の付属回路で発生
される場合はその固有周期は一定と限らず、例えば本発
明回路を順序制御に用いる場合、各負荷回路の段出力に
基づく動作の完了報告を待って次のパルスが発生される
。またこのシフトパルスＳＰは、入力データＤが与えら
れたか否かに関せず常時発生させても、その到来を待っ
て発生させてもよい。

入力フリップフロップ２０は、この例のようにＤ形の場
合はそのリセット入力Ｒを接地することによりリセット
不能とされるが、シフトレジスタ１０内の各フリップフ
ロップのリセット入力Ｒには本発明に基づき入力データ
Ｄが波形整形用の１対のインバータ３を介して与えられ
る。

以上で本発明回路の構成の説明を終えたので、以下第２
図を参照してその動作を説明する０本発明回路では、従
来のようにリセットパルスをあらかじめ与えることなく
、同図（ａ）の入力データＤが始動指令として入力フリ
ップフロップ２０に与えられる。この入力データＤは１
対のシフトレジスタ１０内のフリップフロップ１１〜１
ｎの各リセット入力Ｒに与えられ、これによりこれらの
フリップフロップがリセットされ、段出力Ｔ１〜Ｔｎが
すべてこの例では「Ｌ、の初期状態に置かれる。

シフトパルスＳＰは同図（ｂ）に示すようにこの例では
入力データＤの到来前から発生されており、かつすべて
のフリップフロップは前の第３図の場合と同じくその立
ち下がりに応動するようになっている。入力データＤの
ｒＨ，を受けている入力フリップフロップ２０は、この
シフトパルスＳＰの立ち下がりに同期して同図（Ｃ）の
ようにセットされて、入力データＤを受けた旨を記憶し
、そのＱ出力のｒＨ，を始動データＳＤとしてシフトレ
ジスタ２０の初段フリップフロップ１１に与える。

シフトパルスＳＰが次に立ち下がったとき、シフトレジ
スタ１０の初段フリップフロップ１１は始動データＳＤ
の「！１．に応じてセットされ、その段出力Ｔ１を同図
（ロ）のようにｒＨ，に立ち上げ、この時に入力データ
Ｄは「Ｌ、になっているので入力フリップフロップ２０
はリセットされて始動データＳＤを消失させる。

この動作かられかるように、この実施例では入力データ
Ｄにある程度のパルス幅を持たせることが必要で、この
バ、ルス輻はシフトレジスタＳＰの周期より長（その２
倍より短（設定される。

以降の動作は同様であって、さらに次にシフトパルスＳ
Ｐが立ち下がったとき、シフトレジスタ１０内の２段目
のフリップフロップ１２がセットされて段出力Ｔ２を同
図（ｅ）のようにｒＨ，に立ち上げ、同時に初段フリッ
プフロップ１１がリセットされる。このように、シフト
パルスＳＰの立ち下がりごとにシフトレジスタｌＯ内の
フリップフロップが１個ずつセットされてその段出力か
にされ、同図（ｆ）の終段のフリップフロップ１ｎから
の段出力Ｔｎが「１１」になるまで同じ動作が繰り返え
される。

以上かられかるように、本発明により単に始動指令とし
て入力データを与えるだけで、シフトレジスタ内のフリ
ップフロップを確実に初期状態にリセットした上で動作
を開始するシフトレジスタ回路を構成して、シフトパル
スに応じて順次切り換わるその各段出力によって例えば
対応する負荷回路を順序動作させることができる。

以上説明した実施例に限らず本発明は種々の態様で実施
をすることができる０例えば、実施例では入力フリップ
フロップをＤ形としたが、これをＲＳフリップフロップ
で置き換えてもよい、この場合、ＲＳフリップフロップ
のセット入力に入力データＤを与えるが、リセット入力
にはシフトレジスタの初段のフリップフロップの段出力
を与えてそのセット状態で必ずリセットされるようにす
る。

この場合の入力フリップフロップはシフトパルスと非同
期になり、入力データの幅は短くてよい。

また、シフトパルスを付属回路に発生させて、入力フリ
ップフロップのセット時にその動作を開始させることも
できる。

〔発明の効果〕

以上の記載のとおり本発明では、入力データを始動指令
パルスとして受けてこれをシフトパルスに応じてその各
段に順次伝達するシフトレジスタ回路に対して、入力デ
ータを受けてこれをシフトパルスに応じてシフトレジス
タの初段に伝達する入力フリップフロップを設け、入力
データによって入力フリップフロップをセットするとと
もにシフトレジスタ内の各段のフリップフロップを一斉
にリセットすることにより、始動指令として入力データ
をあたえるだけでシフトレジスタ内のすべてのフリップ
フロップを確実に初期状態にリセットすると同時に、入
力フリップフロップをセットして入力データを受けた旨
を記憶させ、ついでこれをシフトパルスに応じてシフト
レジスタの各段に順次伝達できる。これにより、シフト
レジスタ回路を従来のようにリセットパルスを別途に与
えることな（正確に始動させることができ、負荷回路群
の順序制御等に利用するに際して始動指令を簡単化でき
る利便が得られる。

【図面の簡単な説明】

第１図と第２図とが本発明に関し、第１図は本発明によ
るシフトレジスタ回路の実施例回路図、第２図はその動
作波形図である。第３図以降は従来技術に関し、第３図
は従来のシフトレジスタ回路の回路図、第４回はその動
作波形図である０図において、 ｌＯ：シフトレジスタ、１１〜ｌれ：フリップフロップ
、２０：入力フリップフロップ、Ｄ：入力データ、１１
Ｐ：リセットパルス、ＳＤ：始動データ、ＳＰ：シフト
パルス、Ｔ１〜Ｔｎ：シフトレジスタの段出力、である
。 第２図 第４図

Claims (1)

【特許請求の範囲】
1. フリップフロップを複数段縦列接続してなり入力データ
   を始動指令パルスとして受けてこれをシフトパルスに応
   じてその各段に順次伝達するシフトレジスタ回路であっ
   て、入力データを受けてこれをシフトパルスに応じてシ
   フトレジスタの初段に伝達する入力フリップフロップを
   設け、入力データによって入力フリップフロップがセッ
   トされシフトレジスタ内の各段のフリップフロップが一
   斉にリセットされるようにしたことを特徴とするシフト
   レジスタ回路。