JPH02222545A - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JPH02222545A JPH02222545A JP4422989A JP4422989A JPH02222545A JP H02222545 A JPH02222545 A JP H02222545A JP 4422989 A JP4422989 A JP 4422989A JP 4422989 A JP4422989 A JP 4422989A JP H02222545 A JPH02222545 A JP H02222545A
- Authority
- JP
- Japan
- Prior art keywords
- group
- semiconductor layer
- crystal semiconductor
- laser beam
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000013078 crystal Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims description 10
- 239000007789 gas Substances 0.000 abstract description 20
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Natural products P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 6
- 229910021478 group 5 element Inorganic materials 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
を産業上の利用分野」
本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
（以下にＴＰＴともいう）及びその製造方法に関するも
のであり、特に液晶デイスプレー。
（以下にＴＰＴともいう）及びその製造方法に関するも
のであり、特に液晶デイスプレー。
イメージセンサ−等に適用可能な高速応答性を持つ薄膜
トランジスタに関する。
トランジスタに関する。
「従来の技術Ｊ
最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されている
。
導体薄膜を利用した薄膜トランジスタが注目されている
。
この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で４５０°Ｃ程度と低温で形成でき、安価な
ソーダガラス、ホウケイ酸ガラス等を基板として用いる
ことができる。
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で４５０°Ｃ程度と低温で形成でき、安価な
ソーダガラス、ホウケイ酸ガラス等を基板として用いる
ことができる。
この薄膜トランジスタは電界効果型であり、いわゆる？
ｌ０ＳＦＥＴと同様の機能を有しているが、前述の如く
安価な絶縁性基板上に低温で形成でき、さらにその作製
する最大面積は薄膜半導体を形成する装置の寸法にのみ
限定されるもので、容易に大面積基板上にトランジスタ
を作製できるという利点を持っていた。このため多量の
画素を持つマトリクス構造の液晶デイスプレーのスイッ
チング素子や一次元又は二次元のイメージセンサ等のス
イッチング素子として極めて有望である。
ｌ０ＳＦＥＴと同様の機能を有しているが、前述の如く
安価な絶縁性基板上に低温で形成でき、さらにその作製
する最大面積は薄膜半導体を形成する装置の寸法にのみ
限定されるもので、容易に大面積基板上にトランジスタ
を作製できるという利点を持っていた。このため多量の
画素を持つマトリクス構造の液晶デイスプレーのスイッ
チング素子や一次元又は二次元のイメージセンサ等のス
イッチング素子として極めて有望である。
また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィーが応用可能で、
いわゆる微細加工が可能であり、ＩＣ等と同様に集積化
を図ることも可能であった。
された技術であるフォトリソグラフィーが応用可能で、
いわゆる微細加工が可能であり、ＩＣ等と同様に集積化
を図ることも可能であった。
この従来より知られたＴＰＴの代表的な構造を第２図に
概略的に示す。
概略的に示す。
（２１）はガラスよりなる絶縁性基板であり、（２２）
は非単結晶半導体よりなる薄膜半導体、（２３）、 （
２４）はソースドレイン領域で、（２５）、 （２６）
はソースドレイン電極、（２７）はゲート絶縁膜で（２
８）はゲート電極であります、 このように構成された
薄膜トランジスタはゲート電極（２８）に電圧を加える
ことにより、ソースドレイン（２３）、 （２４）間に
流れる電流を調整するものであります。
は非単結晶半導体よりなる薄膜半導体、（２３）、 （
２４）はソースドレイン領域で、（２５）、 （２６）
はソースドレイン電極、（２７）はゲート絶縁膜で（２
８）はゲート電極であります、 このように構成された
薄膜トランジスタはゲート電極（２８）に電圧を加える
ことにより、ソースドレイン（２３）、 （２４）間に
流れる電流を調整するものであります。
このような、ＴＰＴを作成する場合にソースドレイン領
域にはＮ型またはＰ型の導電型を示す不純物が高濃度で
、含まれている。この部分を形成する方法としては、こ
れら不純物が混入された低抵抗の非単結晶半導体層をチ
ャネルが形成される高抵抗の非単結晶半導体層上に積層
に形成する方法と、高抵抗の非単結晶半導体層表面上よ
りこれら不純物原子を移動させて高抵抗の非単結晶半導
体層中にソースドレイン領域を形成する方法が知られ広
く行われている。
域にはＮ型またはＰ型の導電型を示す不純物が高濃度で
、含まれている。この部分を形成する方法としては、こ
れら不純物が混入された低抵抗の非単結晶半導体層をチ
ャネルが形成される高抵抗の非単結晶半導体層上に積層
に形成する方法と、高抵抗の非単結晶半導体層表面上よ
りこれら不純物原子を移動させて高抵抗の非単結晶半導
体層中にソースドレイン領域を形成する方法が知られ広
く行われている。
しかしながら、前者の方法は不純物が混入された低抵抗
の非単結晶半導体層をチャネルが形成される高抵抗の非
単結晶半導体層上に積層して形成するため両手導体層の
間に界面ができ、この界面がＴＰＴの特性に悪影響を与
えることが多くこの界面の状態を良くすることは難しか
った。
の非単結晶半導体層をチャネルが形成される高抵抗の非
単結晶半導体層上に積層して形成するため両手導体層の
間に界面ができ、この界面がＴＰＴの特性に悪影響を与
えることが多くこの界面の状態を良くすることは難しか
った。
一方、後者の方法は熱を基板及び非単結晶半導体層にく
わえることにより不純物を非単結晶半導体層の表面より
その内部へと拡散させるもので、その拡散させる速度を
速くするには加える温度をあげる必要がある。
わえることにより不純物を非単結晶半導体層の表面より
その内部へと拡散させるもので、その拡散させる速度を
速くするには加える温度をあげる必要がある。
その場合安価なガラス基板を使用することができずコス
ト高になり、加える温度を低くすると不純物が拡散され
る速度が遅（作製に多くの時間を必要としていた。
ト高になり、加える温度を低くすると不純物が拡散され
る速度が遅（作製に多くの時間を必要としていた。
ｒ発明の目的」
本発明は前述の如き問題を解決するものであり、従来の
ＴＰＴ比べて良好な特性を示すＴＰＴをより低温で作製
可能としたものであります。
ＴＰＴ比べて良好な特性を示すＴＰＴをより低温で作製
可能としたものであります。
ｒ発明の構成」
本発明は減圧状態において、少なくとも■族又は■族元
素を含む気体に対して、電気エネルギーを供給しプラズ
マ化してこれら気体を活性化し、この雰囲気下にて、高
抵抗の非単結晶半導体層の少なくともソース、ドレイン
領域にレーザ光を照射し、このレーザ光が照射された部
分に■族又は■族元素をドープして、ソース、ドレイン
領域を形成するものであります、この場合、混合ガス中
には被膜形成を行なう気体、例えば５ｉｎ４等は含まれ
ておらず、水素又はヘリウム等の不活性気と■族又は■
族元素を含む気体で構成されております。
素を含む気体に対して、電気エネルギーを供給しプラズ
マ化してこれら気体を活性化し、この雰囲気下にて、高
抵抗の非単結晶半導体層の少なくともソース、ドレイン
領域にレーザ光を照射し、このレーザ光が照射された部
分に■族又は■族元素をドープして、ソース、ドレイン
領域を形成するものであります、この場合、混合ガス中
には被膜形成を行なう気体、例えば５ｉｎ４等は含まれ
ておらず、水素又はヘリウム等の不活性気と■族又は■
族元素を含む気体で構成されております。
すなわち、■族又は■族の元素を含む混合気体に電気エ
ネルギーを与えて、混合気体をプラズマ化すると、これ
ら気体は各々の持つエネルギーに見合った種々の状態を
とり、゛はげしく運動を行っている。このようなプラズ
マ雰囲気下に高抵抗の非単結晶半導体層を持つ基板を配
置すると、これが常に高抵抗の非単結晶半導体層を物理
的にたたいた状態となっている。この時にソース、ドレ
イン領域にレーザ光を照射すると、その領域近傍の■族
又は■族の元素がこのレーザ光によって、より高エネル
ギー状態に活性化される。この■族又はＶ族元素は前述
の如く常に高抵抗の非単結晶半導体層を物理的にたたい
ているので、活性化された状態でも同様のふるまいを行
い、高抵抗の非単結晶半導体層中にドーピングされてゆ
くのである。
ネルギーを与えて、混合気体をプラズマ化すると、これ
ら気体は各々の持つエネルギーに見合った種々の状態を
とり、゛はげしく運動を行っている。このようなプラズ
マ雰囲気下に高抵抗の非単結晶半導体層を持つ基板を配
置すると、これが常に高抵抗の非単結晶半導体層を物理
的にたたいた状態となっている。この時にソース、ドレ
イン領域にレーザ光を照射すると、その領域近傍の■族
又は■族の元素がこのレーザ光によって、より高エネル
ギー状態に活性化される。この■族又はＶ族元素は前述
の如く常に高抵抗の非単結晶半導体層を物理的にたたい
ているので、活性化された状態でも同様のふるまいを行
い、高抵抗の非単結晶半導体層中にドーピングされてゆ
くのである。
またこの■族又は■族元素は長時間にわたって高エネル
ギー状態をとり続けることができない（他の気体分子、
ラジカルとの衝突等によりエネルギーを失うため）ので
選択的なドーピングが行なえるのである。
ギー状態をとり続けることができない（他の気体分子、
ラジカルとの衝突等によりエネルギーを失うため）ので
選択的なドーピングが行なえるのである。
上記のような工程の結果、高抵抗の非単結晶半導体層中
にソース、ドレインを選択的に形成することができ、よ
り短チャネルであり高速応答性のよいＴＰＴを安価な価
格にて提供することが可能となるものであります。
にソース、ドレインを選択的に形成することができ、よ
り短チャネルであり高速応答性のよいＴＰＴを安価な価
格にて提供することが可能となるものであります。
また、この時基板及び高抵抗の非単結晶半導体層は高抵
抗の非単結晶半導体層作製時の基板温度より低い温度に
保持されているものであり、このことにより、ＴＰＴ作
製工程において、前工程に基板及び被膜を加えた温度よ
り後工程で加える温度を低くすることができ、半導体装
置の依願性を向上させることが可能なものであります。
抗の非単結晶半導体層作製時の基板温度より低い温度に
保持されているものであり、このことにより、ＴＰＴ作
製工程において、前工程に基板及び被膜を加えた温度よ
り後工程で加える温度を低くすることができ、半導体装
置の依願性を向上させることが可能なものであります。
以下実施例を示し本発明を説明する。
「実施例」
第１図（ａ）〜（Ｃ）は本発明の実施例を一つの製造工
程を示している。
程を示している。
まず（ａ）の工程において、絶縁性表面を有する基板（
１）例えばソーダガラス基板（１）をプラズマ発生が可
能な装置の反応室内に入れこの基板上に公知のプラズマ
ＣＶＤ法によって、■型の高抵抗性の非単結晶半導体層
（２）を約３００００程度形成する。この時の作製条件
を以下に示す。
１）例えばソーダガラス基板（１）をプラズマ発生が可
能な装置の反応室内に入れこの基板上に公知のプラズマ
ＣＶＤ法によって、■型の高抵抗性の非単結晶半導体層
（２）を約３００００程度形成する。この時の作製条件
を以下に示す。
基板温度 ２１０ ’Ｃ
反応応力 ０． ０５ ＴｏｒｒＲｆＰｏｗｅｒ
９０ Ｗ ガス Ｓ ｉ Ｈａ 次に℃）の工程において、反応室内の気体を排気した後
、水素ガスとホスフィンガス（ＰＨ３）の混合ガスを導
入し圧力０．１Ｔｏｒｒで高周波電力を６０Ｗ印加して
プラズマ状態とした。この時のホスフィンは約１５％と
なるように混合した。基板上の高抵抗の非単結晶半導体
層（２）はこの混合ガスの雰囲気下におかれている。こ
の時基板加熱は行わなかった。
９０ Ｗ ガス Ｓ ｉ Ｈａ 次に℃）の工程において、反応室内の気体を排気した後
、水素ガスとホスフィンガス（ＰＨ３）の混合ガスを導
入し圧力０．１Ｔｏｒｒで高周波電力を６０Ｗ印加して
プラズマ状態とした。この時のホスフィンは約１５％と
なるように混合した。基板上の高抵抗の非単結晶半導体
層（２）はこの混合ガスの雰囲気下におかれている。こ
の時基板加熱は行わなかった。
そして、高抵抗の非単結晶半導体Ｎ（２）のソース３ド
レイン領域に対しエキシマレーザ光（９） （２４８，
７ｎｍ）を照射した。
レイン領域に対しエキシマレーザ光（９） （２４８，
７ｎｍ）を照射した。
この時エキシマレーザ光の照射ビームの形状は光学系に
より集光し、かつその外形をソース（３）。
より集光し、かつその外形をソース（３）。
ドレイン（４）の領域の外形に一致するようにして照射
した。その時レーザ光の条件は、０．０５Ｊ／ｄのエネ
ルギー密度で、パルス巾１０μｓｅｃで１５００パルス
照射した。
した。その時レーザ光の条件は、０．０５Ｊ／ｄのエネ
ルギー密度で、パルス巾１０μｓｅｃで１５００パルス
照射した。
これによってリンは、このレーザ光が照射された領域に
のみドーピングされる。
のみドーピングされる。
その深さはレーザ光の照射回数及びエネルギーによって
調整可能であるが、エネルギー量が多いと半導体層に損
傷を与えてしまうことがあるので、低エネルギーに保ち
照射回数によってドーピングされる深さを制御する方が
工程上のマージンが増す。 また、ソースとドレインの
間隔は、レーザ光の照射間隔にて調整可能で本実施例の
場合は、その間隔を７μｍとし短チャネルのＴＰＴとし
た。
調整可能であるが、エネルギー量が多いと半導体層に損
傷を与えてしまうことがあるので、低エネルギーに保ち
照射回数によってドーピングされる深さを制御する方が
工程上のマージンが増す。 また、ソースとドレインの
間隔は、レーザ光の照射間隔にて調整可能で本実施例の
場合は、その間隔を７μｍとし短チャネルのＴＰＴとし
た。
次に（Ｃ）の工程として、反応室内の気体を排気し、ガ
スをシランとアンモニアの混合ガスに変えて反応室内に
導入し、ゲート絶縁膜（５）として窒化珪素膜を２００
人形成した。
スをシランとアンモニアの混合ガスに変えて反応室内に
導入し、ゲート絶縁膜（５）として窒化珪素膜を２００
人形成した。
その作製条件を以下に示す。
基板温度 ２００°Ｃ
反応圧力 ０． ０５ ＴｏｒｒＲｆＰｏｗｅｒ
５０ Ｗ ガス ＮＨｚ ／ Ｓ ｉ Ｈａこの後こ
の基板（１）を反応室から取り出し、所定のパターンに
エツチングして、ゲート絶縁膜（５）とした、さらにＴ
ＰＴの外形のパターンにエツチングを施した後、この上
面全面に公知のスパッタリング法にて、アルミニウムを
形成した後、所定のパターンにエツチングして、ゲート
電極（６）、ソース電極（７）及びドレイン電極（８）
を形成し、図のようなＴＰＴを完成させた。
５０ Ｗ ガス ＮＨｚ ／ Ｓ ｉ Ｈａこの後こ
の基板（１）を反応室から取り出し、所定のパターンに
エツチングして、ゲート絶縁膜（５）とした、さらにＴ
ＰＴの外形のパターンにエツチングを施した後、この上
面全面に公知のスパッタリング法にて、アルミニウムを
形成した後、所定のパターンにエツチングして、ゲート
電極（６）、ソース電極（７）及びドレイン電極（８）
を形成し、図のようなＴＰＴを完成させた。
本実施例において、リンをドープする際には、加熱を行
わず、行っても十分にドーピングできるが、少し温度加
熱を行ってドーピングを行うと、速く終了する利点があ
る。この時の加熱温度はＴＰＴの作製工程で基板及び半
導体薄膜に加えられた温度以下にする。
わず、行っても十分にドーピングできるが、少し温度加
熱を行ってドーピングを行うと、速く終了する利点があ
る。この時の加熱温度はＴＰＴの作製工程で基板及び半
導体薄膜に加えられた温度以下にする。
このように本発明は、ＴＰＴの作製工程で基板及び半導
体薄膜に加えられた温度が最も高い温度とすることがで
き、後工程で高い温度を加える必要がなく、より信頷性
の高いＴＰＴを提供できる。
体薄膜に加えられた温度が最も高い温度とすることがで
き、後工程で高い温度を加える必要がなく、より信頷性
の高いＴＰＴを提供できる。
本実施例においてレーザ光はエキシマレーザ光を用いた
が、その他のレーザ光でも実現可能である。
が、その他のレーザ光でも実現可能である。
さらに、本実施例で示したコプレナー型のＴＰＴのみに
限定されることなく、他の形式のＴＰＴにも適用可能で
ある。
限定されることなく、他の形式のＴＰＴにも適用可能で
ある。
本発明のプラズマの効果を利用した不純物ドーピング技
術は上記のリンのみではなく、その他の■族又は■族の
不純物元素にしても適用可能である。
術は上記のリンのみではなく、その他の■族又は■族の
不純物元素にしても適用可能である。
「効果１
以上説明した様に本発明によれば、ＴＰＴのソース、ド
レイン領域をプラズマ状態にされた■族又はＶ族元素雰
囲下にてレーザ光を照射してこれら不純物元素をドーピ
ングして形成してゆくので、より低温でこれら領域を形
成できる。
レイン領域をプラズマ状態にされた■族又はＶ族元素雰
囲下にてレーザ光を照射してこれら不純物元素をドーピ
ングして形成してゆくので、より低温でこれら領域を形
成できる。
また、高抵抗の非単結晶半導体層、ソース、ドレイン領
域及びゲート絶縁膜と連続して形成できるので、各層間
の界面特性が良くなり、かつ作製時間工程の短縮を実現
できる。
域及びゲート絶縁膜と連続して形成できるので、各層間
の界面特性が良くなり、かつ作製時間工程の短縮を実現
できる。
また、レーザ光の照射によってソース、ドレインが形成
できるので、その間隔を短くすることにより容易に短チ
ヤネル構造のＴＰＴを実現でき、高速応答性を持つＴＰ
Ｔを作製することができた。
できるので、その間隔を短くすることにより容易に短チ
ヤネル構造のＴＰＴを実現でき、高速応答性を持つＴＰ
Ｔを作製することができた。
このように本発明は、ＴＰＴの作製工程で基板及び半導
体薄膜に加えられた温度が最も高い温度とすることがで
き、後工程で高い温度を加える必要がなく、より信顧性
の高いＴＰＴを提供できる。
体薄膜に加えられた温度が最も高い温度とすることがで
き、後工程で高い温度を加える必要がなく、より信顧性
の高いＴＰＴを提供できる。
第１図（ａ）〜（Ｃ）は本発明の作製方法の概略を示す
。 第２図は従来のＴＰＴの構造を示す。 基板 高抵抗の非単結晶半導体層 ソース ドレイン ゲート絶縁膜 ゲート電極 ソース電極 ドレイン電極
。 第２図は従来のＴＰＴの構造を示す。 基板 高抵抗の非単結晶半導体層 ソース ドレイン ゲート絶縁膜 ゲート電極 ソース電極 ドレイン電極
Claims (1)
- 【特許請求の範囲】 １、薄膜トランジスタを作製する方法であって、高抵抗
の非単結晶半導体層を基板上に形成する工程と、前記高
抵抗の非単結晶半導体層をIII族又は、Ｖ族元素を含む
混合ガスプラズマ雰囲下に配置し、前記高抵抗の非単結
晶半導体層に対し、レーザ光を照射して、III族又はＶ
族元素をドーピングしてソースまたはドレイン領域を形
成する工程を含むことを特徴とした薄膜トランジスタ作
製方法。 ２、特許請求の範囲第１項において、レーザ光の照射し
てIII族又はＶ族の不純物をドーピングする際は、前記
高抵抗の非単結晶半導体層形成温度以下に基板温度を保
って行うことを特徴とする薄膜トランジスタ作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4422989A JPH02222545A (ja) | 1989-02-23 | 1989-02-23 | 薄膜トランジスタの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4422989A JPH02222545A (ja) | 1989-02-23 | 1989-02-23 | 薄膜トランジスタの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222545A true JPH02222545A (ja) | 1990-09-05 |
Family
ID=12685709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4422989A Pending JPH02222545A (ja) | 1989-02-23 | 1989-02-23 | 薄膜トランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222545A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275452A (ja) * | 1992-03-25 | 1993-10-22 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 |
| JPH05326430A (ja) * | 1992-03-26 | 1993-12-10 | Semiconductor Energy Lab Co Ltd | レーザー処理方法およびレーザー処理装置 |
| JPH0799317A (ja) * | 1993-08-12 | 1995-04-11 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 |
| JP2000004026A (ja) * | 1999-06-02 | 2000-01-07 | Semiconductor Energy Lab Co Ltd | Ｍｉｓ型半導体装置の作製方法 |
| US6124155A (en) * | 1991-06-19 | 2000-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6358784B1 (en) | 1992-03-26 | 2002-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US6953713B2 (en) | 1992-05-29 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device and semiconductor memory having thin-film transistors |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202729A (en) * | 1981-06-05 | 1982-12-11 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS57202726A (en) * | 1981-06-05 | 1982-12-11 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS62245674A (ja) * | 1986-04-18 | 1987-10-26 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-23 JP JP4422989A patent/JPH02222545A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202729A (en) * | 1981-06-05 | 1982-12-11 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS57202726A (en) * | 1981-06-05 | 1982-12-11 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS62245674A (ja) * | 1986-04-18 | 1987-10-26 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335213B1 (en) | 1991-06-19 | 2002-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US7507991B2 (en) | 1991-06-19 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6847064B2 (en) | 1991-06-19 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a thin film transistor |
| US6797548B2 (en) | 1991-06-19 | 2004-09-28 | Semiconductor Energy Laboratory Co., Inc. | Electro-optical device and thin film transistor and method for forming the same |
| US6124155A (en) * | 1991-06-19 | 2000-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6166399A (en) * | 1991-06-19 | 2000-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix device including thin film transistors |
| US6756258B2 (en) | 1991-06-19 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| JPH05275452A (ja) * | 1992-03-25 | 1993-10-22 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6655767B2 (en) | 1992-03-26 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| JPH05326430A (ja) * | 1992-03-26 | 1993-12-10 | Semiconductor Energy Lab Co Ltd | レーザー処理方法およびレーザー処理装置 |
| US7781271B2 (en) | 1992-03-26 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| US7169657B2 (en) | 1992-03-26 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| US6358784B1 (en) | 1992-03-26 | 2002-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| US7223996B2 (en) | 1992-05-29 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US6953713B2 (en) | 1992-05-29 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device and semiconductor memory having thin-film transistors |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JPH0799317A (ja) * | 1993-08-12 | 1995-04-11 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6437366B1 (en) | 1993-08-12 | 2002-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP2000004026A (ja) * | 1999-06-02 | 2000-01-07 | Semiconductor Energy Lab Co Ltd | Ｍｉｓ型半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6655767B2 (en) | Active matrix display device | |
| KR100297318B1 (ko) | 반도체장치제작방법 | |
| KR100437296B1 (ko) | 박막트랜지스터및그제조방법 | |
| US6348367B1 (en) | Method for manufacturing a semiconductor device | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH02222545A (ja) | 薄膜トランジスタの作製方法 | |
| JPH0437144A (ja) | 薄膜トランジスタの作製方法 | |
| JPH04133029A (ja) | 半導体装置の作製方法 | |
| JP2979227B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH02224339A (ja) | 薄膜トランジスタの作製方法 | |
| JP2762219B2 (ja) | 半導体装置およびその作製方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764422B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH02224341A (ja) | 薄膜トランジスタの作製方法 | |
| JP2764424B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764426B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH07321335A (ja) | 半導体装置の作成方法 | |
| JP2775457B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0448723A (ja) | 半導体装置の製造方法 | |
| JP2764423B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001244471A (ja) | 薄膜トランジスタ | |
| JP3612017B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3535459B2 (ja) | 薄膜トランジスタの作製方法 |