JPH02222992A - 映像信号の倍率変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 動画等の映像信号をコンピュータ機器の表示装置に表示
する場合に解像度の変更を行なうようにした映像信号の
倍率変換回路に関し、 画質の劣化を防止することを目的とし、映像信号の解像
度を変更するようにした映像信号の倍率変換回路におい
て、 導入された映像信号を表示画素対応のディジタルデータ
に変換する変換手段と、ディジタルデータを格納する第
１格納手段と、第１格納手段に格納された複数画素に対
応するディジタルデータが導入され、所定の倍率に基づ
いた補間処理を行なう補間手段と、補間手段の算出結果
を格納する第２格納手段とを備え、解像度変換後の画素
データを変換前の隣接画素に基づいた補間によって得る
ように構成する。

〔産業上の利用分野〕

本発明は、動画等の映像信号をコンピュータ機器の表示
装置に表示する場合に解像度の変更を行なうようにした
映像信号の倍率変換回路に関するものである。

〔従来の技術〕

動画に対応した映像信号をコンピュータ機器のデイスプ
レィ装置に表示する場合、解像度の違いから原画像を拡
大あるいは縮小する必要が生じる。

例えば、ＮＴＳＣ方式の表示画面とコンピュータ機器の
表示画面とは、水平画素数、垂直ライン数が一般に異な
るため、ＮＴＳＣ方式の映像信号をＲＧＢ信号に変換し
て表示する際には、画像の解像度（画素数）を変換する
必要がある。

一般には、画像を拡大する場合画素を一定間隔に引き延
ばし、不足した画素は元の画素を繰り返すことにより補
間する。すなわち、水平方向には拡大率に基づいて同一
画素を繰り返し、垂直方向には同一ラインを繰り返す、
また、画像を縮小する場合、余分な画素を削除する。

第５図に、画像を拡大あるいは縮小する場合の従来例を
示す。

水平画素数「６」、垂直ライン数ｒ５Ｊの画像を倍率１
．　５で拡大する場合の従来例を第５図（イ）に示す、
先ず水平方向の拡大を行なう。例えば、奇数画素を繰り
返して水平方向の拡大を行なう。その後垂直方向の繰り
返しを行なう。例えば、奇数ラインを繰り返して垂直方
向の拡大を行なう。

また、水平画素数ｒｌｏ」、垂直ライン数「ｌＯ」の画
像を倍率０．６で縮小する場合の従来例を第５図（ロ）
に示す。先ず垂直方向の縮小を行なう０例えば、第１．
４，６．９ラインを間引いて垂直方向の縮小を行なう。

その後水平方向の縮小を行なう０例えば、第１．　４．
　６’、　　９番目の画素を間引いて水平方向の縮小を
行なう。

〔発明が解決しようとする課題〕

ところで、上述した従来方式にあっては、原画像の状態
に関係なく、画素あるいはラインの追加。

間引きを行なって画像の拡大、縮小を行なっているため
、画質が劣化するという問題点があった。

例えば、画像を拡大した場合には同一画素、ラインが繰
り返されるため原画像が不自然に変化し、画像を縮小し
た場合には画像の変化が急激になり、場合によっては原
型が認識不可能になる場合も生じる。

本発明は、このような点にかんがみて創作されたもので
あり、画質の劣化を防止するようにした映像信号の倍率
変換回路を提供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明の映像信号の倍率変換回路の原理ブロ
ック図である。

図において、映像信号の解像度を変換するよにうした映
像信号の倍率変換回路における変換手段１１１は、導入
された映像信号を表示画素対応のディジタルデータに変
換する。

第１格納手段１２１は、ディジタルデータを格納する。

補間手段１３１は、第１格納手段１２１に格納された複
数画素に対応するディジタルデータが導入され、所定の
倍率に基づいた補間処理を行なう。

第２格納手段１４１は、補間手段１３１の算出結果を格
納する。

従って、全体として、解像度変換後の画素データを変換
前の隣接画素に基づいて補間するように構成されている
。

（作　用〕 映像信号の表示画素対応のディジタルデータを第１格納
手段１２１に格納しておき、この複数画素に対応したデ
ィジタルデータに基づいて所定の倍率に応じた補間を行
なって新たなデータを算出する。算出結果は第２格納手
段１４１に格納される。

本発明にあっては、所定倍率に基づいて変換前の複数画
素を補間して拡大、縮小後の画素に関するデータを得る
ことにより、倍率変換処理による画素の急激なあるいは
不自然な変化をなくして、画質の劣化を防止することが
可能になる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例における映像信号の倍率変
換回路の構成を示す。

■、　　　　と　１　との ここで、本発明の実施例と第１図との対応関係を示して
おく。

変換手段１１１は、信号変換回路２１１．アナログ−デ
ィジタル（Ａ／Ｄ）変換回路２１３に相当する。

第１格納手段１２１は、メモリ２２１に相当する。

補間手段１３１は、ラインメモリ２３１．演算回路２３
３．アドレス発生回路２３５に相当する。

第２格納手段１４１は、メモリ２４１に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

ｆｌ　　　　　　を久ｌ戊 第２図において、２１１は、ＮＴＳＣ方式の映像信号を
ＲＧＢ信号に変換するための信号変換回路である。

また、２１３は、アナログ信号をディジタルデータに変
換するＡ／Ｄ変換回路である。Ａ／Ｄ変換回路２１３に
は信号変換回路２１１から出力されるＲＯＢ信号が導入
され、各画素対応で所定ビット長の画素データに変換す
る。

２２１．２４１は、画素データを格納するためのメモリ
である。メモリ２２１は、導入される映像信号の１画面
に対応する容量をもっている。例えば、１画面は横（水
平）方向６４０画素、縦（垂直）方向４８０ラインで構
成されている。また、メモリ２４１は、表示画面の１画
面分に対応する容量をもっている。例えば、表示１画面
は横方向１０２４画素、縦方向７６８ラインで構成され
ている。

２３１は、メモリ２２１に格納された画素データの複数
ライン分、例えば２ライン分を格納可能なラインメモリ
である。第１ライン、第２ラインの画素データが順に格
納され、次に導入された第３ラインの画素データは第１
ラインに上書きされる。以後、順にメモリ２２１から読
み出された画素データが導入され、最新の２ライン分が
格納される。

２３３は、導入される複数画素に対応した画素データを
補間して、所定の倍率に変換した画像の画素データを算
出するための演算回路である。隣接画素のデータに基づ
いた直線近似を行なって新たな画素データを得る。動画
の拡大、縮小を行なう場合には、この演算回路２３３に
よる演算処理の高速性が要求されるので、この換算結果
をＲＡＭあるいはＲＯＭ等に各倍率に対応したテーブル
として格納しておき、ラインメモリ２３１から導入され
る画素データに基づいてこのテーブルを検索して補間結
果を得るようにする。

２３５は、ラインメモリ２３１に格納された１う、イン
分の画素データの中で、演算回路２３３の補間に必要な
画素データを読み出すためのアドレスデータを作成する
アドレス発生回路である。アドレス発生動作の高速性が
要求される場合、演算回路２３３と同様に、ＲＡＭある
いはＲＯＭ等に各倍率に対応したテーブルを格納してお
き、必要なアドレスデータをラインメモリ２３１に供給
するようにする。また、アドレス発生回路２３５は、演
算回路２３３の補間結果を格納するメモリ２４１の格納
アドレスを作成する。

また、２５１は、メモリ２４１に格納されている画素デ
ータ（パラレルデータ）をシリアルデータに変換するた
めのパラレル−シリアル（Ｐ／Ｓ）変換回路である。

２５３は、表示部とその駆動回路を有する表示装置であ
る。Ｐ／Ｓ変換回路２５１から出力される画素データに
基づいて表示処理を行なう。

ＩＩＩ　　　　　（礪１作 次に、上述した本発明実施例の動作を説明する。

信号変換回路２１１に導入される映像信号は色情報を含
んでおり、この色情報を所定ビットで表現した画素デー
タ（ディジタルＲＧＢデータ）がメモリ２２１に格納さ
れる。

演算回路２３３における補間処理は、原画像の水平ある
いは垂直方向に隣接した２画素間の色変化を直線で近位
して行なう。

第３図（イ）に、演算回路２３３における補間処理の要
領を示す０図において、「ａ０〜ａ４Ｊは原画像の水平
方向あるいは垂直方向に連続した画素を、「ｂ０〜ｂ６
」は所定倍率に変換した画像の水平方向あるいは垂直方
向に連続した画素をそれぞれ示している。縦軸は画素デ
ータの大小に対応しており、横軸は水平、垂直方向の画
素の並びすなわち画素の表示位置に対応している。例え
ば原画像を縮小して画素ａｉ　とａ２との間に画素す、
を発生させる場合、第３図（イ）における画素ａｌとａ
２を直線で結び、画素す、の表示位置に対応した直線上
の画素データを画素す、の画素データに対応づけて補間
を行なう。

第３図（ロ）に原画像の水平あるいは垂直方向の画素数
を１．５倍に変換（拡大）する場合の補間例を、第３図
（ハ）に原画像の水平あるいは垂直方向の画素数を０．
６倍に変換（縮小）する場合の補間例をそれぞれ示す。

一方向に着目すると、拡大、縮小何れの場合にも隣接し
た２画素に基づいて補間を行なう。

一般に、原画をＸ倍する場合、原画の水平方向の画素数
をＨ１垂直方向の画素数を■（以後（ＨＸＶ）と表現す
る）とすると、Ｘ倍した画像は（ＨＸＸＶＸ）画素とな
る。しかし、画像に関する情報は（ＨＸＶ）画素分であ
るから、水平方向についてはＨ画素をＨＸ回サンプリン
グする必要がある。すなわち、原画像では１画素毎にサ
ンプリングしていたところを、（１／Ｘ）画素毎にサン
プリングを行なう。（ｍ／Ｘ）画素が原画像の第ｎ画素
目と第（ｎ＋１）画素目との間にある場合の１ラインの
第ｎ画素目の画素データをＣＩ　＋　ｌ’ｌとすると、 Ｃ＋＋ｎｚｘ、＝Ｃｔ、（ｎ＋１．Ｘ（ｍ／Ｘ　　ｎ）
＋　Ｃｒ、　Ｉ、Ｘ　（ｎ　＋　ｌ　　ｍ／　Ｘ　）　
・”（１）で表される。

垂直方向についても、水平方向についてＸ倍したライン
について同様の処理を行なう。（ｋ／Ｘ）ラインが原画
像のｊラインと（ｊ＋ｆ）ラインとの間にある場合のｎ
画素目の画素データＣ（Ｉｔ／ＸＬ７は、 Ｃｎｚ、１．ａ＝ＣＪ＋＋、ｎＸ（ｋ／Ｘ　　１）＋Ｃ
ｊ、イＸ（ｊ＋１−に／Ｘ）・・・（２）となる。

このように、（１）式によって原画像の水平方向の２画
素に基づいて変換後の画素データを補間し、（２）式に
よって原画像の垂直方向の２画素に基づいて変換後の画
素データを補間する。

一般には、水平方向の２画素と垂直方向の２画素の合計
４画素の中間に変換後の画素を発生させることになるの
で、これら４画素に対応した画素データをラインメモリ
２３１から演算回路２３３に供給し、所定倍率に対応し
たテーブルをこれらの画素データに基づいて検索するこ
とにより、変換後の画素データを得る。原理的には、（
１）式で水平方向に関する補間を行なって新たな画素デ
ータを算出し、その後で２）式で垂直方向に関する補間
を行なって変換後の画素データを算出するようにしても
よい。

また、上述したラインメモリ２３１からの画素データの
読み出しは、アドレス発生回路２３５によるアドレス指
定によって行なわれる。アドレス発生回路２３５は所定
倍率に応じたテーブルを検索してアドレスを作成し、メ
モリ２３１からの原画像の画素データ読み出しのための
アドレス指定と共に、演算回路２３３の補間結果を格納
するためのメモリ２４１のアドレス指定を行なう。

メモリ２４１に格納された補間結果は順次読み出されて
Ｐ／Ｓ変換回路２５１に供給される。Ｐ／Ｓ変換回路２
５１は、この供給された画素データ（パラレルデータ）
を順次シリアルデータに変換する。表示装置２５３は、
このシリアルデータに基づいて画素の表示を行なう。

第４図に、実施例の映像信号の倍率変換回路による動作
要領を示す。（イ）に倍率１．５で拡大する場合の例を
、（ロ）に倍率０．６で縮小する場合の例を示す。図に
示すように、白地（白画素）に黒画素を配した原画像を
拡大あるいは縮小する場合、白画素と黒画素の中間に変
換後の画素を発生させる必要が生じる。この場合、隣接
した画素の画素データ（一般には４画素のデータ）によ
る直線近似を行なって補間処理を行ない、白色と黒色の
中間色である灰色（図中斜線模様の画素、尚濃淡の異な
る灰色を同じ斜線模様で示した）の画素を発生して表示
する。

Ｎ−遣Ｊｌｌｌ引【ζ屹 このように、ラインメモリ２３１に表示画像の２ライン
分の画素データを格納しておき、このラインメモリ２３
１から隣接した画素の色データ（画素データ）を読み出
して演算回路２３３に供給する。演算回路２３３では変
換倍率に対応したテーブルを検索しくまたは（１）式、
（２）式に基づいた計算を行なって）、検索結果（補間
結果）はメモリ２４１、Ｐ／Ｓ変換回路２５１を介して
表示装置２５３によって表示される。

従って、原画像の隣接画素に関する色データを所定倍率
に応じて補間して、画像を拡大あるいは縮小した後の色
データを得ることにより、変換後の画像の各画素が急激
にあるいは不自然に変化することを防いで、画質の劣化
を防止することが可能になる。

特に、実施例で示したように、演算回路２３３による補
間（直線近似）は実現するアルゴリズムが簡単であるか
ら、この補間結果を格納したテーブルを用意し、このテ
ーブルの検索によって高速に補間結果を得ることが可能
になり、動画等の高速処理に有効となる。

ｙ−１１匡」」口１は なお、ｒ（、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、所定倍率に基づいて
複数画素を補間して画像の拡大、縮小後の画素に関する
データを得ることにより、倍率変換処理による画素の急
激なあるいは不自然な変化をなくして、画質の劣化を防
止することが可能になるので、実用的には極めて有用で
ある。

【図面の簡単な説明】

第１図は本発明の映像信号の倍率変換回路の原理ブロッ
ク図、 第２図は本発明の一実施例による映像信号の倍率変換回
路の構成図、 第３図は実施例における補間の説明図、第４図は実施例
における画像の拡大、縮小の説明図、 第５図は従来例の説明図である。 １２１は第１格納手段、 １３１は補間手段、 １４１は第２格納手段、 ２１１は信号変換回路、 ２１３はアナログ−ディジタル（Ａ／Ｄ）変換回路、 ２２１．２４１はメモリ、 ２３１はラインメモリ、 ２３３は演算回路、 ２３５はアドレス発生回路、 ２５１はパラレル−シリアル（Ｐ／Ｓ）変換回路、２５
３は表示装置である。 図において、 １１１は変換手段、

Claims (1)

【特許請求の範囲】
1. （１）映像信号の解像度を変更するようにした映像信号
   の倍率変換回路において、 導入された映像信号を表示画素対応のディジタルデータ
   に変換する変換手段（１１１）と、前記ディジタルデー
   タを格納する第１格納手段（１２１）と、 前記第１格納手段（１２１）に格納された複数画素に対
   応するディジタルデータが導入され、所定の倍率に基づ
   いた補間処理を行なう補間手段（１３１）と、 前記補間手段（１３１）の算出結果を格納する第２格納
   手段（１４１）と、 を備え、解像度変換後の画素データを変換前の隣接画素
   に基づいた補間によって得るように構成したことを特徴
   とする映像信号の倍率変換回路。