JPH02223165A - 集積回路パッケージおよびこれを用いたコネクタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、直列信号と並列信号との相互間の信号変換を
行なう直並列信号変換回路が構成された集積回路チップ
を備えた集積回路パッケージ、および該集積回路パッケ
ージを備えたコネクタに関するものである。

（従来の技術） 電子回路の相互間を電気的に接続する手段として、接続
、取外しの便等のためにコネクタが使用されている。近
年、マイクロコンピュータ等により極めて多数のデバイ
スが制御されるようになり、これに伴い配線の本数が増
加してきている。この配線の本数が増えるとそれだけ誤
配線やコストアップの原因となるため、この本数を減ら
す工夫がなされてきている。この配線の本数を減らす工
夫のひとつとして、コネクタ内に上記直並列信号変換回
路を有する集積回路（以下ＩＣと呼ぶ。）を内蔵し、た
とえばマイクロコンピュータ等のコントローラから出力
された時系列の制御信号をコネクタに内蔵された上記Ｉ
Ｃで並列信号に変換して各被制御デバイスに対応した制
御信号を該６被制御デバイスに供給し、また各センサー
で検出された信号を上記ＩＣで時系列信号に変換して上
記コントローラに伝えることが考えられている（特公昭
８２−１９０２０号公報、特願昭８３−２８４１０２号
等）。

このようにコネクタ内に上記ＩＣを組み込み信号の直並
列変換を行なうことにより、コントローラからは時系列
信号を伝えればよいため少ない本数の配線で済むことに
なる。

第６図は、上記のように構成された制御系統を表わす図
である。

コントローラ１からは時系列信号を入出力するケーブル
（パスライン）２が配線されており、該パスライン２の
途中に上記ＩＣが内蔵されたコネクタ３が多数配設され
ている。またパスライン２自体も位ｒＸＬ８で分岐して
いる。各コネクタ３からは各被制御デバイスであるモー
タ４．スイッチ５゜ランプ６等に信号が送出され、また
センサー７により得られた検出信号が対応するコネクタ
３．パスライン２を経由してコントローラ１に伝えられ
る。

尚、第６図においては各コネクタ３は被制御デバイス４
，５，６、センサー７等（以後これらの入出力端末デバ
イスを総称して単に端末デバイスと称する。）が１つず
つ対応しているが、各コネクタ３には複数の端末デバイ
スが対応していてもよい。またパスライン２は制御信号
を伝達するものであって上記モータ４やランプ６等の大
電力消費型端末デバイスの電力はこの第６図に図示され
ていない電力供給源から別途供給されるものとする。

このように上記ＩＣを内蔵したコネクタを用いることに
より、多数の端末デバイスに跨って配線されるパスライ
ン２は時系列信号を送受信すればよいため、全体として
配線の本数を減らすことができ、誤配線を減少させ、ま
たコストダウンを図ることができる。

（発明が解決しようとする課８） 上記コネクタは、上記ＩＣを内蔵しているため、たとえ
ばパスライン２と上記コネクタのパスライン用端子との
間、上記コネクタのパスライン用端子、と、該コネクタ
に内蔵されたＩＣパッケージのパスライン用ピンとの間
、該ＩＣパッケージの端末デバイス用ピンと上記コネク
タの端末デバイス用端子との間、上記コネクタの端末デ
バイス用端子と、該コネクタと互いに結合される他のコ
ネクタの端子との間等多数の電気接点を有することにな
り、その分接触不良等の生じる可能性が高く、したがっ
てコネクタの信頼性が低下するという問題があった。ま
た、この問題を回避するためＩＣパッケージのピンをコ
ネクタの対応する端子に半田付けをすることも考えられ
るが、半田付は工程が増えてコストアップとなってしま
うという問題がある。また半田付は不良が生じるおそれ
もあり、信頼性の向上の観点からも十分ではない。

本発明は、上記事情に鑑み、コネクタ全体としての電気
接点を減らすことができ、これにより信頼性が向上され
、さらに部品点数の削減、組立作業の効率化によりコス
トの安いコネクタを組立てるに適する、ＩＣ（集積回路
）パッケージを提供することを目的とするものである。

また、水滴等に接する可能性のある場所で用いるコネク
タとしてはこれまでにも必要に応じ防水構造を備えたコ
ネクタが用いられているが、コネクタ内にＩＣを内蔵す
ると、ＩＣは湿度に弱いため、その防水が特に問題とな
る。

そこで本発明は、上記本発明のＩＣパッケージを内蔵す
ることにより信頼性の向上、部品点数の削減、組立作業
の効率化を図るとともに、内蔵されたＩＣパッケージを
少ない製造工程で簡単かつ完全に水滴から保護した防水
構造を備えたコネクタを提供することも目的のひとつと
するものである。

（課題を解決するための手段） 本発明の集積回路パッケージは、 時系列信号用パッドと多数の並列信号用パッドとを備え
た、信号の直並列変換を行なう集積回路チップ、および 電線が圧接される、前記時系列信号用パッドと接続され
た圧接端子と、前記多数の並列信号用パッドとそれぞれ
接続された多数のコンタクトとを備えたリードフレーム
からなり、 前記圧接端子および前記コンタクトを露出するように前
記集積回路チップを樹脂に封入してなることを特徴とす
るものである。

また、本発明のコネクタは、 前記集積回路パッケージを備えたコネクタであって、 前記コンタクトが挿入される孔を有し、該孔に該コンタ
クトが挿入されることにより他のコネクタと結合される
コンタクト部が形成された、前記集積回路パッケージを
備えたハウジング、前記圧接端子に圧接された電線、お
よび前記圧接端子と前記集積回路チップを覆うように前
記ハウジングに被冠された蓋からなり、 該蓋と前記ハウジングとにより形成された、前記圧接端
子および前記集積回路チップを取り囲む内部空間に、樹
脂を充填してなることを特徴とするものである。

（作　　用） 本発明の集積回路パッケージ（ＩＣパッケージ）は、電
線が圧接される圧接端子と、多数のコンタクトとがリー
ドフレーム自体に備えられているため、上記圧接端子に
パスラインを構成する電線を圧接し、上記多数のコンタ
クトを直接コネクタのコンタクトとして用いることによ
り、ＩＣパッケージのピンと、該ＩＣを内蔵するコネク
タの端子との電気接点がな（なり、したがってこのＩＣ
パッケージを組み込んだコネクタの信頼性が向上する。

また、上記のようにリードフレーム自体が圧接端子、コ
ンタクトを有しているため、部品点数も削減され、組立
作業の効率化を図ることもでき、コネクタ全体としての
コストを下げることができる。

また、本発明の集積回路パッケージは、特にコネクタハ
ウジングに内蔵しなくてもこのパッケージ自体で既にコ
ネクタの役割を果たすことができ、１ｙｉａの圧接や他
のコネクタとの結合を行なうこともできる。この場合も
もちろん、従来の１０内蔵コネクタと比べて接点の数が
少ない。

また、本発明のコネクタは、上記集積回路パッケージの
コンタクトをコネクタのコンタクトとして直接使用し、
また、蓋とハウジングとにより形成された、上記集積回
路パッケージのうちのコンタクト以外の部分を取り囲む
内部空間に、樹脂を充填したものであるため、該ＩＣを
水滴から完全に防ぐことができる。また、この防水は簡
単に行なうことができる。このため、コストが安くがっ
防水構造を備えた、ＩＣ内蔵コネクタが構成される。

（実　施　例） 以下図面を参照して、本発明の実施例について詳細に説
明する。

第７図は、本発明の集積回路パッケージを構成する集積
回路チップの内部回路の構成の一例を表わした回路ブロ
ック図である。

この回路１０には電源接続用バッド１１、接地用バッド
１２のほか、外部回路との接続のために以下の各バッド
１３〜３０が備えられている。

２つのクロック入力用パッド１３．１４は制御用マイク
ロコンピュータ（図示せず）と接続され、該コンピュー
タから出力された、位相が互いに１８００異なる２つの
クロックＣＬＫ十、ＣＬＫ−が入力される。

時系列信号入出力用パッド１５は、上記マイクロコンピ
ュータと接続され、該マイクロコンピュータから上記２
つのクロックＣＬＫ＋、ＣＬＫ−と同期した時系列信号
が出力されて該パッド１５からこの回路１０に入力され
るとともに、この回路１０から出力された時系列信号が
該パッド１５を経由して上記マイクロコンピュータに伝
達される。該パッド１５は抵抗Ｒ１を介してＶｅｅと接
続されている。

またこの回路ｌＯは６個のアドレス入力用パッド１６〜
２１を備えており、このためこの回路ＩＯと同一の回路
を２６個（６４個）識別することが可能となる。

各アドレス入力用パッド１６〜２１は接地される（Ｌレ
ベル）か又は何も接続しない状態（オーブン状態）に保
持される。各アドレス入力用パッド１６〜２１は回路ｌ
Ｏの内部で抵抗Ｒ２を介して電源■ｅｅに接続されてい
るため、オーブン状態のパッドはＨレベルに保持される
。このり、　Ｈの組合せにより回路１０のアドレスが設
定される。

発振信号出力用パッド２２からは５　Ｋ１１ｚの発振信
号が出力され、電源電圧Ｖｃｃよりも高い電圧を発生す
るチャージポンプ回路（図示せず）に供給される。

並列信号入出力用パッド２３〜３０は、各端末デバイス
（たとえば第６図を用いて前述した、ランプ。

モータ等や各種センサー等）と接続され、該各端末デバ
イスに信号を送出し、又は該各端末デバイスから信号を
受信する。各パッド２３〜３０は該各パッド２３〜３０
に対応して設けられた各抵抗Ｒ３を介してＶｃｃと接続
されている。尚、後述するように、この回路ＩＯは、各
並列信号入出力用パッド２３〜３０のそれぞれを経由し
て、信号を出力することができるとともに信号を入力す
ることができるように、双方向に構成されている。ただ
し、各並列信号入出力用パッド２３〜３０は、後述する
コネクタに組込まれて使用されている最中は、通常半固
定的に、たとえばパッド２３〜２Ｂは並列信号出力用、
パッド２９〜３０は並列信号入力用等、出力又は入力の
一方として使用される。

制御用マイクロコンピュータから送出され、２つのクロ
ック入力用パッド１３．１４から入力された、位相が互
いに１８０°異なる２つのクロックＣＬＫ＋、ＣＬＫ−
は、ラインレシーバ３１に入力される。

ラインレシーバ３１はコンパレータの作用をなし、該ラ
インレシーバ３１からはＣＬＫ＋と同一の（すなわちＣ
ＬＫ−とは位相が１８０＠異なる）クロックＣＬＫが出
力される。このように２つのクロックＣＬＫ＋、ＣＬＫ
−を入力してラインレシーバ３１を経由させることによ
り、制御用コンピュータから送出されたクロックＣＬＫ
＋、ＣＬＫ−にノイズが混入してこの回路に入力されて
も、ラインレシーバ１３から出力されるクロックＣＬＫ
への影響が大幅に防止される。

ラインレシーバ３１から出力されたクロックＣＬＫは、
６ビツトのアドレスカウンタ３２．４ビツトのウィンド
カウンタ３３、クロックセンス回路３４、およびゲート
回路３５に入力される。

クロックセンス回路３４は、該回路３４にクロックＣＬ
Ｋが入力されている間その出力端子Ｏ８ＣからＨレベル
の連続した信号を出力し、クロックＣＬＫの人力が停止
するとＬレベルの信号を出力する。発振器３Ｂは、その
出力が発振信号出力用パッド２２に接続されており、ク
ロックセンス回路３４からＨレベルの信号が出力されて
いる間５　ＫＨｚで発振して、該パッド２２に発振信号
を出力する。またクロックセンス回路３４からＬレベル
の信号が伝えられると、該発振器３Ｂはその発振を停止
する。

またクロックセンス回路３４の出力端子ＲＥＳは、２つ
のカウンタ３２，３３のＣＬＲ端子と接続されており、
クロックセンス回路３４にクロックＣＬＫが入力されて
いる間２つのカウンタ３２．３３により該クロックＣＬ
Ｋのカウントが行なわれ、クロックセンス回路３４への
クロックＣＬＫの入力が停止すると、２つのカウンタ３
２，３３がクリアされるように、該２つのカウンタ３２
．３３がクロックセンス回路３４により制御される。

２つのカウンタ３２．８３は合わせてＩＯビットの同期
型バイナリカウンタを構成し、４ビツトのウィンドカウ
ンタ３３が下位の４ビツト、６ビツトのアドレスカウン
タ３２が上位の６ビツトを受は持ち、各カウンタ３２，
３３内において、図に示した記号Ａは最下位ビット、Ｂ
、　　Ｃ，・・・・・・の順に上位ビットの並列出力端
子を表わしている。

アドレスカウンタ３２の並列出力端子Ａ−Ｆは、アドレ
ス比較回路３７と接続されている。該アドレスカウンタ
３２はアドレス入力用パッド１６〜２１にも接続されて
おり、外部設定されたこの回路ｌＯに固有のアドレスが
入力される。アドレス比較回路３７は、外部設定された
アドレスと、クロックＣＬＫをカウントしたカウント値
とを比較し、この比較結果が一致したとき、Ｈレベルの
信号を２つの３ビット−８ビットデコーダ３８．３９の
Ｃ８１端子に出力する。また、３ビット−８ビツトデコ
ーダ３８のＣ８２端子はインバータ４０を介して４ビツ
トのランイドカウンタ３３の最上位ビット出力端子りと
接続され、もう一方の３ビット−８ビツトデコーダ３９
のＣ８２端子は直接抜出力端子りと接続されている。し
たがってアドレス比較回路３７からＣ８１端子にＨレベ
ル信号が出力された後、先ずクロックＣＬＫが８ビツト
入力される間はデコーダ３８のＣ８２端子にＨレベル信
号が出力されるとともにデコーダ３９のＣ８２端子にＬ
レベル信号が出力され、これによりデコーダ３８が作動
するとともにデコー・ダ３９の作動は禁止される。また
その後の８ビツトの間は、デコーダ３８のＣＳ、端子に
Ｌレベル信号が出力されるとともにデコーダ３９のＣ８
２端、子にＨレベル信号が出力され、これによりデコー
ダ３９が作動するとともにデコーダ３８の作動は禁止さ
れる。また各デコーダ３８．３９の３個の入力端子Ａ、
Ｂ、Ｃは、それぞれウィンドカウンタ３３の下位側の３
ビツトの並列出力端子Ａ、Ｂ、Ｃと接続されている。

デコーダ３８の２つの端子ｃｓ１．ｃｓ２にＨレベルの
信号が入力され、かつ３つの端子Ａ、　　Ｂ。

Ｃに並列クロック信号が入力されるとゲート回路３５と
接続された８本の出力線に順次Ｈレベルの信号が出力さ
れる。このＨレベル信号は、ゲート回路３５を経由して
８ビツトのコマンドラッチ回路４１に入力される。該コ
マンドラッチ回路４１は、基本的には８個のＤ型フリッ
プフロップ回路により構成されており、ゲート回路３５
の８本の出力線は、各り型フリップフロップ回路のクロ
ック入力端子にそれぞれ接続されている。制御用コンピ
ュータ（図示せず）から、時系列信号入出力用パッド１
５を経由して入力された時系列信号（コマンド信号）は
、インバータバッファ回路４２を経由してコマンドラッ
チ回路４１のＤ入力端子（各り型フリップフロップ回路
のＤ入力端子）に入力される。このコマンド信号はクロ
ックＣＬＫと同期した信号であり、ゲート回路３５から
Ｈレベル信号が送出されるタイミングで、各コマンド信
号が対応する各り型フリップフロップ回路に記憶（ラッ
チ）される。

該コマンドラッチ回路４１の、双方向バッファ回路４３
と接続された８本の出力線は、該コマンドラッチ回路４
１の各り型フリップフロップ回路のＱ端子と接続されて
おり、ラッチされたコマンド信号が双方向バッファ回路
４３の出力用オーブンコレクタバッファ回路４３ａを経
由して対応する各並列信号入出力用パッド２３〜３０に
出力される。また、コマンドラッチ回路４１のクリア端
子ＣＬＲ（各り型フリップフロップ回路のクリア端子）
は、抵抗Ｒ４を介して電源Ｖｅｃと接続されているとと
もにコンデンサＣを介して接地されている。この抵抗Ｒ
４とコン・デンサＣとにより電源投入時にコマンドラッ
チ回路４１　（各り型フリップフロップ回路）がクリア
される。

以上のようにしてコマンド信号がラッチされて出力され
た後、デコーダ３８の端子Ｃ８２にＬレベルの信号が入
力されるとともにデコーダ３９の端子Ｃ８２にＨレベル
の信号が入力されるとデコーダ３９が作動する。デコー
ダ３９の３つの端子Ａ、　　Ｂ。

Ｃに並列クロックが入力されるとゲート回路４４の８個
の入力端子と接続された８本の出力線に順次Ｈレベルの
信号を出力する。またゲート回路４４（；は、並列入出
力信号用パッド２３〜３０からの入力信号が双方向バッ
ファ回路４３の入力用バッファ回路４３ｂを経由して入
力されている。デコーダ３９からゲート回路４４に順次
Ｈレベルの信号が入力されるタイミングで各並列信号入
出力用パッド２３〜３０および双方向バッファ回路４３
を経由してゲート回路４４に入力された信号が、順次該
ゲート回路４４から出力され、ＯＲ回路４５．オーブン
コレクタバッファ回路４Ｂを経由し、さらに時系列信号
入出力用パッド１５を経由して、レスポンス信号として
該パッド１５と接続された制御用マイクロコンピュータ
に送信される。

第８図は、第７図に示した回路ＩＯの動作を表わすタイ
ミングチャートである。ここでは６個のアドレス設定用
パッドＩＢ〜２１全てが接地されている（回路ｌＯのア
ドレスがｏｏｏｏｏｏである）とする。またここでは、
この回路ｌＯの並列信号入出力用パッド２３〜３０　（
Ｒ／　Ｃｏ　−Ｒ／　Ｃｒ　）のうち、Ｒ／Ｃ０〜Ｒ／
Ｃ，は並列信号出力用（コマンド用）として用いられ、
Ｒ／Ｃ，〜Ｒ／Ｃ，は並列信号入力用（レスポンス用）
として用いられているものとする。

２つのクロック入力用パッドｔａ、ｔ４を経由して２つ
のクロックＣＬＫ＋、ＣＬＫ−が入力されると、クロッ
クセンス回路３４により２つのカウンタ３２．３３のク
リアが解除され該２つのカウンタ３２，３３によりクロ
ックＣＬＫのカウントが開始される。

また、ここでは回路ＩＯのアドレスがｏｏｏｏｏｏに設
定されているため、アドレス比較回路３７から２つの３
ピツ・トー８ビットデコーダ３８．３９に向けてＨレベ
ルの信号がただちに送出される。コマンド　イネーブル
信号は、デコーダ３８の端子Ｃ８２の信号を表わしてお
り、レスポンス　イネーブル信号は、デコーダ３９の端
子Ｃ８２の信号を表わしている。

コマンド　クロック信号は、ゲート回路３５内でクロッ
クＣＬＫをインバートして生成される信号であり、該コ
マンド　クロック信号の各パルスの立ち上がりで、コマ
ンド信号のラッチが行なわれる。

Ｒ／　Ｃｏ　”　Ｒ／　Ｃｔは並列信号入出力用パッド
２３〜２７を経由して出力される並列信号を表わしてい
る。Ｒ／Ｃ，〜Ｒ／Ｃ７は、並列信号入出力用パッド２
８〜３０を経由して入力される並列信号であり、それぞ
れＯＮ　（Ｈレベル）、０ＦＦ（Ｌレベル）。

ＯＮ　（Ｈレベル）の信号である。ＤＡＴＡ信号は時系
列信号入出力用パッド１５を経由して入出力される時系
列信号を表わしており、コマンドＲ／Ｃｏ”Ｒ／Ｃａは
有効な信号であり、図に示す各タイミングでそれぞれＯ
Ｎ又はＯＦＦにラッチされ、並列信号入出力用パッド２
３〜２７から出力される。

オフ状態Ｒ／Ｃ５〜Ｒ／　Ｃ７はコマンドとしては使用
されずＤＡＴＡがＨレベルに保持される。モニタＲ／　
Ｃｏ　”　Ｒ／　ＣａはコマンドＲ／Ｃｏ−Ｒ／　Ｃ４
の繰り返しであり、制御用コンピュータから出力された
コマンド信号がおうむ返し的にレスポンス信号（この回
路ＩＯから上記コンピュータに送信される時系列信号）
として戻されるため、これにより上記コンピュータはコ
マンド信号が回路ＩＯに正しく送信されたか否かをモニ
タすることができる。レスポンスＲ／Ｃ，〜Ｒ／Ｃ，は
並列信号入出力用パッド２８〜３０から入力された信号
を表わしている。Ｒ／Ｃ５”−ＯＮ、Ｒ／Ｃ，ｍ０ＦＦ
。

Ｒ／Ｃｙ−ＯＮ＋こそれぞれ対応してＬレベル、Ｈレベ
ル、Ｌレベルの信号となる。以上のようにして、クロッ
クＣＬＫの１６個のパルスが入力されると、アドレスカ
ウンタ３２の並列出力Ａ−Ｆが外部設定されたアドレス
（００００００）と不一致となり、この回路１０のラッ
チの状態が保持されたまま、次の回路（アドレスｏｏｏ
ｏｏｔの回路）について上記と同様の動作が行なわれる
。

このように、上記回路ｌＯを用いると並列信号入出力パ
ッド２３〜３０の任意のパッドを並列信号出力用、他の
パッドを並列信号入力用として用い、時系列信号入出力
用パッド１５から入出力される時系列信号との間で信号
の授受を行なうことができる。

また、時系列信号入出力用パッド１５から入力されたコ
マンド信号がおうむ返し的にレスポンス信号として該パ
ッド１５から出力されるため、コマンド信号が回路１０
によって正確に受信されたか否かのモニタを行なうこと
ができる。

また、この回路ｌＯは８個の並列信号入出力用パッド２
３〜３０のいずれも任意に人力又は出力とじて選択する
ことができるため、たとえば５つの出力、２つの入力を
必要とする場合に、たとえば８個のバッドのうち４個が
出力用、４個が入力用として固定された回路を備えた集
積回路チップを用いる場合は該集積回路チップが２個必
要であるが第７図に示した回路を備えた集積回路チップ
を用いると１個で済むことになる。

第９図は、本発明の集積回路パッケージを構成する集積
回路チップの内部回路構成の他の例を表わした回路ブロ
ック図である。第７図に示した回路ブロック図と同一の
要素には同一の番号を付し、説明は省略する。

この回路１０′のデコーダ３８の端子Ｃ８２は、第７図
の回路１０ではインバータ回路４０を介してウィンドカ
ウンタ３３の出力端子りと接続されていたが、これに代
えて、デコーダ３９の端子Ｃ８２とともにウィンドカウ
ンタ３３の出力端子りと直結されている。また、デコー
ダ３８の入力端子Ａは、第７図の回路ではランイドカウ
ンタ３３の出力端子Ａと直結されていたが、この回路ｌ
Ｏ′ではインバータ回路４０′を介して接続されている
。このことにより、第７図に示した回路とは、時系列信
号入出力用バッド■５を経由して入出力される信号の順
序が異なる。

第１Ｏ図は、第９図に示す回路の時系列信号入出力用バ
ッド１５を経由して入出力される時系列信号ＤＡＴＡを
表わしたタイミングチャートである。

第８図に示したＤＡＴＡのタイミングチャートとはコ・
マント信号とレスポンス信号の順序が異なり、コマンド
信号Ｒ／Ｃｏ、　　レスポンス信号Ｒ／Ｃｏｎ　・・・
・・・等、各対応するコマンド信号とレスポンス信号が
互いに隣接することになる。

ところでコマンド信号のうちの無効の信号（オフ状態）
（第８図参照）はＤＡＴＡ上でＨレベルに固定されてい
る。したがって第１０図の各対応するコマンド信号とレ
スポンス信号のペアにおいては、コマンド信号がＬレベ
ルであってレスポンス信号がＨレベルであるという組合
せはあり得ない。

したがってＬレベル、Ｈレベルの組合せをモニタするこ
とにより制御用コンピュータと回路１０′　との間の信
号の授受のエラーを容易にかつすみやかに発見すること
ができる。一方、第７図に示した回路１０の場合は、コ
マンド信号を記憶しておき、レスポンス信号を受は取っ
た際両者の一致を演算する操作が必要となる。

尚、ここでは、集積回路チップの内部回路構成として上
記の２例を示したが、これらは実施例にすぎず本発明の
集積回路パッケージを構成する集積回路チップの内部回
路としては上記２例以外にも種々に構成し得るものであ
る。

第１１図は、第７図もしくは第９図に示した回路構成を
有する集積回路チップ５０の外部との接続系統を示した
図である。この集積回路５０は後述するように、コネク
タ１００に内蔵される。

制御用マイクロコンピュータ（図示せず）から延びる６
本の電線６１〜６Ｂからなるケーブル６０（詳細は後述
する）は、多数の集積回路チップ５０と接続されている
。電線６１は、６本の電線６１〜６６の周囲を覆うシー
ルド線と接しているシールド用グランド線である。電線
６２は制御用コンピュータと各集積回路チップ５０との
時系列信号の授受を行なうためのデータ線であり、集積
回路チップ５０のＤＡＴＡ端子（時系列信号入出力用バ
ッド１５）と接続されている。電線６３．８４は制御用
コンピュータから出力された２つのクロックＣＬＫ−、
ＣＬＫ＋伝送用のクロック線であり、集積回路チップ５
０の２つのクロック入力端子ＣＬＫ−，ＣＬＫ＋　（ク
ロック入力用バッド１４．１３　）に接続されている。

電線６５は多数の集積回路チップ５０の電源端子Ｖｃｃ
（電源用バッド１１）と接続された電源線である。

集積回路チップ５０の電源端子ｖＣＣは、該端子Ｖｃｃ
の近傍においてコンデンサＣ！を介して接地されている
。電線６６はシールド用グランド線とは電気的に離れた
、多数の集積回路チップ５０の相互のＧＮＤ端子（接地
用バッド１２）やその他の付属回路の接地ラインの相互
間を接続するグランド線である。アドレス入力端子Ａｏ
−Ａ５　（アドレス入力用バッド１６〜２１）は接地さ
れているが、アドレス設定の際には必要に応じて接地か
ら切り離される。

５ＫＨｚ出力端子（発振信号出力用バッド２２）、およ
びＲ／　Ｃｏ　”　Ｒ／　ＣＴの８個の端子（並列信号
入出力用パッド２３〜３０）は、グランド線６６、電源
線Ｂ５、およびシールド用グランド線６１とともにコネ
クタ１００のコンタクト部１０３に接続され、該コネク
タ１００と結合される他のコネクタ（図示せず）を経由
して外部の回路と結合される。　第１２図は、前述した
集積回路チップ５０がダイ−ボンディングされ、さらに
ワイヤ・ボンディングされるリードフレームの一例を表
わした図である。　　リードフレーム７０は、金属板を
打ち抜いて図に斜線を施して示す形状に形成される。尚
、このリードフレーム７０は、図の上、下、右方にさら
に延びており、後述するように折り曲げ加工がなされる
。

集積回路チップ５０の各端子との対応については、リー
ドフレーム７０の各端子に第１１図の各端子と同一の記
号等を付し、説明は省略する。

図に示す中央の位置７１に集積回路チップ５０がダイ・
ボンディングされ、リードフレーム７０の各端子とワイ
ヤ・ボンディングされる。リードフレーム７０のワイヤ
・ボンディングされない端子７２は、第１１図のシール
ドグランド線６１と接続されるシールドグランド端子で
ある。またＲ　／　Ｇ　ｏの端子はｖｃｃ端子と接続さ
れているが、これは後の工程でアドレス入力端子Ａ０〜
Ａ５とＧＮＤ端子との接続を必要に応じて切断してアド
レスを設定する際に、位置７３において切断される。集
積回路チップ５０がワイヤ・ボンディングされた後、破
線で囲まれた領域７４の内側が、開ロア５．７８を残し
て樹脂封入され・る。開ロア５はアドレス設定のための
開口であり、開ロアＢは、第１１図に示したコンデンサ
Ｃ１を取り付けるための開口である。

このようにして集積回路チップ５０が樹脂封入された後
、図に示した多数の破線７７に沿ってリードフレームが
切断されて各端子が互いに切り離され、リードフレーム
の各端子の曲げ加工が行なわれ、集積回路パッケージが
完成する。

第１３図は、本発明の集積回路パッケージの一実施例の
外観の斜視図である。

上記のようにして集積回路チップが樹脂封入された後、
リードフレームの各端子が第１３図に示すように曲げ加
工される。尚、この曲げ加工は、集積回路チップ５０を
樹脂封入する前に行なってもよい。

第１２図の右方に延びる６本の端子（シールドグランド
、ＤＡＴＡ、ＣＬＫ−、ＣＬＫ＋、Ｖｃｃ。

ＧＮＤ）は第１１図に示すようにケーブル６０の各電線
６１〜６６と接続される端子であり、第１３図の圧接端
子８１の形状に加工される。この圧接端子８１の開口８
１ａに図の上方から電線を圧入することにより該電線の
絶縁内被が切断され、芯線が該圧接端子８１と電気的に
接続されるとともに該圧接端子８１に該電線が保持され
る。

第１２図の上下に延びる１２本の端子は、第１３図に示
すように、後述するようにしてこの集積回路パッケージ
８０がコネクタに内蔵されたとき、直接そのコネクタの
コンタクトとして用いることができるように、コンタク
ト８２の形状に加工される。

開ロア５は前述したようにアドレス設定用の開口であり
、この間ロア５から露出した各ピンを必要に応じて切断
することにより、この集積回路パッケージのアドレスが
設定される。この際第１２図に示すＲ／Ｃｏ端子とＶｃ
ｃ端子との接続も切断される。

この間ロア５には後述するようにこの集積回路パッケー
ジ８０をコネクタに組み込んだ際樹脂が充填される。

開口アロは、前述したように、コンデンサ取付用の開口
であり、チップコンデンサ８３が配置される。

第１３図の実施例に示すように、本発明の集積回路バラ
・ケージは、リードフレーム自体が、電線が圧接される
圧接端子と、多数のコンタクトとを備えているため、こ
れ自体で既にコネクタの役割を果たすこともできる。こ
の集積回路パッケージをさらにハウジングに内蔵してコ
ネクタとして組み立てる場合も、この集積回路パッケー
ジのリードフレームの端子がそのまま圧接端子、コンタ
クトとして使用されるため、接点の数を増加させること
なく集積回路内蔵のコネクタが実現できる。

尚、第１２図、第１３図に示す集積回路パッケージの実
施例においては、アドレス設定端子Ａｏ−Ａ、がリード
フレームでＧＮＤ端子と接続され、必要に応じてその接
続を断つように構成されているが、リードフレームを曲
げ加工して形成されるコンタクトの数を増やして、外部
回路で任意に設定することもできる。この場合、コンタ
クトの数は増えるが、集積回路パッケージ自体では固有
のアドレスを有しないこととなり、集積回路パッケージ
を共通化できるという効果がある。

次に、第１１図に示した、第１３図の圧接端子８１に圧
接されるケーブル６０の構造について説明する。

第１４図は、第１３図に示す集積回路パッケージの圧接
端子に圧接される電線を備えたケーブルを示した断面図
である。

ケーブル６０には６本の芯線６１〜６６が互いに平行か
つ平面状に等間隔に並んでいる。これらの芯線６１〜６
Ｂのうち一方の端の芯線６１を除く他の芯線６２〜６Ｂ
は絶縁内被６７で被覆されている。またこの内被６７は
これらの芯線が互いに等間隔に保たれるように各芯線の
間に延びている。またこの内被６７は芯線６１の位置ま
で延びており、該芯線０１も等間隔に並ぶように工夫さ
れている。これらの芯線８１〜６６および内被６７はシ
ールド用アルミニウムコーティングフィルム６８に覆わ
れている。芯線６１はその延びる方向に沿ってこのフィ
ルム０８に接しており、この芯線６１もフィルム６８と
同電位に保たれている。

フィルム６８の周囲は絶縁外被６９に覆われている。

第１５Ａ図、第１５Ｂ図は、ケーブルの他の実施例のそ
れぞれ側方断面図、内部を示した斜視図である。

この・ケーブル９０は芯線９１と、絶縁内被９２と、２
枚のアルミニウムコーティングフィルム９３．９４と、
外被９５とから構成されている。またこの２枚のフィル
ム９３．９４にはケーブル９０の長さ方向に所定の間隙
でミシン目９３ａ、９４ａが設けられており、また２枚
のフィルム９３．９４のミシン目は互いに重ならないよ
うに少しずれている。

第１４図に示したように一枚のフィルム６８でシールド
を行なった場合において、もしこのフィルム６８にミシ
ン目を設けたとすると、高ノイズの環境においてはこの
ミシン目からノイズが混入しやすくなるが、フィルムを
２枚重ね、ミシン目の位置を互いにずらすことによりノ
イズの混入が確実に防止されるとともに、外被９５の一
部を剥いだあと、ｆｆ１１５Ｂ図に示すように、このミ
シン目に沿ってその部分のフィルム９３．９４を剥ぐこ
とにより、このケーブル９０の任意の一部分の電線（芯
線と内被）を露出させることができる。

第１Ａ図は、本発明のコネクタの一実施例の側面断面図
、第１Ｂ図は第１Ａ図のｘ−ｘ’に沿う正面断面図であ
る。

このコネクタ１００のハウジングｌｏｔには、第１３図
に示した集積回路パッケージ８０のコンタクト８２が挿
入される孔１０２を備えている。この孔１０２に集積回
路パッケージ８０のコンタクト８２が挿入されて、他の
コネクタと結合されるコンタクト部１０３が形成されて
いる。集積回路パッケージ８０の圧接端子８１には、第
１４図に示すケーブル６０が、その外被６９とフィルム
６８が剥かれて圧入されている。またこのコネクタ１０
０には、ハウジング１０１内の集積回路パッケージ８０
を覆うようにして被冠された１Ｅ１０４が備えられてい
る。また本実施例においては蓋１０４の内側には、シー
ルド板１０５とケーブル６０を圧接端子８１内に圧入す
るスタッファ１０Ｂが備えられている。Ｍ２Ｏ３を被冠
することにより、スタッファ１０８によりケーブル６０
が圧接端子８１内により確実に圧入される。接着１０４
はその一部がハウジング１０１のフック１０１ａと嵌合
して外れないように構成されている。

第１Ｂ図に示すようにこのシールド板１０５は、その一
部が折り曲げられてケーブル６０の内被６７に覆われて
いない電線６１（第１４図参照）が圧入された圧接端子
８１に延びる電線接触片１０５ａが形成されており、こ
の電線接触片１０５ａにより電線６１とシールド板１０
５が電気的に接続される。また電線６１は、前述したよ
うに、ケーブル６０のシールド用フィルム６８と電気的
に接触されており、したがってケーブル６０のシールド
とコネクタ１００のシールドとが等電位に保持される。

また、シールド板１０５の一部が折り曲げられ、このコ
ネクタ１００と結合される他のコネクタ２００の内壁と
接触する接触片１０５ｂが形成されている。接地のコネ
クタの内壁の第１Ｂ図の立ち上がった部分は金属メツキ
されている。

このため、この接触片１０５ｂを介してシールド板１０
５と接地のコネクタ２００の内壁とが電気的に接続され
、両コネクタ１００．２００を結合することにより、こ
れらのコネクタ１００．２００で囲まれた内部がより完
全にシールドされる。

コネクタ１００のＭ２Ｏ３およびその内側のシールド板
１０５には樹脂を注入するための開口１０４ｃ、　１０
５Ｃが設けられており、上記のようにしてハウジング１
０１の孔１０２に集積回路パッケージ８０のコンタクト
８２が挿入され圧接端子８１にケーブル６０の電線が圧
接され蓋１０４が被冠された後、ハウジング１０１と蓋
１０４とにより形成された、集積回路パッケージ８０を
取り囲む内部空間１０６に樹脂が充填される。このよう
に内部空間１０Ｂに樹脂を充填することにより集積回路
パッケージ８０が簡単にかつ完全に防水化される。

コンタクト部１０３は、第１Ｂ図に示すように他のコネ
クタ２００と結合されるため、この部分から水滴は侵入
しくにいが、この部分の防水をより完全にするために、
コンタクト部１０３にリング状の防水用シールリング１
０７が嵌め込まれており、その下からシールリング押え
１０ｇが嵌め込まれ、ノ＼ウジング１０１のフック１０
１ｂと係合して外れが防止されている。

第２図は、第１Ａ図、第１Ｂ図のコンタクト部１０３の
構造を模式的に示した概略斜視図である。

ハウジング１０１の、コンタクト部１０３を形成する開
口１０１ｃの内側にはフック１０１ｂが設けられている
。

開口１０１Ｃ内に防水用シールリング１０７が挿入され
、その後シールリング押え１０８が挿入される。シール
リング押え１０ｇには溝１０８ａが設けられており、該
溝１０８ａがフック１ｏｔｂと係合して、シールリング
押え１０８およびシールリング１０７の脱落が防止され
る。

このコンタクト部１０３には２つの開口１０１ｃ（−方
は図示省略）が設けられている。ハウジングｌＯ１の、
この２つの開口１０１ｃを形成する部分に、これらを接
続する接続部１０１ｄが設けられている。この接続部１
０１ｄの位置を変えることにより、このコネクタと、こ
のコネクタと結合される他のコネクタとの組合せミスに
よる誤嵌合が防止される。

第３図は、第２図のシールリング押え１０８に代えて用
いることのできる他のシールリング押えの斜視図である
。

このシールリング押え１０８′　には、第２図のシール
リング押え１０８の、フック１０１ｂと嵌合する溝１０
８ａに対応する溝１０８ａ’の他、他のコネクタとの誤
嵌合防止用の溝ｉｏｇｂ’が備えられている。この溝１
０８ｂ’の位置を変えることにより、このコネクタとこ
のコネクタと結合される他のコネクタとの組合せミスが
防止される。この溝１０８ｂ’　は第２図に示した接続
部１０１ｄに代えてまたはそれとともに用い得るもので
ある。

第４Ａ図〜第４Ｃ図はケーブル分岐用コネクタの一実施
例を示した、それぞれ組立前の主要部の斜視図、組立後
の外観斜視図、および第４Ｂ図のＹ−Ｙ’　に沿う断面
図である。このコネクタは、たとえば第６図のパスライ
ン（ケーブル）２の分岐点８等に用いるものである。

図示しない制御用マイクロコンピュータと接続される信
号伝達系のうち、パスライン（ケーブル）と各端末デバ
イスとを接続するコネクタについては、本発明のコネク
タの一実施例である、第１Ａ図、第１Ｂ図に示したコネ
クタにより実現され、ケーブル自体を分岐するコネクタ
については、ここで示すコネクタ１００′　および後述
する第５Ａ図。

第５Ｂ図に示すコネクタ１００′により実現される。

第４Ｃ図に示すように、ケーブル６０はその先端の外被
６９およびシールド用フィルム６８（第１４図参照）が
剥かれた後、第１３図に示す圧接端子８１と同様の形状
を備えた圧接端子８１′　に圧入される。この圧入は、
ハウジングｌｏｔ　’に被冠された蓋１０４′　に備え
られたスタッファ１０６′　により行なわれる。圧接端
子８１′　は、第１３図に示すコンタクト８２と同様の
形状を備えたコンタクト８２′　と−本化されている。

コンタクト部１０３′の内部には防水用シールリング１
０７′が備えられている。蓋１０４′の内側にシールド
板１０５′が備えられていること、！ｔ１０４　’　、
シールド板１０５′　に設けられた開口１０４ｃ’　、
　１０５ｃ’から樹脂が注入され内部の空間に充填され
ること等、このコネクタには第１３図に示す集積回路パ
ッケージ８０が組み込まれ・ていないことおよびケーブ
ルが一方向にのみ延びていることを除き、本発明のコネ
クタの一実施例である、第１Ａ図、第１Ｂ図に示すコネ
クタとほぼ同様に構成されている。尚、このコネクタ１
００　’のハウジング１（ｉｆ　’の外壁１０１ａ’に
はシールド板１０５′　と接する金属メツキが施され、
シールド効果を高めている。尚、該金属メツキの上にさ
らに絶縁物をかぶせると、このコネクタ１００′をたと
えば自動車の回路の配線に用いた場合等に、外部の導電
部（自動車のシャーシ等）との電気的接触を防ぐことが
できる。

第５Ａ図、第５Ｂ図は第４Ａ図〜第４Ｃ図に示したケー
ブル分岐用コネクタと結合されるコネクタを示した、そ
れぞれ外観斜視図、および第５Ａ図に示したｚ−ｚ’　
に沿う断面図である。

このコネクタはケーブル８０が左右の２方向に延びてい
ること、ハウジング１０１　’　、コンタクト８２″の
形状が第４Ａ図〜第４Ｃ図のコネクタ１０１′　と結合
される形状を備えていることを除き、第４Ａ図〜第４Ｃ
図に示すコネクタ１００′　とほぼ同様の構成を有する
。第４Ａ図〜第４Ｃ図に示すコネクタ１００′　と対応
する部分に、該コネクタ１００　’　と対応する番号に
ダッシュを２つ付して示し詳細な説明は省略する。

このコネクタ１００′のケーブル６０は左右の２方向に
延びており、したがってこのコネクタ１００′を上記コ
ネクタ１００′　と結合させることによりケーブル６０
が分岐される。

（発明の効果） 以上詳細に説明したように、本発明の集積回路パッケー
ジは、リードフレーム自体が圧接端子およびコンタクト
を備えているため、コネクタ全体としての電気接点を減
らすことができ信頼性が向上する。また部品点数も削減
され、組立作業の効率化も図ることができ、したがって
コストが安くなる。

また、本発明のコネクタは、上記本発明の集積回路パッ
ケージが内蔵されているため、信頼性の向上、部品点数
の削減、組立作業の効率化を図ることができる。また、
本発明のコネクタは、蓋とハウジングとにより形成され
た、上記集積回路パッケージのうちのコンタクト以外の
部分を取り囲む内部空間に樹脂を充填したものであるた
め、該集積回路、電線との圧接部を水滴から完全に防ぐ
ことができる。またこの防水は樹脂の充填のみであるた
め簡単に行なうことができる。このため、コストが安く
、信頼性が高く、しかも防水構造を備えた集積回路内蔵
のコネクタが構成される。

【図面の簡単な説明】

第１Ａ図は本発明のコネクタの一実施例の側面断面図、 第１Ｂ図は第１Ａ図のｘ−ｘ’に沿う正面断面図、 第２図は第１Ａ図、第１Ｂ図のコンタクト部の構造を模
式的に示した概略斜視図、 第３図は第２図のシールリング押えに代えて用いること
のできる他のシールリング押えの斜視図、第４Ａ図〜第
４Ｃ図はケーブル分岐用コネクタの一実施例を示した、
それぞれ組立前の主要部の斜視図、組立後の外観斜視図
、および第４Ｂ図のＹ−Ｙ’　に沿う断面図、 第５Ａ図、第５Ｂ図は第４Ａ図〜第４Ｃ図に示したケー
ブル分岐用コネクタと結合されるコネクタを示した、そ
れぞれ外観斜視図、および第５Ａ図に示したｚ−ｚ’に
沿う断面図、 第６図は制御系統を表わす図、 第７図は本発明の集積回路パッケージを構成する集積回
路チップの内部回路の構成の一例を表わした回路ブロッ
ク図、 第８図は第７図に示した回路の動作を表わすタイミング
チャート、 第９図は本発明の集積回路パッケージを構成する集積回
路チップの内部回路の構成の他の例を表わした回路ブロ
ック図、 第１０図は第９図の回路における、時系列信号ＤＡＴＡ
を表わしたタイミングチャート、第１１図は第７図もし
くは第９図に示した回路構成を有する集積回路チップの
外部との接続系統を示した図、 第１２図は集積回路チップがダイ・ボンディング、ワイ
ヤ・ボンディングされるリードフレームの一例を表わし
た図、 第１３図は本発明の集積回路パッケージの一実施例の外
観の斜視図、 第１４図は第１３図に示す集積回路パッケージの圧接端
子に圧接される電線を備えたケーブルの断面図、 第１５Ａ図、第１５Ｂ図はケーブルの他の実施例の、そ
れぞれ側方断面図、内部を示した斜視図である。 １・・・コントローラ ２・・・パスライン（ケーブル） ３・・・コネクタ　　　　　４・・・モータ５・・・ス
イッチ　　　　　６・・・ランプ７・・・センサ　　　
　　　８・・・分岐点１０、１０’・・・内部回路　　
１１〜３０・・・パッド３１・・・ラインレシーバ　　
３２．３３−・・カウンタ３４・・・クロックセンス回
路　３Ｂ・・・発振器８８．３９・・・３ビット−８ビ
ツトデコーダ４１・・・コマンドラッチ回路 ４３・・・双方向バッファ回路　６０．９０・・・ケー
ブル６１〜６８．９１・・・電線（芯線） ８７．９２・・・内被 ８８．９３．９４・・・シールド用アルミニウムコーテ
ィングフィルム ６９．９５・・・外被７０・・・リードフレーム８０・
・・・集積回路パッケージ ８１・・・圧接端子　　　　　８２・・・コンタクト８
３・・・コンデンサ　　　　９３ａ、９４ａ・・・ミシ
ン目１００・・・コネクタ １００’　、１００’・・・ケーブル分岐用コネクタ１
０１・・・接続部　　　　　１０１ｄ・・・接続部１０
２・・・孔１０３　・・・コンタクト部１０４・・・Ｍ
２Ｏ３・・・シールド板１０５ａ・・・電線接触片　　
ＬＯ５ｂ・・・接触片１０８・・・内部空間 １０７・・・防水用シールリング １０８．１０８’　・・・シールリング押えｒ〜 第 図 第 図 第５Ａ図 第４Ａ図 第４８図 第４Ｃ図 第 図 第 図 第１５Ａ図 ＼９５

Claims (2)

【特許請求の範囲】
1. （１）時系列信号用パッドと多数の並列信号用パッドと
   を備えた、信号の直並列変換を行なう集積回路チップ、
   および 電線が圧接される、前記時系列信号用パッドと接続され
   た圧接端子と、前記多数の並列信号用パッドとそれぞれ
   接続された多数のコンタクトとを備えたリードフレーム
   からなり、 前記圧接端子および前記コンタクトを露出するように前
   記集積回路チップを樹脂に封入してなることを特徴とす
   る集積回路パッケージ。
2. （２）請求項１記載の集積回路パッケージを備えたコネ
   クタであって、 前記コンタクトが挿入される孔を有し、該孔に該コンタ
   クトが挿入されることにより他のコネクタと結合される
   コンタクト部が形成された、前記集積回路パッケージを
   備えたハウジング、前記圧接端子に圧接された電線、お
   よび前記圧接端子と前記集積回路チップを覆うように前
   記ハウジングに被冠された蓋からなり、 該蓋と前記ハウジングとにより形成された、前記圧接端
   子および前記集積回路チップを取り囲む内部空間に、樹
   脂を充填してなることを特徴とするコネクタ。