JPH0222349B2 - - Google Patents
Info
- Publication number
- JPH0222349B2 JPH0222349B2 JP56171706A JP17170681A JPH0222349B2 JP H0222349 B2 JPH0222349 B2 JP H0222349B2 JP 56171706 A JP56171706 A JP 56171706A JP 17170681 A JP17170681 A JP 17170681A JP H0222349 B2 JPH0222349 B2 JP H0222349B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- rom
- pulse
- drive
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
- G04C3/143—Means to reduce power consumption by reducing pulse width or amplitude and related problems, e.g. detection of unwanted or missing step
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
本発明は、電子時計のステツプモータ駆動パル
スのパルス幅が任意に選択出来る様にした電子時
計に関する。
スのパルス幅が任意に選択出来る様にした電子時
計に関する。
従来の電子時計のステツプモータ駆動パルスの
パルス幅は、ステツプモータ（以下モータ。）の
設計で決まつて来た。したがつてモータの変更に
ともない駆動パルス幅も変更して来た。
パルス幅は、ステツプモータ（以下モータ。）の
設計で決まつて来た。したがつてモータの変更に
ともない駆動パルス幅も変更して来た。
この結果、特に指針式電子時計の場合は、基本
的な回路構成に変わりは無いのに、モータの変更
にともない新規設計する必要があつた。
的な回路構成に変わりは無いのに、モータの変更
にともない新規設計する必要があつた。
特に従来の電子時計の駆動パルス発生回路は、
組合せ回路で設計されていた為、駆動パルス幅の
変更は全面的に電子時計用集積回路を再開発しな
ければならず非常に不経済であつた。
組合せ回路で設計されていた為、駆動パルス幅の
変更は全面的に電子時計用集積回路を再開発しな
ければならず非常に不経済であつた。
そこで本発明の目的は、駆動パルス発生回路の
一部をROM化する事で駆動パルス幅の変更を従
来の電子時計よりも容易に行える様にすることを
目的とし、更には電子回路の外部から前述した
ROMのアドレスを変えられる様にする事で任意
の駆動パルス幅が選択出来る様にした新規な電子
時計を提供する事である。
一部をROM化する事で駆動パルス幅の変更を従
来の電子時計よりも容易に行える様にすることを
目的とし、更には電子回路の外部から前述した
ROMのアドレスを変えられる様にする事で任意
の駆動パルス幅が選択出来る様にした新規な電子
時計を提供する事である。
以下実施例を示し本発明を説明する。
実施例としては、複数の主駆動パルスを備えた
補正駆動方式を用いた電子時計の主駆動パルスの
任意選択について述べる。
補正駆動方式を用いた電子時計の主駆動パルスの
任意選択について述べる。
そこで、本発明の理解を助ける為に従来の補正
駆動方式を採用した電子時計の動作を第１図を用
いて簡単に説明する。
駆動方式を採用した電子時計の動作を第１図を用
いて簡単に説明する。
発振回路１で発振した基準信号は、分周回路２
で分周される。デコーダ回路３は分周回路２の信
号をデコードし駆動パルスを発生するワンシヨツ
トパルス発生回路４へクロツクパルスを出力す
る。５はモータ８を駆動する駆動回路。６は駆動
回路５からの回転非回転信号と、主駆動パルスの
パルス幅DOWNの周期を決めるカウンタ７の
DOWN信号によつてUP／DOWNするUP／
DOWNカウンタ（アツプダウンカウンタ）。デコ
ーダ３はUP／DOWNカウンタ６により制御さ
れ、UP／DOWNカウンタ６の内容に対応したク
ロツクパルスをワンシヨツトパルス発生回路４へ
出力する。この結果、主駆動パルスはUP／
DOWNカウンタ６に対応したパルス幅で駆動回
路５、モータ８、減速輪列系（図示せず。）を介
して指針表示部で時刻を表示する関係にある。
で分周される。デコーダ回路３は分周回路２の信
号をデコードし駆動パルスを発生するワンシヨツ
トパルス発生回路４へクロツクパルスを出力す
る。５はモータ８を駆動する駆動回路。６は駆動
回路５からの回転非回転信号と、主駆動パルスの
パルス幅DOWNの周期を決めるカウンタ７の
DOWN信号によつてUP／DOWNするUP／
DOWNカウンタ（アツプダウンカウンタ）。デコ
ーダ３はUP／DOWNカウンタ６により制御さ
れ、UP／DOWNカウンタ６の内容に対応したク
ロツクパルスをワンシヨツトパルス発生回路４へ
出力する。この結果、主駆動パルスはUP／
DOWNカウンタ６に対応したパルス幅で駆動回
路５、モータ８、減速輪列系（図示せず。）を介
して指針表示部で時刻を表示する関係にある。
UP／DOWNカウンタ６は、主駆動パルスでモ
ータが非回転の場合（この時モータは主駆動パル
スよりもパルス幅の広い補正駆動パルスで強制的
に回転される。）UPカウントされる。
ータが非回転の場合（この時モータは主駆動パル
スよりもパルス幅の広い補正駆動パルスで強制的
に回転される。）UPカウントされる。
デコーダ回路をUPカウントにともない長い駆
動パルスに対応したクロツクパルスを発生する様
に構成する事で、次の駆動時の主駆動パルス幅は
長くなる。この様に、モータが非回転状態である
と順に主駆動パルスのパルス幅が長くなる様に
し、（主駆動パルスの種類はUP／DOWNカウン
タ６のカウント数で決まり大体８種類程度用意さ
れる）。
動パルスに対応したクロツクパルスを発生する様
に構成する事で、次の駆動時の主駆動パルス幅は
長くなる。この様に、モータが非回転状態である
と順に主駆動パルスのパルス幅が長くなる様に
し、（主駆動パルスの種類はUP／DOWNカウン
タ６のカウント数で決まり大体８種類程度用意さ
れる）。
又、非回転が続くと主駆動パルスは最大のパル
ス幅となるので、ある一定の周期でパルス幅を短
くする必要がある。
ス幅となるので、ある一定の周期でパルス幅を短
くする必要がある。
その周期を決めるのがカウンタ７である。カウ
ンタ７は分周回路２からの信号をカウントし
UP／DOWNカウンタ６のDOWN信号を発生し
一定周期で主駆動パルスのパルス幅を短くする。
ンタ７は分周回路２からの信号をカウントし
UP／DOWNカウンタ６のDOWN信号を発生し
一定周期で主駆動パルスのパルス幅を短くする。
この様に、複数の主駆動パルスをUP／DOWN
する事で最適な駆動パルスを自動的に決めるのが
補正駆動方式の特徴である。
する事で最適な駆動パルスを自動的に決めるのが
補正駆動方式の特徴である。
そこで本発明は、デコーダ回路をROM化し、
かつデコーダROMのアドレスを外部より任意に
指定出来る構成とする事で駆動パルスのパルス幅
を自由に選択出来る様にしたものである。
かつデコーダROMのアドレスを外部より任意に
指定出来る構成とする事で駆動パルスのパルス幅
を自由に選択出来る様にしたものである。
以下第２図を用いて本発明を説明する。
分周回路１０は発振回路（図示せず。）の基準
信号を分周し、デコーダROM１１、主駆動パル
ス発生回路１５、カウンタ１４へ分周信号を出力
する。デコーダROM１１は、分周信号をデコー
ドし主駆動パルス発生回路１５は、デコーダ
ROM１１からのクロツク信号と分周回路１０と
の信号で主駆動パルスを発生し駆動回路１６へ出
力する。
信号を分周し、デコーダROM１１、主駆動パル
ス発生回路１５、カウンタ１４へ分周信号を出力
する。デコーダROM１１は、分周信号をデコー
ドし主駆動パルス発生回路１５は、デコーダ
ROM１１からのクロツク信号と分周回路１０と
の信号で主駆動パルスを発生し駆動回路１６へ出
力する。
駆動回路１６は、入力される駆動パルスでモー
タ（図示せず。）を駆動すると供に、モータの回
転非回転情報をROMアドレスコントロール１２
へ出力する。
タ（図示せず。）を駆動すると供に、モータの回
転非回転情報をROMアドレスコントロール１２
へ出力する。
ROMアドレスコントロール回路１２は、駆動
回路１６の回転非回転情報とカウンタ１４からの
信号でデコーダROM１１のアドレスを制御す
る。又、ROMアドレスコントロール回路１２の
初期値は、外部より書き込み可能な記憶素子で構
成された記憶回路１３の内容で与えられる関係に
ある。
回路１６の回転非回転情報とカウンタ１４からの
信号でデコーダROM１１のアドレスを制御す
る。又、ROMアドレスコントロール回路１２の
初期値は、外部より書き込み可能な記憶素子で構
成された記憶回路１３の内容で与えられる関係に
ある。
ROMアドレスコントロール回路１２の内容
は、駆動回路１６からの非回転信号で、ROMア
ドレスの大きい方へ変化し、カウンタ１４からの
信号でアドレスが小さい方へ変化する。
は、駆動回路１６からの非回転信号で、ROMア
ドレスの大きい方へ変化し、カウンタ１４からの
信号でアドレスが小さい方へ変化する。
ROMアドレスコントロール回路１２の初期値
は、記憶回路１３から与えられた状態を最小アド
レスとし駆動回路１６からの非回転信号でアドレ
スがUPし、カウンタ１４の信号でDOWNする構
成となつている。
は、記憶回路１３から与えられた状態を最小アド
レスとし駆動回路１６からの非回転信号でアドレ
スがUPし、カウンタ１４の信号でDOWNする構
成となつている。
そこで、デコーダROM１１の内容を28ワード
とし駆動パルスで1.2ms〜7.8msステツプで28種
相当とする。
とし駆動パルスで1.2ms〜7.8msステツプで28種
相当とする。
それにともないROMアドレスコントロール回
路１２も28ワードの任意のアドレスを指定出来る
様にする事で、主駆動パルスのパルス幅を自由に
指定する事が出来る。
路１２も28ワードの任意のアドレスを指定出来る
様にする事で、主駆動パルスのパルス幅を自由に
指定する事が出来る。
次に以上述べた実施例の一具体例を第３図に示
し更に具体的に説明する。
し更に具体的に説明する。
１１，１２，１３，１５は第２図で述べたよう
にそれぞれ、１１はデコーダROM、１２は
ROMアドレスコントロール回路、１３は記憶回
路、１５は主駆動パルス発生回路である。
にそれぞれ、１１はデコーダROM、１２は
ROMアドレスコントロール回路、１３は記憶回
路、１５は主駆動パルス発生回路である。
記憶回路１３の記憶素子１３Ｇ〜１３Ｋは、た
とえば電気的に書替え可能な読み出し専用メモリ
ーを用い、１３Ａ〜１３Ｅはそれぞれのメモリー
にデータを書き込む為の入力端子である。１３Ｆ
はデータを書込む為の電圧印加端子である。
とえば電気的に書替え可能な読み出し専用メモリ
ーを用い、１３Ａ〜１３Ｅはそれぞれのメモリー
にデータを書き込む為の入力端子である。１３Ｆ
はデータを書込む為の電圧印加端子である。
記憶回路１３は、本実施例ではデコーダROM
１１の28ワードのアドレスをそれぞれ独立して指
定出来る様にする為5bitの構成となつている。
１１の28ワードのアドレスをそれぞれ独立して指
定出来る様にする為5bitの構成となつている。
記憶回路１３のそれぞれの記憶素子を１３Ｇ〜
１３Ｋの出力信号は、ROMアドレスコントロー
ル回路１２の28進UP／DOWNカウンタ１２Ａ
（図面が煩雑になるので詳細なUP／DOWNカウ
ンタの構成は示さない）の各bitのSet、Reset端
子に接続される。
１３Ｋの出力信号は、ROMアドレスコントロー
ル回路１２の28進UP／DOWNカウンタ１２Ａ
（図面が煩雑になるので詳細なUP／DOWNカウ
ンタの構成は示さない）の各bitのSet、Reset端
子に接続される。
UP／DOWNカウンタ１２ＡのUP信号は、駆
動回路からの非回転情報で与えられ、DOWN信
号はDOWN周期を決めるカウンタで与えられる。
UP／DOWNカウンタの初期値は、電子回路の
Resetと、初期値を基準にしてある一定数をカウ
ントするカウンタ（図示せず。）の出力信号Ａと、
UP／DOWNカウンタ１２Ａの内容と記憶回路１
３の一致を検出するゲート群１２Ｄの信号で、設
定される関係にある。
動回路からの非回転情報で与えられ、DOWN信
号はDOWN周期を決めるカウンタで与えられる。
UP／DOWNカウンタの初期値は、電子回路の
Resetと、初期値を基準にしてある一定数をカウ
ントするカウンタ（図示せず。）の出力信号Ａと、
UP／DOWNカウンタ１２Ａの内容と記憶回路１
３の一致を検出するゲート群１２Ｄの信号で、設
定される関係にある。
記憶回路１３の内容に設定されたUP／DOWN
カウンタ１２Ａの出力5bitは、デコーダROM１
１に接続され、デコーダROM１１のアドレスを
制御する。デコーダROM１１は、ROMアドレ
スコントロール回路１２の信号で決められたアド
レスと分周回路１０からの分周信号でクロツクパ
ルスを主駆動パルス発生回路１５へ出力する。
カウンタ１２Ａの出力5bitは、デコーダROM１
１に接続され、デコーダROM１１のアドレスを
制御する。デコーダROM１１は、ROMアドレ
スコントロール回路１２の信号で決められたアド
レスと分周回路１０からの分周信号でクロツクパ
ルスを主駆動パルス発生回路１５へ出力する。
主駆動パルス発生回路１５は、分周回路１０か
らの１HzとデコーダROM１１からのクロツクパ
ルスによつて主駆動パルスを駆動回路へ出力する
関係にある。そこで、記憶回路１３でROMアド
レスコントロール回路１２の初期値を22アドレス
に設定したときの動作を説明する。ROMアドレ
スが22に設定されると最初の主駆動パルスのパル
ス幅は6.6msのパルス幅となる。以後非回転が続
くと駆動回路１６からのUPカウント信号により
順にROMアドレスが23，24，25，26，27と大き
くなるに従つて、駆動パルスは6.8，7.1，7.3，
7.6，7.8msとパルス幅が広くなつて行く。このと
き主駆動パルスの数は、信号Ａを発生するカウン
タのカウント数で決まる。このカウンタをたとえ
ば８進カウンタとしても、パルス幅の最大はゲー
ト１２ＥでUPカウント信号が阻止されるので
7.8msである。
らの１HzとデコーダROM１１からのクロツクパ
ルスによつて主駆動パルスを駆動回路へ出力する
関係にある。そこで、記憶回路１３でROMアド
レスコントロール回路１２の初期値を22アドレス
に設定したときの動作を説明する。ROMアドレ
スが22に設定されると最初の主駆動パルスのパル
ス幅は6.6msのパルス幅となる。以後非回転が続
くと駆動回路１６からのUPカウント信号により
順にROMアドレスが23，24，25，26，27と大き
くなるに従つて、駆動パルスは6.8，7.1，7.3，
7.6，7.8msとパルス幅が広くなつて行く。このと
き主駆動パルスの数は、信号Ａを発生するカウン
タのカウント数で決まる。このカウンタをたとえ
ば８進カウンタとしても、パルス幅の最大はゲー
ト１２ＥでUPカウント信号が阻止されるので
7.8msである。
逆にデコーダROM１１のこの場合の初期値で
ある22アドレスでダウンカウント入力があると、
UP／DOWNカウンタ１２Ａと記憶回路１３の一
致を検出するゲート群１２Ｄの出力で、ダウンカ
ウントが１２Ｆで阻止される。したがつて主駆動
パルスのパルス幅は記憶回路１３で設定された初
期値を最小パルス幅としそれ以上短くならない。
ある22アドレスでダウンカウント入力があると、
UP／DOWNカウンタ１２Ａと記憶回路１３の一
致を検出するゲート群１２Ｄの出力で、ダウンカ
ウントが１２Ｆで阻止される。したがつて主駆動
パルスのパルス幅は記憶回路１３で設定された初
期値を最小パルス幅としそれ以上短くならない。
この様に、記憶回路１３に設定したデコーダ
ROM１１の初期アドレスによつて任意の駆動パ
ルス幅が選択出来る。このROMアドレスと駆動
パルス幅の関係を第４図に示しておく。
ROM１１の初期アドレスによつて任意の駆動パ
ルス幅が選択出来る。このROMアドレスと駆動
パルス幅の関係を第４図に示しておく。
以上述べた様に本発明によれば、従来組合せ回
路で設計されたデコーダ部分をROM化する事で
従来の回路より比較的容易に駆動パルス幅が変更
出来るとともに、駆動パルスのパルス幅を決定す
るROMのROMアドレスを電子回路の外部より
任意に選択する事で、任意の駆動パルスが選択出
来る様にした新規な電子時計を提供する事が出来
る。
路で設計されたデコーダ部分をROM化する事で
従来の回路より比較的容易に駆動パルス幅が変更
出来るとともに、駆動パルスのパルス幅を決定す
るROMのROMアドレスを電子回路の外部より
任意に選択する事で、任意の駆動パルスが選択出
来る様にした新規な電子時計を提供する事が出来
る。
したがつて従来、ステツプモータの設計変更に
ともない電子回路の再開発を行なう必要がある
が、本発明では駆動パルス幅を決定するデコーダ
部分を従来の組合せ回路からROM化しているの
で変更が比較的容易に行なえる効果が有る。さら
に、実施例に示す様にROMアドレスを電子回路
の外部から指定出来る様な構成とする事で電子回
路の再開発の必要を無くすと同時に、ステツプモ
ータの設計上の自由度も増す効果がある。
ともない電子回路の再開発を行なう必要がある
が、本発明では駆動パルス幅を決定するデコーダ
部分を従来の組合せ回路からROM化しているの
で変更が比較的容易に行なえる効果が有る。さら
に、実施例に示す様にROMアドレスを電子回路
の外部から指定出来る様な構成とする事で電子回
路の再開発の必要を無くすと同時に、ステツプモ
ータの設計上の自由度も増す効果がある。
なお、本発明の実施例では、補正駆動方式を用
いた電子時計の主駆動パルスの任意選択について
限定して説明したが、本発明はステツプモータを
用いた電子時計全てに適用可能である。
いた電子時計の主駆動パルスの任意選択について
限定して説明したが、本発明はステツプモータを
用いた電子時計全てに適用可能である。
第１図は従来の補正駆動方式を用いた電子時計
を示すブロツク図、第２図は本発明の一実施例を
示す図、第３図は本発明の一具体例を示す図、第
４図はROMアドレスと主駆動パルス幅の対応を
示す図である。 １……発振回路、２……分周回路、３……デコ
ーダ回路、４……ワンシヨツトパルス発生回路、
５……駆動回路、６……UP／DOWNカウンタ、
７……カウンタ、８……ステツプモータ、９……
指針表示部、１０……分周回路、１１……デコー
ダROM、１２……ROMアドレスコントロール
回路、１３……記憶回路、１４……カウンタ、１
５……主駆動パルス発生回路、１６……駆動回
路。
を示すブロツク図、第２図は本発明の一実施例を
示す図、第３図は本発明の一具体例を示す図、第
４図はROMアドレスと主駆動パルス幅の対応を
示す図である。 １……発振回路、２……分周回路、３……デコ
ーダ回路、４……ワンシヨツトパルス発生回路、
５……駆動回路、６……UP／DOWNカウンタ、
７……カウンタ、８……ステツプモータ、９……
指針表示部、１０……分周回路、１１……デコー
ダROM、１２……ROMアドレスコントロール
回路、１３……記憶回路、１４……カウンタ、１
５……主駆動パルス発生回路、１６……駆動回
路。
Claims (1)
- １ 複数のパルス幅を有する駆動パルスによりス
テツプモータを駆動する電子時計において、アド
レスに応じて段階的に変化するパルス幅データを
格納し前記駆動パルスのパルス幅を分周回路の信
号により合成するデコーダROMと、前記デコー
ダROMの出力に対応したパルス幅の駆動パルス
を出力する駆動パルス発生回路と、前記デコーダ
ROMのROMアドレスを制御するアドレスコン
トロール回路と、当該パルスモータを駆動するた
めに使用が所望されるパルス幅のうち最も狭いパ
ルス幅に対応するパルス幅データが格納されるア
ドレス値を初期値として前記アドレスコントロー
ル回路に供給する初期値設定手段を備え、前記ア
ドレスコントロール回路により前記ROMアドレ
スにより定められるパルス幅を有する駆動パルス
と前記駆動パルス発生回路より出力することを特
徴とする電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17170681A JPS5872084A (ja) | 1981-10-27 | 1981-10-27 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17170681A JPS5872084A (ja) | 1981-10-27 | 1981-10-27 | 電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5872084A JPS5872084A (ja) | 1983-04-28 |
| JPH0222349B2 true JPH0222349B2 (ja) | 1990-05-18 |
Family
ID=15928162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17170681A Granted JPS5872084A (ja) | 1981-10-27 | 1981-10-27 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5872084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999008375A1 (en) * | 1997-08-11 | 1999-02-18 | Seiko Epson Corporation | Electronic device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614976A (en) * | 1979-07-17 | 1981-02-13 | Citizen Watch Co Ltd | Circuit for electronic watch |
| JPS5669576A (en) * | 1979-11-12 | 1981-06-10 | Seiko Epson Corp | Electronic watch |
-
1981
- 1981-10-27 JP JP17170681A patent/JPS5872084A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999008375A1 (en) * | 1997-08-11 | 1999-02-18 | Seiko Epson Corporation | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5872084A (ja) | 1983-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8259536B2 (en) | Analog electronic timepiece and stepping motor driving method | |
| KR940009375B1 (ko) | 전자 수정 기능 부착 전자 시계 | |
| US4433918A (en) | Analog display electronic timepiece with multi-mode display capability | |
| US4283784A (en) | Multiple time zone, alarm and user programmable custom watch | |
| US4398832A (en) | Multifunction timepiece | |
| EP0347249B1 (en) | An IC chip for an analog electronic watch | |
| JPH0347718B2 (ja) | ||
| JPH05256958A (ja) | 電子時計 | |
| GB2138975A (en) | Analog electronic timepiece | |
| US4386423A (en) | Electronic timepiece having multi-functions | |
| JPH0222349B2 (ja) | ||
| JPS6115381B2 (ja) | ||
| GB2027233A (en) | Plural function electronic timepieces | |
| EP0336690B1 (en) | An integrated circuit for an electronic timepiece | |
| JPH0631731B2 (ja) | 温度補償機能付時計装置 | |
| US6046964A (en) | Electronic timepiece provided with a calendar | |
| JPS6037437B2 (ja) | カレンダ表示装置 | |
| EP0347250B1 (en) | Electronic alarm watch | |
| US4262347A (en) | Electronic timepiece | |
| US20170277135A1 (en) | Electronic timepiece | |
| JPS6133149B2 (ja) | ||
| JPH0743480A (ja) | 時計用ｉｃ | |
| JPH042504Y2 (ja) | ||
| JP3619629B2 (ja) | メモリのアクセス時間の制御装置 | |
| JPH10332852A5 (ja) |