JPH02224221A - 半導体装置製造方法、基板処理装置および半導体装置製造装置 - Google Patents
半導体装置製造方法、基板処理装置および半導体装置製造装置Info
- Publication number
- JPH02224221A JPH02224221A JP4299589A JP4299589A JPH02224221A JP H02224221 A JPH02224221 A JP H02224221A JP 4299589 A JP4299589 A JP 4299589A JP 4299589 A JP4299589 A JP 4299589A JP H02224221 A JPH02224221 A JP H02224221A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- atmosphere
- processing
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法における、機能性薄膜
を連続して形成する方法に関し、特に薄膜界面の適正化
及び半導体装置の歩留り向上を図る方法に関する。
を連続して形成する方法に関し、特に薄膜界面の適正化
及び半導体装置の歩留り向上を図る方法に関する。
従来の装置は、例えば特開昭62−131513号に記
載のように基板に機能性薄膜形成した後5大気雰囲気の
減圧状態の搬送通路を通して上記基板を次の機能性薄膜
形成室へ搬送するといった方法がとられていた。
載のように基板に機能性薄膜形成した後5大気雰囲気の
減圧状態の搬送通路を通して上記基板を次の機能性薄膜
形成室へ搬送するといった方法がとられていた。
上記従来技術は、薄膜形成、特に機能性の高い半導体膜
を形成した後の、該薄膜表面の状態や、基板を搬送する
通路の雰囲気の点について配慮されておらず、製造した
半導体装置が所望通りの機能を示さないといった問題が
あった。
を形成した後の、該薄膜表面の状態や、基板を搬送する
通路の雰囲気の点について配慮されておらず、製造した
半導体装置が所望通りの機能を示さないといった問題が
あった。
本発明の目的は上記不都合を改善することにある。
上記目的を達成するために、機能性膜を形成した後、基
板を大気にさらさないのはもちろんのこと、減圧状態に
ある大気雰囲気やチッ素雰囲気にも基板をさらさないよ
うにし、次処理をするようにしたものである。7すなわ
ち、機能性薄膜を形成した後の基板の搬送は、薄膜表面
に影響を与えないガスの減圧雰囲気下例えば希ガスの減
圧雰囲気下や次処理のガスの減圧雰囲気下で行なうよう
にしたものである。さらに、処理室のガス雰囲気の影響
を避けるために、基板処理の少なくとも1工程以上を、
電子サイクロトロン(以後ECRと略す)共鳴を利用し
てプラズマを発生させ、該プラズマで基板を処理するよ
うにしたものである。
板を大気にさらさないのはもちろんのこと、減圧状態に
ある大気雰囲気やチッ素雰囲気にも基板をさらさないよ
うにし、次処理をするようにしたものである。7すなわ
ち、機能性薄膜を形成した後の基板の搬送は、薄膜表面
に影響を与えないガスの減圧雰囲気下例えば希ガスの減
圧雰囲気下や次処理のガスの減圧雰囲気下で行なうよう
にしたものである。さらに、処理室のガス雰囲気の影響
を避けるために、基板処理の少なくとも1工程以上を、
電子サイクロトロン(以後ECRと略す)共鳴を利用し
てプラズマを発生させ、該プラズマで基板を処理するよ
うにしたものである。
形成直後の機能性薄膜の表面には多数の未結合手が存在
する。この未結合手は化学反応性が高いため、例えば、
膜形成後、ただちに、別処理室へ搬入し、処理しても、
途中の基板搬送通路の雰囲気が大気の減圧状態であった
場合、ここを通過する間に、上記未結合手はチッ素や酸
素と反応し、薄膜表面にはチツ化物や酸化物が形成され
る。従って、次処理にて、機能性膜を連続して形成して
も、前形成膜との界面では適正な接合面の形成が不可能
になる。そこで、基板搬送通路の雰囲気を希ガスの減圧
雰囲気にすると、未結合手部には希ガス原子が付着する
が、化学反応は起きないため5表面状態が活性のまま次
処理を施すことができる。
する。この未結合手は化学反応性が高いため、例えば、
膜形成後、ただちに、別処理室へ搬入し、処理しても、
途中の基板搬送通路の雰囲気が大気の減圧状態であった
場合、ここを通過する間に、上記未結合手はチッ素や酸
素と反応し、薄膜表面にはチツ化物や酸化物が形成され
る。従って、次処理にて、機能性膜を連続して形成して
も、前形成膜との界面では適正な接合面の形成が不可能
になる。そこで、基板搬送通路の雰囲気を希ガスの減圧
雰囲気にすると、未結合手部には希ガス原子が付着する
が、化学反応は起きないため5表面状態が活性のまま次
処理を施すことができる。
希ガス雰囲気のかわりに1次処理に用いるガスの減圧雰
囲気下にしても良く、この場合には未結合手は次に形成
される膜の構成原子に覆われるため。
囲気下にしても良く、この場合には未結合手は次に形成
される膜の構成原子に覆われるため。
次に形成される膜との場合は良好に取れる。
また、基板をプラズマを用いて処理する場合、処理する
際の動作圧力が高いと、処理後に処理室内での基板への
被処理ガス種の吸着量が増え、この結果、次処理により
形成される膜との接合面の適正が図れない問題が生じる
。従って、動作圧力が低い、電子サイクロトロン共鳴を
利用したプラズマ処理を行なった方が接合面の適正化が
図れる。
際の動作圧力が高いと、処理後に処理室内での基板への
被処理ガス種の吸着量が増え、この結果、次処理により
形成される膜との接合面の適正が図れない問題が生じる
。従って、動作圧力が低い、電子サイクロトロン共鳴を
利用したプラズマ処理を行なった方が接合面の適正化が
図れる。
また、プラズマを用いて基板を処理すると、プラズマが
照射される面、例えば基板ホルダ面とはスパッタされる
。このため、被スパツタ材の原子が基板に取り込まれる
。従って、例えばシリコン膜を形成するような際には、
基板下にシリコン板を置くとかいった工夫を行なうと、
上記した接合面の適正等がさらに推進される。
照射される面、例えば基板ホルダ面とはスパッタされる
。このため、被スパツタ材の原子が基板に取り込まれる
。従って、例えばシリコン膜を形成するような際には、
基板下にシリコン板を置くとかいった工夫を行なうと、
上記した接合面の適正等がさらに推進される。
(実施例〕
以下、本発明を実施例を用いて説明する。
実施例1
第1図は本発明に基づくプラズマ処理装置の主要部の断
面を示す。装置は、試料室1,3室の第1.2,3.プ
ラズマ処理室2a、2b、2c、基板搬送室3、それぞ
れの処理室へガス導入するガス導入管4a、4b、4c
、5a、5b、5c排気口(図省略)、RF電源6.上
部RF組電極。
面を示す。装置は、試料室1,3室の第1.2,3.プ
ラズマ処理室2a、2b、2c、基板搬送室3、それぞ
れの処理室へガス導入するガス導入管4a、4b、4c
、5a、5b、5c排気口(図省略)、RF電源6.上
部RF組電極。
下部アース電極8.ゲートバルブ9,10.試料取出し
室11.搬送室3ヘガスを送るノズル12゜搬送室3の
排気口13より成る。基板14として100(nn)角
のガラス板上にn型シリコン/ノンドープシリコン/チ
ツ化の積層膜を連続形成した。形成には試料室1あるい
は試料14をゲートバルブ9を開けて第1のプラズマ処
理室2aへ搬送し、2a内を5 X 10”−2(To
rr)まで排気後、ガスノズル4aより、アンモニア、
NHsを20Cm n /win)、5aよりモノシラ
ンSiSiH45(/win)導入し1 (Torr)
とし、RF電源よりRFを300(W)印加し、7)I
、tミf 、 A Q 203膜を被覆した上下電極7
と8の間に放電させてチツ化シリコン膜、SiN堆積さ
せた、この後、2a内を5 X 1.0−”[丁orr
)まで排気し、圧力がIX 10’−”(Torr)の
基板搬送室3内を経由してプラズマ処理室2bへ送った
。次に2b内を5X10−2(Torr)まで排気し、
次に4b、5bのガスノズルを通して水素、H2を20
(m Q /m1n)、 S i H4を5 (m
U /win)導入し、圧力1 (Torr)、RFバ
ク300(W〕にて、SiN膜上にアモルファスシリコ
ン(iJl)を堆積させた。堆積後、5×10−2(T
orr:lまで排気し、基板搬送室3を経由してプラズ
マ処理室2cへ送った。次に2c内を5X 10−2(
Torr)まで排気し、4c、5bのガスノズルを通し
て水素により5〔%〕に希釈されたホスフィン、PHa
を20 (m Q /+++in〕、及びS i H4
を5 [m Q /min]導入して、上記1層上にリ
ンドープのn型シリコン膜(n層)を堆積させた。次に
2c内を5 X 10 ”−”[Torr]まで減圧後
、試料取出し室11内に送った。上記膜形成の際、基板
搬送室内の雰囲気を、(A)ノズルによりチッ素N2を
導入後、減圧とした、減圧のチッ素雰囲気、(B)ノズ
ルによりヘリウム、Heを導入後減圧した、減圧の希ガ
ス雰囲気、とした時の形成膜をXPSにより元素分析し
た。(A)の場合、i層とn層の間に微量の酸素、水素
の他にチッ素が検出されたが、(B)の場合にはチッ素
は検出されなかった。
室11.搬送室3ヘガスを送るノズル12゜搬送室3の
排気口13より成る。基板14として100(nn)角
のガラス板上にn型シリコン/ノンドープシリコン/チ
ツ化の積層膜を連続形成した。形成には試料室1あるい
は試料14をゲートバルブ9を開けて第1のプラズマ処
理室2aへ搬送し、2a内を5 X 10”−2(To
rr)まで排気後、ガスノズル4aより、アンモニア、
NHsを20Cm n /win)、5aよりモノシラ
ンSiSiH45(/win)導入し1 (Torr)
とし、RF電源よりRFを300(W)印加し、7)I
、tミf 、 A Q 203膜を被覆した上下電極7
と8の間に放電させてチツ化シリコン膜、SiN堆積さ
せた、この後、2a内を5 X 1.0−”[丁orr
)まで排気し、圧力がIX 10’−”(Torr)の
基板搬送室3内を経由してプラズマ処理室2bへ送った
。次に2b内を5X10−2(Torr)まで排気し、
次に4b、5bのガスノズルを通して水素、H2を20
(m Q /m1n)、 S i H4を5 (m
U /win)導入し、圧力1 (Torr)、RFバ
ク300(W〕にて、SiN膜上にアモルファスシリコ
ン(iJl)を堆積させた。堆積後、5×10−2(T
orr:lまで排気し、基板搬送室3を経由してプラズ
マ処理室2cへ送った。次に2c内を5X 10−2(
Torr)まで排気し、4c、5bのガスノズルを通し
て水素により5〔%〕に希釈されたホスフィン、PHa
を20 (m Q /+++in〕、及びS i H4
を5 [m Q /min]導入して、上記1層上にリ
ンドープのn型シリコン膜(n層)を堆積させた。次に
2c内を5 X 10 ”−”[Torr]まで減圧後
、試料取出し室11内に送った。上記膜形成の際、基板
搬送室内の雰囲気を、(A)ノズルによりチッ素N2を
導入後、減圧とした、減圧のチッ素雰囲気、(B)ノズ
ルによりヘリウム、Heを導入後減圧した、減圧の希ガ
ス雰囲気、とした時の形成膜をXPSにより元素分析し
た。(A)の場合、i層とn層の間に微量の酸素、水素
の他にチッ素が検出されたが、(B)の場合にはチッ素
は検出されなかった。
上記(A)と(B)の場合で形成した上記積層膜を用い
、所定の工程を経て、トランジスタを形成した所、(A
)の場合には不良率が35〔%〕であった所が、(B)
の場合には10〔%〕以下であった。不良原因は1層と
n層の接合の不良によるものであった。先のxPS分析
と合わせて考えると、(A)の場合にはi層形成後、チ
ッ素雰囲気の基板搬送室を通過したため、形成面のダン
グリングボンドがチッ素と反応し、表面にSiN膜が形
成され、このため、上部n層との接合が旨くとれないた
めであることがわかる。一方(B)の場合のように、希
ガス雰囲気の搬送室を・基板が通過した際には、ダング
リングボンド部に希ガスは付着するが、希ガスは反応し
ないため、活性面が維持されたまま、次処理に移された
ため、適正な接合面が形成されたことがわかる。
、所定の工程を経て、トランジスタを形成した所、(A
)の場合には不良率が35〔%〕であった所が、(B)
の場合には10〔%〕以下であった。不良原因は1層と
n層の接合の不良によるものであった。先のxPS分析
と合わせて考えると、(A)の場合にはi層形成後、チ
ッ素雰囲気の基板搬送室を通過したため、形成面のダン
グリングボンドがチッ素と反応し、表面にSiN膜が形
成され、このため、上部n層との接合が旨くとれないた
めであることがわかる。一方(B)の場合のように、希
ガス雰囲気の搬送室を・基板が通過した際には、ダング
リングボンド部に希ガスは付着するが、希ガスは反応し
ないため、活性面が維持されたまま、次処理に移された
ため、適正な接合面が形成されたことがわかる。
実施例2
上記(B)の変わりに水素雰囲気の減圧状態に搬送室を
して(C)、上記と同様に1−ランジスタを製作した。
して(C)、上記と同様に1−ランジスタを製作した。
不良率は(B)の時と同じ<10〔%〕以下であった。
これらの結果より、基板搬送室の雰囲気は、希ガス雰囲
気や次処理に用いるガス種と似た雰囲気の減圧状態にす
ると、適正な半導体処理がなされることがわかる。
気や次処理に用いるガス種と似た雰囲気の減圧状態にす
ると、適正な半導体処理がなされることがわかる。
実施例3
第2図は本発明に基づく一環式の処理断面図を示す。本
装置の特徴は、プラズマを生成するのに、RF放電では
なく、電子サイクロトロン共鳴(ECR)を利用してい
る点である。本装置では磁界コイル18によりECR条
件を満たす磁界強度を真空容器内に印加し、ガスを導入
後、μ波源波管17を通して、μ波16をμ波導入窓2
1よリプラズマ生成室19(a”c)に導入するとEC
Rによりプラズマが効率良く生成する。基板ホルダ15
としては石英製のホルダを用いた。該プラズマを磁力線
22により基板処理室20(a〜C)に導入して反応ガ
スと反応させると基板に所望の処理ができる。本装置を
用い、実施例と同一ガス流量で、μ波パワ300(W)
、反応圧力lX10″″’(Torrl 、処理前後圧
力を1×10一番(Torr) 、搬送室はHe雰囲気
のI×1O−5(Torr)の減圧状態として、同一積
層膜を形成した。処理後の界面分析を行なった所、i層
及びn層の界面で微量の酸素の他に、実施例1では検出
された水素は検出されなかった。この積層膜を用いたト
ランジスタの不良率は3〔%〕以下となった。これは、
ECRプラズマの動作圧力が低いため、処理直後のダン
グリングボンドと用いたガスの反応が低くおさえられた
ため、さらなる接合面の適正化がなされたためであるこ
とがわかる。
装置の特徴は、プラズマを生成するのに、RF放電では
なく、電子サイクロトロン共鳴(ECR)を利用してい
る点である。本装置では磁界コイル18によりECR条
件を満たす磁界強度を真空容器内に印加し、ガスを導入
後、μ波源波管17を通して、μ波16をμ波導入窓2
1よリプラズマ生成室19(a”c)に導入するとEC
Rによりプラズマが効率良く生成する。基板ホルダ15
としては石英製のホルダを用いた。該プラズマを磁力線
22により基板処理室20(a〜C)に導入して反応ガ
スと反応させると基板に所望の処理ができる。本装置を
用い、実施例と同一ガス流量で、μ波パワ300(W)
、反応圧力lX10″″’(Torrl 、処理前後圧
力を1×10一番(Torr) 、搬送室はHe雰囲気
のI×1O−5(Torr)の減圧状態として、同一積
層膜を形成した。処理後の界面分析を行なった所、i層
及びn層の界面で微量の酸素の他に、実施例1では検出
された水素は検出されなかった。この積層膜を用いたト
ランジスタの不良率は3〔%〕以下となった。これは、
ECRプラズマの動作圧力が低いため、処理直後のダン
グリングボンドと用いたガスの反応が低くおさえられた
ため、さらなる接合面の適正化がなされたためであるこ
とがわかる。
実施例4
上記i層とn層の界面にて検出された酸素は。
基板ホルダにプラズマが照射されることによりスパッタ
された石英が原因と考えられる。酸素が混入すると適正
な接合面が形成されずらくなる。これを防止するため、
基板ホルダ上にシリコン板を設置して実施例3と同一の
実験を行なった、この結果、先には検出された酸素が、
本実験では検出されなかった。また、トランジスタを作
製し、不良率を調べた所、不良率は0.5〔%〕以下と
なった。このことより、プラズマが照射される面は、素
子に影響を与えない物質、例えば、シリコン膜形成時に
は、シリコンにするといった工夫を行なうと、さらに半
導体製造における処理の適正化が図れることがわかる。
された石英が原因と考えられる。酸素が混入すると適正
な接合面が形成されずらくなる。これを防止するため、
基板ホルダ上にシリコン板を設置して実施例3と同一の
実験を行なった、この結果、先には検出された酸素が、
本実験では検出されなかった。また、トランジスタを作
製し、不良率を調べた所、不良率は0.5〔%〕以下と
なった。このことより、プラズマが照射される面は、素
子に影響を与えない物質、例えば、シリコン膜形成時に
は、シリコンにするといった工夫を行なうと、さらに半
導体製造における処理の適正化が図れることがわかる。
本発明によれば、連続してプラズマ処理する方法におい
て、接合面の適正化等、デバイス特性を劣下させない処
理が可能となるため、歩留り良く形成できる効果がある
。
て、接合面の適正化等、デバイス特性を劣下させない処
理が可能となるため、歩留り良く形成できる効果がある
。
第1図は本発明の一実施例を示すRFプラズマ処理装置
の断面図、第2図は本発明の一実施例を示すプラズマ処
理装置の断面図である。 2a、2b、2c・・・基板処理室、3・・・基板搬送
室、7・・・上部RF電極、8・・・下部基板設置電極
、15・・・基板ホルダ、16・・・マイクロ波、18
・・・磁界コイル、19 a 、 19 b 、 19
c−プラズマ生成室、20 a 、 20 b 、
20 c −処理室。 手 続 補 正 書(方式) %式% および半導体装置製造装置 補正をする者 ・Iif’lとの関係 特許出願人 と、 伯+51L11体式会ll 日立 製 作 所 代 理 人 補正命令の日付 平成1年5月30日(発送臼)
の断面図、第2図は本発明の一実施例を示すプラズマ処
理装置の断面図である。 2a、2b、2c・・・基板処理室、3・・・基板搬送
室、7・・・上部RF電極、8・・・下部基板設置電極
、15・・・基板ホルダ、16・・・マイクロ波、18
・・・磁界コイル、19 a 、 19 b 、 19
c−プラズマ生成室、20 a 、 20 b 、
20 c −処理室。 手 続 補 正 書(方式) %式% および半導体装置製造装置 補正をする者 ・Iif’lとの関係 特許出願人 と、 伯+51L11体式会ll 日立 製 作 所 代 理 人 補正命令の日付 平成1年5月30日(発送臼)
Claims (1)
- 【特許請求の範囲】 1、基板を処理後、大気あるいはチッ素雰囲気、あるい
は減圧の大気雰囲気に処理基板をさらさずに、続けて次
処理を該基板上に施すことを特徴とした半導体装置製造
方法。 2、連続的に基板を処理する装置において、基板を搬送
する通過路の雰囲気を、次処理に用いるガス種のうち少
なくとも一種を含んだガス雰囲気、あるいは希ガス雰囲
気の減圧状態としたことを特徴とした特許請求の範囲第
1項に記載した半導体装置製造方法。 3、上記処理において、機能性薄膜の連続形成を含んだ
ことを特徴とした特許請求の範囲第1項及び第2項に記
載の半導体装置製造方法。 4、上記処理において、少なくともシリコンのi層の形
成後続けてシリコンのn層の形成をなす工程を含むこと
を特徴とした請求項第1項乃至第3項記載の半導体装置
製造方法。 5、上記処理において、少なくとも1つの処理に電子サ
イクロトロン共鳴を利用して発生させたプラズマを用い
、基板を処理することを特徴とした特許請求の範囲第1
項乃至第4項に記載の半導体装置製造方法。 6、基板を大気にさらさずに、少なくとも基板を処理す
る処理室と基板の搬送路を有し、基板を上記処理室と基
板搬送路の間で複数回移動させて、基板を連続的に処理
する装置において、基板搬送路の雰囲気を、次処理に用
いるガス種の少なくとも一種以上のガス雰囲気、あるい
は希ガス雰囲気の減圧状態にしてあることを特徴とした
基板処理装置。 7、上記、基板の処理において、電子サイクロトロン共
鳴を利用してプラズマを生成させ、該プラズマにより基
板を処理できるチャンバを少なくとも1つ有したことを
特徴とした特許請求の範囲第6項に記載した基板処理装
置。 8.(1)絶縁層を形成する、(2)半導体膜を形成す
る、(3)希ガス雰囲気の減圧下の基板搬送路を通す、
の3つの工程で、(1)−(3)−(2)−(3)−(
2)の順に工程手順を少なくとも含めた液晶ディスプレ
ーを製造することを特徴とした、特許請求の範囲第1項
乃至第5項に記載の半導体装置製造方法。 9、プラズマがふれる面に、形成膜と主成分が同じ材質
の物質をおくことを特徴とした特許請求の範囲第6項及
び第7項に記載の半導体装置製造装置。 10、シリコン膜をプラズマにて形成する際に、基板を
シリコン板あるいはシリコンを被覆させたホルダ上に置
いて処理することを特徴とした特許請求の範囲第1項乃
至第5項に記載の半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299589A JPH02224221A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299589A JPH02224221A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224221A true JPH02224221A (ja) | 1990-09-06 |
Family
ID=12651604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299589A Pending JPH02224221A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224221A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7507991B2 (en) | 1991-06-19 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893321A (ja) * | 1981-11-30 | 1983-06-03 | Semiconductor Energy Lab Co Ltd | 半導体装置製造装置 |
| JPS58169980A (ja) * | 1982-03-19 | 1983-10-06 | Matsushita Electric Ind Co Ltd | 光起電力素子の製造方法 |
| JPS58196063A (ja) * | 1982-05-10 | 1983-11-15 | Matsushita Electric Ind Co Ltd | 光起電力素子の製造方法 |
| JPS60211823A (ja) * | 1984-04-06 | 1985-10-24 | Agency Of Ind Science & Technol | 薄膜半導体形成装置 |
| JPS6273707A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | 半導体製造装置 |
| JPS62131513A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | 多室分離型プラズマcvd装置 |
| JPH01184928A (ja) * | 1988-01-20 | 1989-07-24 | Toshiba Corp | 薄膜形成方法 |
-
1989
- 1989-02-27 JP JP4299589A patent/JPH02224221A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893321A (ja) * | 1981-11-30 | 1983-06-03 | Semiconductor Energy Lab Co Ltd | 半導体装置製造装置 |
| JPS58169980A (ja) * | 1982-03-19 | 1983-10-06 | Matsushita Electric Ind Co Ltd | 光起電力素子の製造方法 |
| JPS58196063A (ja) * | 1982-05-10 | 1983-11-15 | Matsushita Electric Ind Co Ltd | 光起電力素子の製造方法 |
| JPS60211823A (ja) * | 1984-04-06 | 1985-10-24 | Agency Of Ind Science & Technol | 薄膜半導体形成装置 |
| JPS6273707A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | 半導体製造装置 |
| JPS62131513A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | 多室分離型プラズマcvd装置 |
| JPH01184928A (ja) * | 1988-01-20 | 1989-07-24 | Toshiba Corp | 薄膜形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7507991B2 (en) | 1991-06-19 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8105957B2 (en) | Method of producing semiconductor device | |
| KR100729876B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| JP3135189B2 (ja) | リフトオフ法 | |
| US20180102259A1 (en) | Cobalt-containing material removal | |
| US6051281A (en) | Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination | |
| KR940000906B1 (ko) | 반도체장치의 제조방법 | |
| US6025281A (en) | Passivation of oxide-compound semiconductor interfaces | |
| US5045346A (en) | Method of depositing fluorinated silicon nitride | |
| WO2005109483A1 (ja) | 電子装置用基板およびその処理方法 | |
| TWI804816B (zh) | 電漿處理裝置及電漿處理方法 | |
| JPH02224221A (ja) | 半導体装置製造方法、基板処理装置および半導体装置製造装置 | |
| JPH04336426A (ja) | 半導体装置の製造方法 | |
| JPH0492423A (ja) | 半導体集積回路装置の製造方法 | |
| JP2900725B2 (ja) | プラズマcvd法 | |
| WO2022141354A1 (zh) | 用于形成铜金属层的方法及半导体结构 | |
| US6531409B1 (en) | Fluorine containing carbon film and method for depositing same | |
| JPH0629222A (ja) | 半導体装置の製造方法 | |
| JPH0360123A (ja) | 表面処理方法および表面処理装置 | |
| US6232234B1 (en) | Method of reducing in film particle number in semiconductor manufacture | |
| JPH0239523A (ja) | 半導体基板への成膜方法 | |
| KR20210066080A (ko) | 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법 | |
| EP0648859B1 (en) | Processes for the deposition of adherent tungsten silicide films | |
| US5976919A (en) | Apparatus and method of manufacturing semiconductor element | |
| JP3031314B2 (ja) | 半導体装置の製造方法 | |
| JPH0517300A (ja) | 化合物半導体基体のエツチング方法および製造方法 |