JPH02224276A - 改良されたゲート二酸化ケイ素の無欠性とその方法 - Google Patents
改良されたゲート二酸化ケイ素の無欠性とその方法Info
- Publication number
- JPH02224276A JPH02224276A JP1281612A JP28161289A JPH02224276A JP H02224276 A JPH02224276 A JP H02224276A JP 1281612 A JP1281612 A JP 1281612A JP 28161289 A JP28161289 A JP 28161289A JP H02224276 A JPH02224276 A JP H02224276A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- layer
- gate oxide
- semiconductor material
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
」１１匹皿±１１
本発明は半導体のプｏ ｔスに関達し、詳細には改良さ
れた二酸化ケイ素ゲートの無欠性（ｉｎｔｅｇｒｉｔｙ
）とその方法に関する。
れた二酸化ケイ素ゲートの無欠性（ｉｎｔｅｇｒｉｔｙ
）とその方法に関する。
来の技術及び問題点
絶縁（８０ｔ ）基板上の半導体装置のプロセスにおい
て、ゲート酸化物とポリシリコン・ゲートを形成する前
に、装置メサ（単結晶シリコン物質）から二酸化ケイ素
＜５ｉｎ２）の層を取除くことがしばしば必要である。
て、ゲート酸化物とポリシリコン・ゲートを形成する前
に、装置メサ（単結晶シリコン物質）から二酸化ケイ素
＜５ｉｎ２）の層を取除くことがしばしば必要である。
二酸化ケイ素を取除く一つの典型的な方法は、フッ化水
素酸ウェット・エツチングである。二酸化ケイ素の絶縁
層は単結晶シリコン物質から基板を分離するので、ウェ
ット・エツチングは絶縁層もエツチングする傾向があリ
、単結晶シリコンをアンダーカットし、アンダーカット
領域を形成する。ゲート酸化物が、高温の酸化雰囲気中
で単結晶シリコン・メサの表面と側壁を酸化することに
より形成されるとき、アンダーカット領域のメ４ノの低
い角では十分な二酸化ケイ素が形成されないであろう（
方向性依存酸化率及び／またはストレス効果により）。
素酸ウェット・エツチングである。二酸化ケイ素の絶縁
層は単結晶シリコン物質から基板を分離するので、ウェ
ット・エツチングは絶縁層もエツチングする傾向があリ
、単結晶シリコンをアンダーカットし、アンダーカット
領域を形成する。ゲート酸化物が、高温の酸化雰囲気中
で単結晶シリコン・メサの表面と側壁を酸化することに
より形成されるとき、アンダーカット領域のメ４ノの低
い角では十分な二酸化ケイ素が形成されないであろう（
方向性依存酸化率及び／またはストレス効果により）。
低いメサの角の二酸化ケイ素が不十分であると、単結晶
シリコン・アイランドは、後に設けられるポリシリコン
・ゲー］・から、十分に保護されないであろう。
シリコン・アイランドは、後に設けられるポリシリコン
・ゲー］・から、十分に保護されないであろう。
ポリシリコン・ゲートと単結晶シリコンが接触するとき
、通常な回路の動作状態において、望ましくないことに
結果として回路の短絡が生じるであろう。
、通常な回路の動作状態において、望ましくないことに
結果として回路の短絡が生じるであろう。
非常に厚い側壁酸化物の層を加えることにより、非常に
厚いバリヤが形成され、エツチングでメサの角が取除か
れたり露出されることがなくなり、望ましくない短絡を
防ぐことが知られている。しかしながら、例えば衛生の
ような環境でこのように形成される装置を用いることが
望ましいならば、この方法は電離放射線への感度が増大
するため容認できない。大気圏外では、地球の大気圏内
よりも放射線がより豊富であり、より厚い側壁酸化物は
より多くの放射線を吸収する傾向にあり、保護されるべ
き回路を損傷するであろう。よって、半導体装置のポリ
シリコンと単結晶シリコンの間の短絡を防ぐには、改良
された無欠性を有するゲート酸化物が必要である。
厚いバリヤが形成され、エツチングでメサの角が取除か
れたり露出されることがなくなり、望ましくない短絡を
防ぐことが知られている。しかしながら、例えば衛生の
ような環境でこのように形成される装置を用いることが
望ましいならば、この方法は電離放射線への感度が増大
するため容認できない。大気圏外では、地球の大気圏内
よりも放射線がより豊富であり、より厚い側壁酸化物は
より多くの放射線を吸収する傾向にあり、保護されるべ
き回路を損傷するであろう。よって、半導体装置のポリ
シリコンと単結晶シリコンの間の短絡を防ぐには、改良
された無欠性を有するゲート酸化物が必要である。
を解決するための手段及び作用
本発明は、改良された無欠な側壁酸化物と、従来の側壁
酸化物に関連した問題を取除くか、または著しく少なく
する方法を含む。本発明は、窒化物バリヤを形成して、
ポリシリコン・ゲートと単結晶シリコン装置の間が短絡
しないように、より良い保護を提供する。
酸化物に関連した問題を取除くか、または著しく少なく
する方法を含む。本発明は、窒化物バリヤを形成して、
ポリシリコン・ゲートと単結晶シリコン装置の間が短絡
しないように、より良い保護を提供する。
本発明の一面によると、絶縁物に重なるｌ！結晶半導体
物質を持つ半導体基板上に、改良された無欠なゲート酸
化物構造が形成される。単結晶半導体物質とゲート酸化
物に近い絶縁物層の間に、アンダーカット領域が故意に
形成される。窒化物層がゲート酸化物上に形成され、ア
ンダーカット領域に重なり、後に設けられるポリシリコ
ン・ゲートから、単結晶半導体物質を保護する。
物質を持つ半導体基板上に、改良された無欠なゲート酸
化物構造が形成される。単結晶半導体物質とゲート酸化
物に近い絶縁物層の間に、アンダーカット領域が故意に
形成される。窒化物層がゲート酸化物上に形成され、ア
ンダーカット領域に重なり、後に設けられるポリシリコ
ン・ゲートから、単結晶半導体物質を保護する。
単結晶シリコン装置が、後に設けられるポリシリコン・
ゲートに短絡しないように保護されていることは、本発
明の技術的な利点である。
ゲートに短絡しないように保護されていることは、本発
明の技術的な利点である。
本発明とその利点が更に良く理解されるように、図面と
共に以下の詳細な説明を参照されたい。
共に以下の詳細な説明を参照されたい。
実施例
第１図は、従来の半導体装置であり、参照Ｍ号１０で示
される。装置１０は、シリコンなどのような半導体基板
１２を含む。酸化または二酸化ケイ素（Ｓ ｔ ０２
）などの絶縁層７４が、基板７２を覆う。単結晶シリコ
ンを含んでも良い、パターン処理された回路装置メサ１
６が、絶縁層１４上にある。メサ１６は、メサ１６上に
形成された酸化物層１８と、メサ１６の周囲に形成され
た酸化物側壁２０に：囲まれている。絶Ｒ層１４、酸化
物側壁２０、及び酸化物層１８の上にパターン処理され
るのは、ポリシリコン・ゲート２２である。
される。装置１０は、シリコンなどのような半導体基板
１２を含む。酸化または二酸化ケイ素（Ｓ ｔ ０２
）などの絶縁層７４が、基板７２を覆う。単結晶シリコ
ンを含んでも良い、パターン処理された回路装置メサ１
６が、絶縁層１４上にある。メサ１６は、メサ１６上に
形成された酸化物層１８と、メサ１６の周囲に形成され
た酸化物側壁２０に：囲まれている。絶Ｒ層１４、酸化
物側壁２０、及び酸化物層１８の上にパターン処理され
るのは、ポリシリコン・ゲート２２である。
装置１０が形成される工程の段階で、メサ１６はフッ化
水素酸のウェット・エツチングによりアンダーカットさ
れ、アンダーカット領域２４を形成する。側Ｍ１酸化物
２０はメサ１６の周囲とアンダーカット＠Ｍ２４の一部
を満たすが、メサ１６の角２６では酸化物の覆いは非常
に薄い。凸状の表面はストレスのために酸化物をあまり
成長させないことが、試験の結果知られている。よって
、ポリシリコン・ゲート２２とメサ１６の間には望まし
い程の絶Ｂ（酸化物）１よない。もし角２６の周囲とア
ンダーカット領域２４の酸化物がブレーク・ダウンすれ
ば、ゲート２２はメサ１６内の回路を短絡させるであろ
う。
水素酸のウェット・エツチングによりアンダーカットさ
れ、アンダーカット領域２４を形成する。側Ｍ１酸化物
２０はメサ１６の周囲とアンダーカット＠Ｍ２４の一部
を満たすが、メサ１６の角２６では酸化物の覆いは非常
に薄い。凸状の表面はストレスのために酸化物をあまり
成長させないことが、試験の結果知られている。よって
、ポリシリコン・ゲート２２とメサ１６の間には望まし
い程の絶Ｂ（酸化物）１よない。もし角２６の周囲とア
ンダーカット領域２４の酸化物がブレーク・ダウンすれ
ば、ゲート２２はメサ１６内の回路を短絡させるであろ
う。
第２図では、本発明の好ましい実施例に基づき形成され
た装置の断面図が、参照番号３０で示される。シリコン
のような基板３２が、二酸化ケイ素を含む絶縁層３４で
覆われる。単結晶シリコンと適切な能動装置を含むメサ
３６が、絶縁層３４の上にパターン処理される。アンダ
ーカット領域３８が、装置３０のプロセスで形成される
。バッド酸化物４０と側壁酸化物４２がメサ３６を取巻
く。
た装置の断面図が、参照番号３０で示される。シリコン
のような基板３２が、二酸化ケイ素を含む絶縁層３４で
覆われる。単結晶シリコンと適切な能動装置を含むメサ
３６が、絶縁層３４の上にパターン処理される。アンダ
ーカット領域３８が、装置３０のプロセスで形成される
。バッド酸化物４０と側壁酸化物４２がメサ３６を取巻
く。
本発明の重要な特徴は、アンダーカット領域３８の周囲
と中を部分的に満たすために、側壁酸化物４２に設けら
れる、シリコン窒化物（Ｓｉ３Ｎ４）のような窒化物の
無欠の層の追加である。無欠の層は窒化物フィラメント
４４を形成し、メサ３６の角４６のすぐそばの薄い酸化
物に対して、さらに絶縁を提供し、よって従来の酸化物
ブレーク・ダウンと、ポリシリコン・ゲート４８への短
絡を妨げる。
と中を部分的に満たすために、側壁酸化物４２に設けら
れる、シリコン窒化物（Ｓｉ３Ｎ４）のような窒化物の
無欠の層の追加である。無欠の層は窒化物フィラメント
４４を形成し、メサ３６の角４６のすぐそばの薄い酸化
物に対して、さらに絶縁を提供し、よって従来の酸化物
ブレーク・ダウンと、ポリシリコン・ゲート４８への短
絡を妨げる。
第３ａ図乃至第３ｆ図は、本発明の好ましい実施例の形
成に必要な主要な段階を示す。第３ａ図では、基板３２
の上には絶縁層３４が形成される。
成に必要な主要な段階を示す。第３ａ図では、基板３２
の上には絶縁層３４が形成される。
絶縁層３４は一般的に酸化または二酸化ケイ素（Ｓ ｉ
Ｏ２）を含み、基板３２は一般的にシリコンを含む。
Ｏ２）を含み、基板３２は一般的にシリコンを含む。
単結晶シリコン１５０は下にある絶縁層３４を完全に覆
う。参照番号５２で示されるマスクが次に設けられ、層
５０の中に形成されるべき望ましい能動装置領域を覆う
。マスク５２は例えば、酸化物層５４、シリコン窒化物
（Ｓ ｉ ａ Ｎ４）ｗ１５６、第二の酸化物層５８、
及びパターン処理されたフォトレジスト６０を含んでも
良い。
う。参照番号５２で示されるマスクが次に設けられ、層
５０の中に形成されるべき望ましい能動装置領域を覆う
。マスク５２は例えば、酸化物層５４、シリコン窒化物
（Ｓ ｉ ａ Ｎ４）ｗ１５６、第二の酸化物層５８、
及びパターン処理されたフォトレジスト６０を含んでも
良い。
フォトレジスト６０のパターンに従い、酸化物／窒化物
／ＩＩ化物の堆積物５４．５６．５８をエツチングする
のに、プラズマ・エツチングが用いられ、第３ａ図に示
されるような構造が形成される。
／ＩＩ化物の堆積物５４．５６．５８をエツチングする
のに、プラズマ・エツチングが用いられ、第３ａ図に示
されるような構造が形成される。
二酸化ケイ素に選択的であるシリコン・エツチング、例
えば塩素の化学的特性を用いるプラズマ・エツチングな
どが行われ、マスク５２で覆われていないシリコン層５
０の部分が全て取除かれる。
えば塩素の化学的特性を用いるプラズマ・エツチングな
どが行われ、マスク５２で覆われていないシリコン層５
０の部分が全て取除かれる。
第３ｂ図では、シリコン層５０がマスク５２の下を残し
てエツチングで取除かれ、メサ３６を形成する。次に７
オトレジスト６０が取除かれ、第３ｂ図に示されるよう
な構造が形成される。シリコン・エツチングの優に残る
ポリマーｎ１産物を取除くため、ポリマー除去が行われ
ても良い。
てエツチングで取除かれ、メサ３６を形成する。次に７
オトレジスト６０が取除かれ、第３ｂ図に示されるよう
な構造が形成される。シリコン・エツチングの優に残る
ポリマーｎ１産物を取除くため、ポリマー除去が行われ
ても良い。
第３Ｃ図では、本発明の重要な段階が説明される。従来
の技術とは違って、本発明はメサ３６を故意にアンダー
カットするために、アンダーカット除去を用いる。メサ
３６をアンダーカットして、アンダーカット領域３８を
形成するには、希釈したフッ化水素酸のウェット・エツ
チングを約二分間行うのが望ましい。
の技術とは違って、本発明はメサ３６を故意にアンダー
カットするために、アンダーカット除去を用いる。メサ
３６をアンダーカットして、アンダーカット領域３８を
形成するには、希釈したフッ化水素酸のウェット・エツ
チングを約二分間行うのが望ましい。
アンダーカット除去の結果として、酸化物層５８も取除
かれ、第３Ｃ図に示されるような構造を形成する。側壁
酸化物４２がメサ３６の側壁に熱形成により成長され、
パッド窒化物５６を取除くための後続する熱リン酸から
、メサ３６を保護する。従って第３ｄ図の構造には、基
板３２、絶縁物３４、及びパッド酸化物５４と側壁酸化
物４２に囲まれたメサ３６が含まれる。
かれ、第３Ｃ図に示されるような構造を形成する。側壁
酸化物４２がメサ３６の側壁に熱形成により成長され、
パッド窒化物５６を取除くための後続する熱リン酸から
、メサ３６を保護する。従って第３ｄ図の構造には、基
板３２、絶縁物３４、及びパッド酸化物５４と側壁酸化
物４２に囲まれたメサ３６が含まれる。
次に窒化物層６２が全構造上に設けられる。例えば、窒
化物層６２がアンダーカット領域３８も満たすことを確
実にするために、窒化物は化学気相成長により設けられ
ても良い。異方性プラズマ窒化物エツチングが用いられ
、側Ｉｌｌ化物４２からとアンダーカット領域３８のな
か以外の、窒化物１６２を取除き、無欠の層または窒化
物フィラメント４４を形成する。もしパッド酸化物５４
を取除き、しきい値電圧を調節するためにイオンを注入
することが必要ならば、パッド酸化物５４の代りに他の
パッド酸化物を再度成長させることが必要であろう。
化物層６２がアンダーカット領域３８も満たすことを確
実にするために、窒化物は化学気相成長により設けられ
ても良い。異方性プラズマ窒化物エツチングが用いられ
、側Ｉｌｌ化物４２からとアンダーカット領域３８のな
か以外の、窒化物１６２を取除き、無欠の層または窒化
物フィラメント４４を形成する。もしパッド酸化物５４
を取除き、しきい値電圧を調節するためにイオンを注入
することが必要ならば、パッド酸化物５４の代りに他の
パッド酸化物を再度成長させることが必要であろう。
第３ｆ図は、図示される装置３０を形成する最終段階で
ある。パッド酸化物５４（または置換えパッド酸化物）
はウェット・エツチングにより取除かれ、そしてゲート
酸化物が成長される。望ましいならば、パッド酸化物５
４または置換えパッド酸化物は、ゲート酸化物として使
用され得る。
ある。パッド酸化物５４（または置換えパッド酸化物）
はウェット・エツチングにより取除かれ、そしてゲート
酸化物が成長される。望ましいならば、パッド酸化物５
４または置換えパッド酸化物は、ゲート酸化物として使
用され得る。
ポリシリコン・ゲート４８が装置上に被着され、これは
次に適切にドーピングされ、パターン処理され、エツチ
ングされても良い。今やどの様な方法を用いても、完全
な半導体回路装置を形成し始めることが可能である。
次に適切にドーピングされ、パターン処理され、エツチ
ングされても良い。今やどの様な方法を用いても、完全
な半導体回路装置を形成し始めることが可能である。
改良された集積ゲート酸化物を持つ半導体装置は、この
ようにして形成される。ポリシリコン・ゲート４８とメ
サ３６の単結晶シリコン５０の間での短絡の可能性は、
窒化物フィラメント４４が加えられたために非常に減少
した。窒化物フイラメント４４は、側壁酸化物４２とア
ンダーカット領域３８の周囲を満たすことにより、メサ
３６の単結晶シリコンとゲート４８のポリシリコンの間
を、よりしつかり保護する。
ようにして形成される。ポリシリコン・ゲート４８とメ
サ３６の単結晶シリコン５０の間での短絡の可能性は、
窒化物フィラメント４４が加えられたために非常に減少
した。窒化物フイラメント４４は、側壁酸化物４２とア
ンダーカット領域３８の周囲を満たすことにより、メサ
３６の単結晶シリコンとゲート４８のポリシリコンの間
を、よりしつかり保護する。
本発明はその特定の好ましい実施例に関して説明されて
きたが、様々な変更や修正が可能であり、また本発明は
特許請求の範囲内のその変更や修正を含むものである。
きたが、様々な変更や修正が可能であり、また本発明は
特許請求の範囲内のその変更や修正を含むものである。
以上の説明に開運して更に以下の項を開示する。
（１） 絶縁層に重なる単結晶半導体物質を持つ半導
体基板上の改良された無欠のゲート酸化物構造において
、その改良とは、 単結晶半導体物質とゲート酸化物のすぐそばの絶縁物層
の間に形成されたアンダーカット領域を含み、また、 単結晶半導体物質を後に設けられるポリシリコン・ゲー
トから保護し、またゲート酸化物の無欠性を改良するた
めに、ゲート酸化物を覆いまた前記アンダーカット領域
に重なる無欠な側壁層を含む、改良された集積ゲート酸
化物構造。
体基板上の改良された無欠のゲート酸化物構造において
、その改良とは、 単結晶半導体物質とゲート酸化物のすぐそばの絶縁物層
の間に形成されたアンダーカット領域を含み、また、 単結晶半導体物質を後に設けられるポリシリコン・ゲー
トから保護し、またゲート酸化物の無欠性を改良するた
めに、ゲート酸化物を覆いまた前記アンダーカット領域
に重なる無欠な側壁層を含む、改良された集積ゲート酸
化物構造。
（２） （１）項に記載した改良された構造において
、前記無欠な層はシリコン窒化物を含む。
、前記無欠な層はシリコン窒化物を含む。
（３） 改良された半導体装置は、
絶縁物の層に慣なる単結晶半導体物質の層を表面に持つ
基板と、 前記単結晶半導体物質から形成されるメサと、前記メサ
と前記絶縁物層の間に形成されるアンダーカット領域と
、 前記メサを取囲む側！！酸化物と、また、前記単結晶物
質を絶縁し、また改良された半導体装置を形成するため
に、前記側壁の周囲と前記アンダーカット領域の中に形
成された無欠な層を含む、改良された半導体装置。
基板と、 前記単結晶半導体物質から形成されるメサと、前記メサ
と前記絶縁物層の間に形成されるアンダーカット領域と
、 前記メサを取囲む側！！酸化物と、また、前記単結晶物
質を絶縁し、また改良された半導体装置を形成するため
に、前記側壁の周囲と前記アンダーカット領域の中に形
成された無欠な層を含む、改良された半導体装置。
（４） （３）項に記載した改良された構造において
、前記集積層はシリコン窒化物を含む。
、前記集積層はシリコン窒化物を含む。
（５） ゲート酸化物の無欠性を改良する方法におい
て、 単結晶半導体物質をアンダーカットして、前記物質と絶
縁物層の間にアンダーカット領域を形成し、 前記物質に側１ｕＷＩ化物を成長させ、また、ゲート酸
化物の無欠性を改良するために、前記側壁酸化物を覆い
また前記アンダーカット領域に重なる無欠な層を形成す
ることを含む方法。
て、 単結晶半導体物質をアンダーカットして、前記物質と絶
縁物層の間にアンダーカット領域を形成し、 前記物質に側１ｕＷＩ化物を成長させ、また、ゲート酸
化物の無欠性を改良するために、前記側壁酸化物を覆い
また前記アンダーカット領域に重なる無欠な層を形成す
ることを含む方法。
（６） （５３項に記載した改良された構造において
、アンダーカットの段階はウェット・エツチングを含む
。
、アンダーカットの段階はウェット・エツチングを含む
。
（７） （６）項に記載した改良された構造において
、ウェット・エツチングの段階は、フッ化水素酸による
ウェット・エツチングを含む。
、ウェット・エツチングの段階は、フッ化水素酸による
ウェット・エツチングを含む。
（８） （５３項に記載した改良された構造において
、成長の段階は熱酸化を含む。
、成長の段階は熱酸化を含む。
（９） （５）項に記載した改良された構造において
、集積層を形成する段階は、 前記単結晶半導体物質と前記酸化物の上に、シリコン窒
化物を化学気相成長させ、また、前記窒化物をエツチン
グして、窒化物フィラメントを形成する段階を含む。
、集積層を形成する段階は、 前記単結晶半導体物質と前記酸化物の上に、シリコン窒
化物を化学気相成長させ、また、前記窒化物をエツチン
グして、窒化物フィラメントを形成する段階を含む。
（１０） （９）項に記載した改良された構造におい
て、エツチングの段階は異方性プラズマ・エツチングを
含む。
て、エツチングの段階は異方性プラズマ・エツチングを
含む。
（１１）半導体のプロセスにおける改良された方法は、
絶縁物の層に重なる単結晶半導体物質の農を表面に持つ
基板を提供し、 前記物質をマスクして、マスクされた部分とマスクされ
ていない部分を形成し、 前記マスクされていない部分を前記絶縁物層までエツチ
ングし、 アンダーカット領域を形成し、 前記マスクを取除き、 前記物質の周囲に側壁酸化物を成長させ、前記ｒＩ４ｇ
Ｍの周囲と前記アンダーカット領域の中に無欠な層を形
成し、また、 前記無欠な層と前記単結晶物質の上にポリシリコン・ゲ
ートを形成し、改良された半導体装置を形成することを
含む方法。
基板を提供し、 前記物質をマスクして、マスクされた部分とマスクされ
ていない部分を形成し、 前記マスクされていない部分を前記絶縁物層までエツチ
ングし、 アンダーカット領域を形成し、 前記マスクを取除き、 前記物質の周囲に側壁酸化物を成長させ、前記ｒＩ４ｇ
Ｍの周囲と前記アンダーカット領域の中に無欠な層を形
成し、また、 前記無欠な層と前記単結晶物質の上にポリシリコン・ゲ
ートを形成し、改良された半導体装置を形成することを
含む方法。
（１２） （１１）項に記載した方法において、マス
クの段階は、 前記物質の上に第一の酸化物層を形成し、前記第−の酸
化物の上に窒化物層を形成し、前記窒化物層の上に第二
の酸化物層を形成し、また、 前記第二の酸化物層の上にフォトレジストをパターン処
理することを含む方法。
クの段階は、 前記物質の上に第一の酸化物層を形成し、前記第−の酸
化物の上に窒化物層を形成し、前記窒化物層の上に第二
の酸化物層を形成し、また、 前記第二の酸化物層の上にフォトレジストをパターン処
理することを含む方法。
（１３） （１１）項に記載した方法において、エツ
チング段階は、塩素の化学的特性を利用したプラズマ・
エツチングを含む。
チング段階は、塩素の化学的特性を利用したプラズマ・
エツチングを含む。
（１４） （１１）項に記載した方法において、アン
ダーカット領域を形成する段階は、フッ化水素酸ウェッ
ト・エツチングを含む。
ダーカット領域を形成する段階は、フッ化水素酸ウェッ
ト・エツチングを含む。
（１５） （１１）項に記載した方法において、成長
段階は熱酸化を含む。
段階は熱酸化を含む。
（１６） （１１）項に記載した方法において、無欠
な層を形成する段階は、 シリコン窒化物を化学気相成長させ、また、前記窒化物
を異方性プラズマ・エツチングして、前記側壁の周囲と
前記アンダーカット領域の中を除いて、前記窒化物層を
取除くことを含む。
な層を形成する段階は、 シリコン窒化物を化学気相成長させ、また、前記窒化物
を異方性プラズマ・エツチングして、前記側壁の周囲と
前記アンダーカット領域の中を除いて、前記窒化物層を
取除くことを含む。
（１７）改良された無欠のゲート酸化物を持つ半導体装
１（３０）が形成される。シリコン窒化物（Ｓｉ３Ｎ４
）フィラメント（４４）が、ゲート酸化物（４２）とポ
リシリコン・ゲート（４８）の間に形成される。窒化物
層（６２）の被着に先立ち、アンダーカット領域（３８
）を故意に形成するため、アンダーカット除去が行われ
る。次に異方性プラズマ・エツチングが行われ□、窒化
物フィラメント（４４）を除く全ての窒化物層（６２）
が取除かれる。適切な装置注入の後、ポリシリコン・ゲ
ート（４８）が被着され、装置（３０）の形成が完了す
る。
１（３０）が形成される。シリコン窒化物（Ｓｉ３Ｎ４
）フィラメント（４４）が、ゲート酸化物（４２）とポ
リシリコン・ゲート（４８）の間に形成される。窒化物
層（６２）の被着に先立ち、アンダーカット領域（３８
）を故意に形成するため、アンダーカット除去が行われ
る。次に異方性プラズマ・エツチングが行われ□、窒化
物フィラメント（４４）を除く全ての窒化物層（６２）
が取除かれる。適切な装置注入の後、ポリシリコン・ゲ
ート（４８）が被着され、装置（３０）の形成が完了す
る。
第１図は従来の技術による半導体装置の断面図を示す図
面。 第２図は本発明の好ましい実施例により形成される半導
体装置の断面図を示す図面。 第３ａ図乃至第３ｆ図は、本発明の好ましい実施例によ
る半導体装置の形成を、段階的に示す断面図である。 主な符号の説明 ３２：半導体基板 ３４：絶Ｒｍ ３６：メサ ４８：ポリシリコン・ゲート ３８二アンダーカツト領域 ４６：角 ：側壁酸化物 ：窒化物フィラメント ：マスク ：フォトレジスト １２゜ １４゜ １６゜ ２２゜ ２４゜ ２６゜ ＦＩＧ、３ａ
面。 第２図は本発明の好ましい実施例により形成される半導
体装置の断面図を示す図面。 第３ａ図乃至第３ｆ図は、本発明の好ましい実施例によ
る半導体装置の形成を、段階的に示す断面図である。 主な符号の説明 ３２：半導体基板 ３４：絶Ｒｍ ３６：メサ ４８：ポリシリコン・ゲート ３８二アンダーカツト領域 ４６：角 ：側壁酸化物 ：窒化物フィラメント ：マスク ：フォトレジスト １２゜ １４゜ １６゜ ２２゜ ２４゜ ２６゜ ＦＩＧ、３ａ
Claims (2)
- （１）絶縁層に重なる単結晶半導体物質を持つ半導体基
板上の改良された無欠のゲート酸化物構造において、そ
の改良とは、 単結晶半導体物質とゲート酸化物のすぐそばの絶縁物層
の間に形成されたアンダーカット領域を含み、また、 単結晶半導体物質を後に設けられるポリシリコン・ゲー
トから保護し、またゲート酸化物の無欠性を改良するた
めに、ゲート酸化物を覆いまた前記アンダーカット領域
に重なる無欠な側壁層を含む、改良された集積ゲート酸
化物構造。 - （２）ゲート酸化物の無欠性を改良する方法において、 単結晶半導体物質をアンダーカットして、前記物質と絶
縁物層の間にアンダーカット領域を形成前記物質に側壁
酸化物を成長させ、また、 ゲート酸化物の無欠性を改良するために、前記側壁酸化
物を覆いまた前記アンダーカット領域に重なる無欠な層
を形成することを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26440688A | 1988-10-28 | 1988-10-28 | |
| US264406 | 1988-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224276A true JPH02224276A (ja) | 1990-09-06 |
Family
ID=23005936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1281612A Pending JPH02224276A (ja) | 1988-10-28 | 1989-10-27 | 改良されたゲート二酸化ケイ素の無欠性とその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224276A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905286A (en) * | 1994-11-02 | 1999-05-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR100477821B1 (ko) * | 1997-12-30 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
-
1989
- 1989-10-27 JP JP1281612A patent/JPH02224276A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905286A (en) * | 1994-11-02 | 1999-05-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6144072A (en) * | 1994-11-02 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device formed on insulating layer and method of manufacturing the same |
| US6509583B1 (en) | 1994-11-02 | 2003-01-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device formed on insulating layer and method of manufacturing the same |
| US6653656B2 (en) | 1994-11-02 | 2003-11-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device formed on insulating layer and method of manufacturing the same |
| US7001822B2 (en) | 1994-11-02 | 2006-02-21 | Renesas Technology Corp. | Semiconductor device formed on insulating layer and method of manufacturing the same |
| KR100477821B1 (ko) * | 1997-12-30 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967146B2 (en) | Isolation region forming methods | |
| EP0209939B1 (en) | Method of manufacturing a semiconductor device | |
| US4950618A (en) | Masking scheme for silicon dioxide mesa formation | |
| JP3974286B2 (ja) | 浅いトレンチアイソレーション方法 | |
| EP0095328B1 (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| US5985725A (en) | Method for manufacturing dual gate oxide layer | |
| JP2001210834A (ja) | 半導体素子のゲート絶縁膜形成方法 | |
| JP2589209B2 (ja) | 半導体装置の素子間分離領域の形成方法 | |
| US5468677A (en) | Isolation structure of semiconductor device and method for forming the same | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| US4729816A (en) | Isolation formation process with active area protection | |
| KR100244272B1 (ko) | 반도체소자의 격리막 형성방법 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US5348906A (en) | Method for manufacturing semiconductor device | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| US6579777B1 (en) | Method of forming local oxidation with sloped silicon recess | |
| JPS6252950B2 (ja) | ||
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| JP2000049352A (ja) | 半導体装置及びその製造方法 | |
| JP3321527B2 (ja) | 半導体装置の製造方法 | |
| JPH11214512A (ja) | 半導体装置の製造方法 | |
| KR100256268B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 |