JPH02224443A - Communication system - Google Patents
Communication systemInfo
- Publication number
- JPH02224443A JPH02224443A JP1042973A JP4297389A JPH02224443A JP H02224443 A JPH02224443 A JP H02224443A JP 1042973 A JP1042973 A JP 1042973A JP 4297389 A JP4297389 A JP 4297389A JP H02224443 A JPH02224443 A JP H02224443A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- processing element
- communication packet
- congestion
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、並列計算機にふける処理エレメント間の通信
制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a communication control system between processing elements in a parallel computer.
この種の技術について記載されている例としては、たと
えば特開昭60−181962号公報がある。An example of this type of technique described is, for example, Japanese Patent Application Laid-open No. 181962/1983.
従来技術における並列計算機の通信制御方式では、上記
公報にも記載されているように、送信単位である通信パ
ケット中に送信データと送信先処理エレメントアドレス
とを有し、処理エレメントが通信パケットを送信する際
には送信先処理ニレメンドアドレスより通信路によって
直接接続される隣接処理エレメントの中で最短経路とな
る処理エレメントを求め、以降はこのようにして決定さ
れた当該処理エレメントに対して通信パケットの送信を
行っていた。In the conventional communication control method for parallel computers, as described in the above publication, a communication packet, which is a transmission unit, contains transmission data and a destination processing element address, and the processing element transmits the communication packet. When doing so, the processing element with the shortest route among the adjacent processing elements directly connected by the communication path is determined from the destination processing second address, and from then on, communication packets are sent to the processing element determined in this way. was being sent.
ところが、上記従来技術においては、通信量の大小に依
存する各処理エレメント間の混雑度合の差を考慮してい
ない。そのため、特定の処理エレメント間に通信が集中
すると、その処理エレメント間の最短経路となる通信経
路上の処理エレメント(あるいは通信路)が局所的に混
雑する現象が生じる。このとき、他の処理エレメント間
の最短経路が当該混雑状態となっている通信経路と重な
ると、通信に係る時間が非常に大きくなる等のシステム
全体への影響が懸念されていた。However, the above-mentioned conventional technology does not take into consideration the difference in the degree of congestion between each processing element, which depends on the amount of communication. Therefore, when communication is concentrated between specific processing elements, a phenomenon occurs in which the processing elements (or communication paths) on the communication path that is the shortest path between the processing elements become locally congested. At this time, if the shortest route between other processing elements overlaps with the congested communication route, there is a concern that the time required for communication will become extremely long, which will affect the entire system.
本発明は、上記課題に着目してなされたものであり、そ
の目的は、特定の処理エレメント間への通信の集中が生
じた場合にも局所的な通信経路の混雑を回避し、効率的
な処理エレメント間の通信を実現することにある。The present invention has been made with a focus on the above-mentioned problems, and its purpose is to avoid congestion of local communication paths even when communication is concentrated between specific processing elements, and to achieve efficient The objective is to realize communication between processing elements.
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次のとおりである。[Means for Solving the Problems] A brief summary of typical inventions disclosed in this application is as follows.
すなわち通信パケット中に送信データとともに送信先処
理エレメントアドレスと、本来の最短距離よりもどの程
度長い経路を経てきたかを記録する迂回カウンタとを有
し、通信パケットが位置する処理エレメントからみて直
接接続されている1または2以上の隣接処理ニレメン)
・または通信路の混雑度を知り、この混雑度と上記迂回
カウンタの値との線形結合式によって評価値を算出し、
この評価値の大小によって通信パケットを送出する隣接
処理エレメントを順次決定するものである。In other words, the communication packet contains the transmission data along with the destination processing element address and a detour counter that records how much longer the route has taken than the original shortest distance, and is directly connected from the viewpoint of the processing element where the communication packet is located. one or more adjacent processing elements)
・Alternatively, know the degree of congestion of the communication channel, and calculate the evaluation value using a linear combination formula of this degree of congestion and the value of the detour counter,
Adjacent processing elements to which communication packets are to be sent are sequentially determined based on the magnitude of this evaluation value.
上記した手段によれば、通信経路の混雑のない場合には
最短経路にて通信パケットの送信が可能となり、混雑を
生じている場合においても極端に大きな迂回を避けた経
路にて通信パケットの送信が可能となるため、処理エレ
メントにおける局所的な混雑の発生を防止して効率的な
パケット通信が可能となる。According to the above-mentioned means, it is possible to send communication packets using the shortest route when there is no congestion on the communication route, and even when there is congestion, communication packets can be sent using a route that avoids extremely large detours. As a result, local congestion in processing elements can be prevented and efficient packet communication can be performed.
たとえば、ある処理エレメントに通信パケットが位置す
る場合に、通信路によって直接接続される隣接処理ニレ
メン)PE+ に通信パケットを送出した場合の迂回
カウンタの値(CTR+ )と、送信先の隣接処理工1
/メントまたは通信路の混雑度(BSY、)との線形結
合式(例えば下記の0式)により評価値(VAL+)を
算出し、この評価値が最も小さくなる隣接処理エレメン
トに対して通信パケットを送出するものである。For example, when a communication packet is located in a certain processing element, the value of the detour counter (CTR+) when the communication packet is sent to the adjacent processing element (PE+) that is directly connected to it via a communication path, and
An evaluation value (VAL+) is calculated by a linear combination formula (for example, the following 0 formula) with the /ment or communication path congestion degree (BSY,), and the communication packet is sent to the adjacent processing element where this evaluation value is the smallest. It is something that is sent out.
通信パケット103は、送信先処理エレメントアドレス
104と、迂回カウンタ105と、送信データ106と
を有している。同図に示すように、処理エレメント10
1は、PE (0,0)〜PE(2,3)のように、X
Y座標によりアドレス付けされており、通信経路107
の距離は上記XY座標上のマンハッタン距離で表される
。これにより2つの処理エレメント間、PE (Xl
、 Yt )とPE (Xi 、 YJ )との距離D
I SIJは次式■により計算可能である。The communication packet 103 includes a destination processing element address 104, a detour counter 105, and transmission data 106. As shown in the figure, processing element 10
1 is like PE (0,0)~PE(2,3),
Addressed by Y coordinate, communication path 107
The distance is expressed as the Manhattan distance on the XY coordinates. This allows the PE (Xl
, Yt) and PE (Xi, YJ)
I SIJ can be calculated using the following formula (■).
V A L (= (X X CT Rl +βX
B S Y、 ■但し、αおよびβは正規化係数
である。V A L (= (X X CT Rl +βX
B S Y, (2) where α and β are normalization coefficients.
〔実施例1〕
第1図(a)およびら)は本発明の一実施例による並列
計算機および通信パケットの概要を示している。[Embodiment 1] FIGS. 1(a) and 1(a) show an overview of a parallel computer and a communication packet according to an embodiment of the present invention.
第1図(a)において、101は処理エレメント、10
2は処理エレメント間の通信路、107は通信パケット
103の通信経路である。また、上記D I S+4=
l Xt XJ l + l Yt −Yt■
なお、以後の説明において、処理ニレメン)+01の混
雑の度合は、処理エレメント101内の受信バッファ中
の処理待ちのパケット数で表すものとする。このような
混雑状態は各処理エレメント101における評価値(V
AL+ )として次式■に従って算出される。In FIG. 1(a), 101 is a processing element;
2 is a communication path between processing elements, and 107 is a communication path for the communication packet 103. Moreover, the above D I S+4=
l Xt Such a congestion state is caused by the evaluation value (V
AL+ ) is calculated according to the following formula (■).
VAL+ =IXCTRi +2XBSYi
■なお、上式■において、CT Rs はPEI
に対して通信パケットを送出した場合の評価値、BSY
l はPE+ の混雑度(P El の受信バッファ中
の処理待ち通信パケット数)を表している。VAL+ = IXCTRi +2XBSYi
■In addition, in the above formula ■, CT Rs is PEI
Evaluation value when sending a communication packet to BSY
l represents the congestion degree of PE+ (the number of communication packets waiting to be processed in the reception buffer of PEl).
第2図は、処理エレメントPE (0,0)からPE
(1,3)に対する通信パケット103の送信の際に、
処理ニレメン)PE (0,0)に隣接されており送信
可能な全ての処理エレメント101の状態を示している
。同図によれば、通信可能な処理エレメント101はP
E (0,1)およびPE (1,0>であり、この状
態における評価値(VAL+ )ltPE (0,1)
が2、PE (1゜0)が0となっている。したがって
、通信パケット103は、より評価値の小さいPE (
1,0)にまず送信される。Figure 2 shows processing elements PE (0,0) to PE
When transmitting the communication packet 103 to (1, 3),
The state of all processing elements 101 adjacent to PE (0,0) and capable of transmitting data is shown. According to the figure, the communicable processing element 101 is P
E (0,1) and PE (1,0>, and the evaluation value (VAL+) in this state is PE (0,1)
is 2, and PE (1°0) is 0. Therefore, the communication packet 103 is transmitted to PE (
1,0) is first transmitted.
第3図は、引き続いて上記PE (1,0)より送信可
能となっている全ての処理エレメント101の状態を示
している。なお、本実施例では通信パケットの送信元の
処理エレメント(ここではPE(0,0))に対しては
再送しないものとしており、したがって、PE (1,
0)から通信可能な処理エレメント101は、PE (
1,1)およちPE (2,0)となる。この状態にお
ける評価値は、ここではPE (1,1)は4、PE
(2゜0)は2となり、評価値の小さいPE (2,0
)に対して通信パケット103が送信される。このとき
、通信パケット103内の迂回カウンタ1゜5は”2”
となる。FIG. 3 shows the status of all processing elements 101 that are subsequently enabled to transmit from PE (1,0). Note that in this embodiment, retransmission is not performed to the processing element that is the source of the communication packet (here, PE (0, 0));
The processing element 101 that can communicate with PE (
1,1) and PE (2,0). The evaluation value in this state is PE (1, 1) is 4, PE
(2゜0) becomes 2, and PE with a small evaluation value (2,0
) A communication packet 103 is transmitted to. At this time, the detour counter 1゜5 in the communication packet 103 is "2".
becomes.
上記第1図〜第3図と同様に以後は第4図〜第7図に示
すように、各処理エレメント101において次の処理エ
レメント101の評価値が順次比較されて通信経路(第
1図で示す1o7)が決定される。Similarly to FIGS. 1 to 3 above, as shown in FIGS. 4 to 7, each processing element 101 sequentially compares the evaluation value of the next processing element 101, and 1o7) is determined.
このように、本実施例では、混雑度の大きい処理エレメ
ントPE (1,1)を迂回して通信パケット103が
PE (0,0)からPE (1,3)まで送信される
ため、局所的な通信経路の混雑を避けて効率的な処理エ
レメント間の通信が可能となっている。In this way, in this embodiment, the communication packet 103 is transmitted from PE (0,0) to PE (1,3), bypassing the processing element PE (1,1) with a high degree of congestion. This enables efficient communication between processing elements while avoiding congestion of communication paths.
〔実施例2〕
第8図(a)およびら)は本発明の別の実施例による並
列計算機および通信パケットの概要を示している。[Embodiment 2] FIGS. 8(a) and 8(a) show an outline of a parallel computer and communication packet according to another embodiment of the present invention.
第8図(a)において、201は処理エレメント、20
2は処理エレメント間の通信路をそれぞれ示している。In FIG. 8(a), 201 is a processing element;
2 indicates communication paths between processing elements.
本実施例2において、通信パケット203は同図ら)に
示すように、送信先処理エレメントアドレス204と、
迂回カウンタ205と、迂回制限値レジスタ207と、
送信データ206とで構成されている。In the second embodiment, the communication packet 203 includes a destination processing element address 204, as shown in FIG.
a detour counter 205, a detour limit value register 207,
It is composed of transmission data 206.
本実施例2の処理エレメント201は、第8図からも明
かなように、3次元的な配列構造を有しており、PE
(0,O,O)〜PE (2,2,2〉のように、xY
Z座標によりアドレス付けされている。As is clear from FIG. 8, the processing element 201 of the second embodiment has a three-dimensional array structure, and the PE
(0,O,O)~PE (2,2,2〉, xY
Addressed by Z coordinate.
ここで、下記のように定義される関数SGNを用いると
、
SGN (1,J)=
1:lとJの符号が等しいか、■またはJが0:IとJ
の符号が等しくない ■ここで、送信先処理
エレメントアドレス204が(XL 、 yt 、
Z、 )の通信パケットを処理エレメントP E (X
t 、 Yt 、 Zt )から他の処理エレメン
トPE (XJ 、 YJ 、 ZJ ) ニ送信
する際に、それが最短経路となるか否かは、次式■の値
が3″となるか否かによって算出することができる。Here, if we use the function SGN defined as below, SGN (1, J) = 1: I and J have the same sign, or J is 0: I and J
■Here, the destination processing element address 204 is (XL, yt,
Processing element P E (X
t, Yt, Zt) to another processing element PE (XJ, YJ, ZJ), whether or not it is the shortest path depends on whether the value of the following formula (■) is 3'' or not. It can be calculated.
SGN ((Xt Xt >、 (Xt
XJ ))+SGN ((Yt Yt )
、 (Yt YJ ))+SGN ((Z
s Zi )、 (Zt Zj ))■
なお、本実施例においても、処理エレメント201の混
雑度は処理ニレメン)201内の受信バッファ中の処理
待ちのパケット数で表す、二ととする。SGN ((Xt
XJ ))+SGN ((Yt Yt)
, (Yt YJ ))+SGN ((Z
s Zi ), (Zt Zj ))■ In this embodiment as well, the congestion degree of the processing element 201 is expressed as the number of packets waiting to be processed in the reception buffer in the processing element 201, and is assumed to be 2.
また、各処理エレメント201では、次式によってその
評価値を算出するものとする。Furthermore, each processing element 201 calculates its evaluation value using the following equation.
VAL+=
I XCTRt +2 XBSYt
(CT R,≦LMT、) ■−12XCTRt
+ I XBSYt(CTR,>LMT、)
■−2上式において、VAL、はPEI に対して
通信パケットを送出した場合の評価値、CTR,はPE
、に対して通信パケットを送出した場合の迂回カウンタ
の値、BSY+ はPE、の混雑度、すなわちPEI
の受信バッファ中の処理待ち通信パケット数、CTR,
は通信パケット内の迂回カウンタの現在値、LMT、は
通信パケット内の迂回制限値レジスタの値をそれぞれ示
している。VAL+= I XCTRt +2 XBSYt (CT R, ≦LMT,) ■-12XCTRt
+ I XBSYt(CTR,>LMT,)
■-2 In the above equation, VAL is the evaluation value when a communication packet is sent to PEI, and CTR is the evaluation value when sending a communication packet to PEI.
, the value of the detour counter when a communication packet is sent to , BSY+ is the congestion degree of PE, that is, PEI
The number of communication packets waiting to be processed in the receive buffer, CTR,
indicates the current value of the detour counter in the communication packet, and LMT indicates the value of the detour limit value register in the communication packet.
上記0式により得られた評価値に基づいて、迂回制限値
レジスタの値が大きい通信パケットはど、迂回させて局
所的な混雑を発生させないようにすればよい。また逆に
、迂回制限値レジスタの値が小さな通信パケットは、迂
回が少なくなるように送信される。Based on the evaluation value obtained from the above equation 0, communication packets with a large value in the detour limit value register may be detoured to avoid causing local congestion. Conversely, communication packets with a small value in the detour limit value register are transmitted so that detours are reduced.
さらに、送信元の処理エレメントでは、次式■にしたが
って迂回制限値レジスタの値を通信パケットに設定する
ものとする。Furthermore, it is assumed that the transmission source processing element sets the value of the detour limit value register in the communication packet according to the following equation (2).
LMT、 =
3 (Xt Xt + Yt Y
t )/2■
上式■において、Xr およびYr は送信元処理アド
レスを示し、X、およびYt は送信先処理アドレスを
それぞれ示している。LMT, = 3 (Xt Xt + Yt Y
t )/2■ In the above formula (■), Xr and Yr represent the source processing address, and X and Yt represent the destination processing address, respectively.
すなわち、■式によって、送信元から送信先までが遠い
位置にある通信パケット程、迂回制限値レジスタの値が
小さくなり、優先されることになる。That is, according to formula (2), the farther the communication packet is from the source to the destination, the smaller the value of the detour limit value register becomes, and the communication packet is given priority.
次に、第8図によって具体例で説明する。Next, a specific example will be explained with reference to FIG.
第8図において、通信パケット203は、送信元がPE
(2,1,2)、送信先がPE (2,2゜0)で、
PE (2,1,2)→PE (2,0,2) →PE
(1,0,2) →PE (1,1,2) →
PE (1,1,1)の経路を経ているものとする。In FIG. 8, the communication packet 203 is sent from a PE.
(2,1,2), the destination is PE (2,2°0),
PE (2,1,2) → PE (2,0,2) →PE
(1,0,2) →PE (1,1,2) →
It is assumed that the route is PE (1, 1, 1).
PE (2,1,2)において通信パケット203の迂
回制限値レジスタ207は、前述の■式によって” 1
.5”に設定されており、迂回カウンタ205は、これ
までに2回だけ迂回が発生したために”2”に設定され
ている。In PE (2, 1, 2), the detour limit value register 207 of the communication packet 203 is set to "1" according to the above-mentioned formula (■).
.. The detour counter 205 is set to "2" because detours have occurred only twice so far.
第9図では、処理エレメントPE (1,1,1)より
送信可能な全ての処理エレメント201の状態を示して
いる。同図に示すように処理エレメント(1,1,1)
より送信可能な処理エレメント 201 は、 PE
(1,0,1) 、 PE (0,1゜1)、P
E (2,1,1)、PE (1,2,1)およびPE
(1,1,0)の5個がある。同図の評価値からも明
かなように、各処理エレメント21において評価値が最
小となるのは弐〇−1と式■−2とでそれぞれ異なる。FIG. 9 shows the states of all processing elements 201 that can transmit data from processing element PE (1, 1, 1). As shown in the figure, the processing element (1, 1, 1)
The processing element 201 that can transmit more than PE
(1,0,1), PE (0,1゜1), P
E (2,1,1), PE (1,2,1) and PE
There are five (1, 1, 0). As is clear from the evaluation values in the figure, the minimum evaluation value for each processing element 21 is different between 2-1 and 2-2.
本実施例ではこのような場合、通信パケット203の迂
回カウンタ205の値(CTR,)が”2″、迂回制限
値レジスタ207の値(LMT、)が” 1.5”であ
るため(CTR,>LMT、) 、式■−2が優先的に
採用され、通信パケット203はPE (1,1゜0)
に対して送信される。In this embodiment, in such a case, the value (CTR, ) of the detour counter 205 of the communication packet 203 is "2" and the value (LMT, ) of the detour limit value register 207 is "1.5". >LMT, ), formula ■-2 is preferentially adopted, and the communication packet 203 is PE (1,1゜0)
sent to.
ここで、もし迂回制限値レジスタ207の値が迂回カウ
ンタ205の値よりも大きければ、すなわちCTR,≦
LMT、であれば式■−1が優先的に採用され、通信パ
ケット203は局所的な混雑緩和のために、迂回を発生
し、PE (1,0゜1)に送信されることとなる。Here, if the value of the detour limit value register 207 is larger than the value of the detour counter 205, that is, CTR, ≦
In the case of LMT, formula (1) is preferentially adopted, and communication packet 203 takes a detour to alleviate local congestion and is transmitted to PE (1,0°1).
このように、本実施例によれば処理エレメント201が
3次元的な配列で通信路202によって相互に接続され
ている場合にも、実施例1と同様に、通信経路の混雑の
ない場合には最短経路にて通信パケットの送信が可能と
なり、混雑を生じている場合においても極端に大きな迂
回を避けた経路にて通信パケットの送信が可能となるた
め、処理エレメントにおける局所的な混雑の発生を防止
して効率的なパケット通信が可能となる。As described above, according to the present embodiment, even when the processing elements 201 are arranged in a three-dimensional manner and are interconnected by the communication paths 202, as in the first embodiment, when the communication paths are not congested, Communication packets can be sent using the shortest route, and even when congestion occurs, communication packets can be sent using a route that avoids extremely large detours, which prevents local congestion in processing elements. This enables efficient packet communication.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、通信経路の混雑のない場合には最短経路にて
通信パケットの送信が可能となり、混雑を生じている場
合においても極端に大きな迂回を避けた経路にて通信パ
ケットの送信が可能となるため、処理エレメントにおけ
る局所的な混雑の発生を防止して効率的なパケット通信
が可能となる。In other words, if the communication route is not congested, communication packets can be sent using the shortest route, and even if the communication route is congested, communication packets can be sent using a route that avoids extremely large detours. , it is possible to prevent local congestion in processing elements and to perform efficient packet communication.
第1図(a)および(5)は本発明の実施例1による並
列計算機右よび通信パケットの概要を示す説明図、第2
図〜第7図は実施例1において、処理エレメントから隣
接処理エレメントに対する通信パケットの送信の際に、
送信可能な全ての隣接処理エレメントの状態を示す説明
図、
第8図(a)および0は本発明の実施例2による並列計
算機および通信パケットの概要を示す説明図、第9図は
実施例2において、処理エレメントから隣接処理エレメ
ントに対する通信ノくケラトの送信の際に、送信可能な
全ての隣接処理エレメントの状態を示す説明図である。
101・・・処理エレメント、102・・・通信路、1
03・・・通信パケット、104・・・送信先処理エレ
メントアドレス、105・・・迂回カウンタ、106・
・・送信データ、107・・・通信経路、201・・・
処理エレメント、203・・・通信パケット、204・
・・送信先処理エレメントアドレス、205・・・迂回
カウンタ、206・・・送信データ、207・・・迂回
制限値レジスタ。
第1図
第2図
第3図
101:処理エレメント
102:通信路
103:通信パケット
104:送信先処理エレメントアドレス105:迂回カ
ウンタ
106:送信データ
第4図
第
図
第
図
第
図
第
図1(a) and (5) are explanatory diagrams showing an overview of the parallel computer and communication packets according to the first embodiment of the present invention, and FIG.
7 to 7 show that in the first embodiment, when a communication packet is transmitted from a processing element to an adjacent processing element,
An explanatory diagram showing the states of all adjacent processing elements that can be transmitted; FIGS. 8(a) and 0 are explanatory diagrams showing an overview of a parallel computer and communication packets according to the second embodiment of the present invention; FIG. 9 is an explanatory diagram showing the outline of a communication packet according to the second embodiment of the present invention. FIG. 3 is an explanatory diagram showing the states of all adjacent processing elements that can transmit when a communication node is transmitted from a processing element to an adjacent processing element in FIG. 101... Processing element, 102... Communication path, 1
03... Communication packet, 104... Destination processing element address, 105... Detour counter, 106...
...Transmission data, 107...Communication route, 201...
Processing element, 203... Communication packet, 204.
. . . Destination processing element address, 205 . . . Detour counter, 206 . . . Transmission data, 207 . . . Detour limit value register. Fig. 1 Fig. 2 Fig. 3 101: Processing element 102: Communication path 103: Communication packet 104: Destination processing element address 105: Detour counter 106: Transmission data Fig. 4 Fig. Fig. Fig. Fig. Fig. 3
Claims (1)
続された処理エレメント間で情報を送受信する通信シス
テムであって、通信パケット中に送信データとともに送
信先処理エレメントアドレスと、本来の最短距離よりも
どの程度長い経路を経てきたかを記録する迂回カウンタ
とを有し、通信パケットが位置する処理エレメントから
みて直接接続されている1または2以上の隣接処理エレ
メントまたは通信路の混雑度を知り、この混雑度と上記
迂回カウンタの値との線形結合式によって評価値を算出
し、この評価値の大小によって通信パケットを送出する
隣接処理エレメントを順次決定することを特徴とする通
信方式。 2、上記混雑度は対象となる処理エレメントの受信バッ
ファ内の処理待ちのパケット数によって決定されるもの
であることを特徴とする請求項1記載の通信方式。[Claims] 1. A communication system in which information is transmitted and received between processing elements connected by a communication path using a communication packet as a transmission unit, wherein the communication packet contains transmission data as well as a destination processing element address and an original address. congestion of one or more adjacent processing elements or communication paths that are directly connected from the perspective of the processing element where the communication packet is located, and a detour counter that records how much longer the route has taken than the shortest distance of A communication method characterized in that the degree of congestion is known, an evaluation value is calculated by a linear combination of this degree of congestion and the value of the detour counter, and adjacent processing elements to which communication packets are to be sent are sequentially determined based on the magnitude of this evaluation value. . 2. The communication system according to claim 1, wherein the congestion degree is determined by the number of packets waiting to be processed in a reception buffer of a target processing element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042973A JPH02224443A (en) | 1989-02-27 | 1989-02-27 | Communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042973A JPH02224443A (en) | 1989-02-27 | 1989-02-27 | Communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224443A true JPH02224443A (en) | 1990-09-06 |
Family
ID=12650983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1042973A Pending JPH02224443A (en) | 1989-02-27 | 1989-02-27 | Communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224443A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295236A (en) * | 2004-03-31 | 2005-10-20 | Serukurosu:Kk | Communication device |
-
1989
- 1989-02-27 JP JP1042973A patent/JPH02224443A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295236A (en) * | 2004-03-31 | 2005-10-20 | Serukurosu:Kk | Communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shin | HARTS: A distributed real-time architecture | |
| US6853620B2 (en) | Bus protocol | |
| US5195181A (en) | Message processing system having separate message receiving and transmitting processors with message processing being distributed between the separate processors | |
| EP1984819B1 (en) | Techniques for decreasing queries to discover routes in an interior gateway protocol | |
| Cohen et al. | The use of message-based multicomputer components to construct gigabit networks | |
| US20080089329A1 (en) | Computer cluster | |
| JP2004364287A (en) | Use of directional antenna to strengthen wireless mesh network | |
| US20100195531A1 (en) | Method of routing virtual links in a frame-switching network with guaranteed determinism | |
| CN104780111A (en) | Packet forwarding method and device in virtualized network as well as virtualized network | |
| CN116915708A (en) | Method for routing data packets, processor and readable storage medium | |
| EP0186320A1 (en) | Local area communication network | |
| US20030016677A1 (en) | Fabric bus architeture | |
| US20060280129A1 (en) | Intelligent sensor network | |
| JPH02224443A (en) | Communication system | |
| EP0419201B1 (en) | Communication control system between parallel computers | |
| JPH1021208A (en) | Channel determination method | |
| JPS6347303B2 (en) | ||
| JPH01162452A (en) | Autonomous routing system | |
| US6917615B2 (en) | Method of and device for sending information to multiple addresses | |
| JP2013243582A (en) | NoC ROUTER AND NETWORK INTERFACE AND NoC SYSTEM | |
| JP3460080B2 (en) | Distributed management communication method and apparatus | |
| JP2002344463A (en) | Two-way ring network, node device and control method of the two-way ring network | |
| CN108881040A (en) | A kind of message processing method and device | |
| JP3890423B2 (en) | Distributed management communication method and apparatus | |
| JPH088569B2 (en) | Broadcast communication system |