JPH02226197A - Crt表示制御装置 - Google Patents

Crt表示制御装置

Info

Publication number
JPH02226197A
JPH02226197A JP1047168A JP4716889A JPH02226197A JP H02226197 A JPH02226197 A JP H02226197A JP 1047168 A JP1047168 A JP 1047168A JP 4716889 A JP4716889 A JP 4716889A JP H02226197 A JPH02226197 A JP H02226197A
Authority
JP
Japan
Prior art keywords
frame buffer
display
buffer memory
crt
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1047168A
Other languages
English (en)
Inventor
Kimihiko Fukuda
福田 公彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1047168A priority Critical patent/JPH02226197A/ja
Publication of JPH02226197A publication Critical patent/JPH02226197A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCRT表示制御装置、特にラスタスキャン方式
によるCRTを有するCRT表示制御装置に関する。
〔従来の技術〕
従来のこの種のCRT表示制御装置は、一画面分以上の
フレームバッファメモリを有し、ラスク毎にシリアルに
データを読み出しCRTに表示する様になっていた。
〔発明が解決しようとする課題〕
上述した従来のCRT表示制御装置は、一画面分以上の
フレームバッファメモリを有する構成となっているので
、高解像度化、多色化を実現する為には大量のフレーム
バッファメモリを必要とするという欠点があった。
〔課題を解決するための手段〕
本発明の装置は、それぞれが一画面表示に必要なラスタ
数より少ないラスタ数をもつ2組以上のフレームバッフ
ァメモリと、 表示情報を前記フレームバッファメモリに描画する描画
手段と、 前記フレームバッファメモリ内の前記表示情報を前記C
RTに表示する為の制御を行なう表示制御回路とを有し
、 1組の前記フレームバッファメモリ内の前記表示情報を
前記CRTに表示中に、他のフレームバッファメモリに
描画を行ない、表示中のフレームバッファメモリの表示
終了後、次のラスタの前記表示情報をもつフレームバッ
ファメモリの表示を行なうようにしたことを特徴とする
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図であり、デイス
プレィメモリ1.描画回路2,2つのフレームバッファ
メモリ3および41表示制御回路5ならびにCRT6で
構成されている。
デイスプレィリストメモリ1は表示すべき図形等の情報
を記憶しておくメモリである。描画回路2はデイスプレ
ィメモリ1より記憶情報を読み出し、その内容に応じた
表示図形等をフレームバッファメモリ3又は4へ描画す
る回路で、フレームバッファメモリ3及び4はそれぞれ
1024ビクセル×256ラスクの容量をもつ。
表示制御回路5はフレームバッファメモリ3又は4の表
示情報をCRT6へ表示する為の制御を行なうものであ
り、フレームバッファメモリ3の表示終了後すぐにフレ
ームバッファメモリ4の表示を行ない、またフレームバ
ッファメモリ4の表示終了後すぐにフレームバッファメ
モリ3の表示を行なう。CRT6は1024ピクセル×
1024ラスクの解像度をもつラスクスキャン型CRT
である。
今、デイスプレィリストメモリ1に三角形のデータが幾
何座標データの形で格納されているとする。この時の表
示動作を第2図に示す。
第2図■で、まず上方から1〜256ラスクの位置に表
示される部分をフレームバッファメモリ3に描画する。
次に■で257〜512ラスタまでの部分をフレームバ
ッファメモリ4へ描画し、同時にフレームバッファメモ
リ3の内容をCRTの1〜256ラスクの位置に表示す
る。同様に■では次の256ラスク分の描画をフレーム
バッファメモリ3へ行ない、フレームバッファメモリ4
からはCRTIの257〜512ラスタの位置への表示
を行なう。
以下同様に256ラスクずつフレームバッファメモリ3
及びフレームバッファメモリ4の描画/表示をくり返し
ていく。■〜■をくり返すことにより、結果として■の
図形をCRTI上に常に表示する。この時のフレームバ
ッファメモリ3及び4の総容量は一画面の1/2ですむ
ことになる。
〔発明の効果〕
以上説明したように本発明は、一画面より少ない容量を
もつフレームバッファメモリを2組以上もち交互に描画
/表示をくり返すことにより、必要とされるメモリ容量
を削減できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は描画
と表示動作の説明図である。 1・・・デイスプレィリストメモリ、2・・・描画回路
、3,4・・・フレームバッファメモリ、5・・・表示
制御回路、6・・・CRT。

Claims (1)

  1. 【特許請求の範囲】 それぞれが一画面表示に必要なラスタ数より少ないラス
    タ数をもつ2組以上のフレームバッファメモリと、 表示情報を前記フレームバッファメモリに描画する描画
    手段と、 前記フレームバッファメモリ内の前記表示情報を前記C
    RTに表示する為の制御を行なう表示制御回路とを有し
    、 1組の前記フレームバッファメモリ内の前記表示情報を
    前記CRTに表示中に、他のフレームバッファメモリに
    描画を行ない、表示中のフレームバッファメモリの表示
    終了後、次のラスタの前記表示情報をもつフレームバッ
    ファメモリの表示を行なうようにしたことを特徴とする
    CRT表示制御装置。
JP1047168A 1989-02-27 1989-02-27 Crt表示制御装置 Pending JPH02226197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1047168A JPH02226197A (ja) 1989-02-27 1989-02-27 Crt表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1047168A JPH02226197A (ja) 1989-02-27 1989-02-27 Crt表示制御装置

Publications (1)

Publication Number Publication Date
JPH02226197A true JPH02226197A (ja) 1990-09-07

Family

ID=12767537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1047168A Pending JPH02226197A (ja) 1989-02-27 1989-02-27 Crt表示制御装置

Country Status (1)

Country Link
JP (1) JPH02226197A (ja)

Similar Documents

Publication Publication Date Title
US8482566B2 (en) Electronic paper terminal device; computer-readable medium storing image display control program, and image display control method
US7071951B2 (en) Image processor
JPH02226197A (ja) Crt表示制御装置
JPH0767136B2 (ja) 画像処理装置
JPH0367297A (ja) 画像表示装置
JPS62217375A (ja) エアブラシ処理方法
JP2898482B2 (ja) コンピュータゲーム装置
JP4036054B2 (ja) 画像表示装置
JP2002258827A (ja) 画像表示装置
JPH07281637A (ja) 液晶ディスプレイ・マルチ解像度表示方法
JPH0350686A (ja) 図形処理方式
JPH09297567A (ja) 文字表示方法および装置
JP2800247B2 (ja) 画像表示装置
JP2999538B2 (ja) ワイプパターン指定装置
JPS61114377A (ja) 線分作成方式
JPS6015689A (ja) Crt動画表示装置
JPS63245514A (ja) 表示制御方式
JPH07182534A (ja) 3次元コンピュータグラフィックスシステム
JPH04326474A (ja) 画像表示装置
JPH03265076A (ja) ワークステーション装置
JPS62141588A (ja) マルチウインドウ表示方式
JPS6362079A (ja) グラフイツクデイスプレイ
JPH1020843A (ja) ブリンク表示装置
JPH03255520A (ja) ワークステーション装置
JPH03191395A (ja) カラー画像表示装置