JPH02226302A - 対象システムから発生する変動パラメータの変化を制御する同調システム及びシステムヘの修正帰還法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一般的に制御システムの分野に関する。

特に、本・発明は２つの帰還制御器を使用してシステム
の性能パラメータを所与の基準に関して同調させる方法
及び装置に関する。

［従来の技術１ さまざまな状況において、システムの特定パラメータを
一定値に維持することが望まれる。システムの性質に応
じて、さまざまな力が作用してパラメータ値を不安定に
することがある。パラメタを一定値に維持するために、
システムはパラメータを不安定にする力に反応するアク
ティブ要素を含まなければならない。

パラメータを安定化させる一般的方法は帰還機構を組み
込むことである。最も簡単な形式において、帰還ループ
はパラメータに生じる変化をサンプルしてシステム内に
反作用力を加えパラメータを所望値へ戻す。

電気的システムでは、システムの出力信号とシステムの
所望の基準値との差に逆比例する値の制御信号をシステ
ムへ加えることににす、システム内と簡単な負帰還ルー
プを達成することができる。

簡単な帰還システムを使用することにより、電気回路の
出力パラメータをいずれ所望値へ安定化させることがで
きる。また、簡単な帰還システムを使用することにより
、回路や任意のシステムはシステムのエラー誘起力に抵
抗するようになる。

−時に一つ以上の帰還ループが作動するより複雑な帰還
法では、帰還ループで実施される修正測定により問題が
増強されることが多い。これは帰還ループはしばしば互
いに促進作用を行って互いに反作用を行う結果どなる事
実による。

従って、さまざまな制御素子を整理してそれらがパラメ
ータを効率的に制御はするが互いに反作用を行わないよ
うにする一つ以上の制御ループを含む複合システム内で
パラメータを同調させ°ることができるシステム及び方
法に対するニーズが生じた。

本発明に従って、従来の複合帰還システムに付随する欠
点や問題点を実質的に解消もしくは低減する同調システ
ムが提供される。本発明は対象システムに修正帰還を行
うシステム及び方法を教示する。本発明はシステムのパ
ラメータを検出し、そのパラメータを所望の基準値と比
較する。

本発明の一局面に従って、対象システムは被同調パラメ
ータの値に影響を及ぼず２つの制御素子を有している。

本発明の重要な技術的利点は、同調プロセス中に一方の
制御素子しか調整することができず他方の制御素子は対
象システムのパラメータに影響を及ばずことを抑止され
るという事実にある。

本発明の別の局面に従って、一方の制御素子を対象シス
テムに接続しながら他方の制御素子が対象システムに影
響を及ばずのを抑止するチ１？ネリング装置が提供され
る。チャネリング装置は制御素子の値に応答して、いず
れの制御素子が対象システムに影響を及ぼすことができ
るかを選定する。

より詳細には、本発明の一実施例により対象システムの
一方の制御素子はシステムパラメータを増大させて影響
を及ぼすのみであり、他方の制御素子はパラメータ値を
低減させ゛るのみである。

本発明の実施例は広範な情況において応用可能である。

例えば、電気システムにおいて、同調すべき対象システ
ムは一定値に同調させる必要のある内部もしくは外部パ
ラメータを有するフィルタ、増幅器もしくは任意他の回
路とすることかできる。これらのパラメータは検出して
対象回路へ戻る帰還により影響される電圧値、電流値、
位相差もしくは任意他のパラメータとすることができる
。同様に、２つの制御素子は同調させたいパラメータに
影響を及ぼすことができるシステムの電圧値、電流伯も
しくは任意他の素子とすることができる。

電気回路への本発明の特定応用はモノリシック連続時間
フィルターに見られる。このようなフィルターでは、定
帯域幅及び定振幅応答を行うための周波数及び位相制御
法が必要である。このようなフィルターに対して位相制
御法を設に１するのは非常に困難である。代表的に、位
相制御には単に制御電圧を変えるだけで位相を進めたり
遅らせたりすることのできる回路を必要とする。しかし
ながら、２つの別々な制御電圧を有する２つの別々な位
相制御回路を設け、一方が位相を進め他方が位相を遅ら
せるようにずれば、回路の設計は遥かに簡単化される。

従って、本発明の一実施例は２つの制御電圧を変えるこ
とにより位相パラメータを同調させることができる制御
法を提供する。

［実施例］ 第１図は本発明の原理を示づ、−船釣に符号１０に示す
ブロック図である。プロセス１２が径路１４で示す結果
を発生伏る。結果１４はプロセス１２に作用覆る力によ
り変動する。しかしながら、結果１４は径路１６を介し
て入力される基準に対して一定に維持することが望まし
い。

結果１４及び基！＄１６はエラー検出器１８へ入力され
る。エラー検出器１８は２つの出力、０１及び０２を有
している。エラー検出器１８は結果１４と基準１６との
差を検出し、出力０１及び０２を介して２つの修正パラ
メータを出力する。

修正パラメータは第１図において０１及びＣ２で示され
ている。修正パラメータＣ及びＣ２が発生してプロセス
１２に帰還を行い、基準１６に対して結果１４を一定値
とする。

修正パラメータＣ１及びＣ２の流れはスイッチ２０によ
り制御される。スイッチ２０は一時に修正パラメータの
一方のみがプロセス１２へ入力できるように機能する。

他方の修正パラメータはスイッチ２０によりプロセス１
２へ影響を及ぼすことを抑止される。第１図において、
プロセス１２は２つの修正パラメータＣ１及びＣ２に対
応する２つの入力、■　及びＩ　１を有して示されてい
る。

動作上、エラー検出器１８は修正パラメータＣ１及びＣ
２の一方を使用して結果１４を修正しようと試みる。次
に、スイッチ２０は選定された修正パラメータを使用し
て試みた修正を達成できるかどうかを決定する。選定さ
れた修正パラメータを使用して試みられた修正がなされ
ないことをスイッチ２０が決定すると、スイッチ２０は
他方の修正パラメータをプロセス１２に接続して選定さ
れた最初の修正パラメータが選択されるのを抑止する。

従って、修正パラメータＣ１及びＣ２の一方のみが任意
の一つの時点において作動してプロ［ス１２に影響を及
ぼす。このようにして、修正パラメータＣ及びＣ２は互
いに反作用することはない。従って、結果１４はより迅
速に基準１６に対して安定な値とすることができる。

本発明の原理は特定システムの実施と関連ずけて調べる
と最も容易に理解することができる。従って、第２図は
本発明の教示するところに従って構成された電気同調シ
ステムの略ブロック図であり る。とりわ【）、第２図、第３図及び第４図は信号Ｗｉ
ｏの位相を９０’に維持するように設泪されたシステム
の仮想実施を示す。

第２図を参照として、同調回路を一般的に符号２２に示
す。被同調信号をＷｉｏで示し移相器２４へ入力される
ものとする。移相器２４はＷｉｏ信号を使用するシステ
ムの一部を表わすものとする。

移相器２４は原則的に信号Ｗｉｏの位相に作用する任意
のエラー誘起素子を具備している。移相器２４はまた２
つの制御素子Ｃ及びＣ２を使用して信号Ｗｉｏの位相を
変えることができる回路を含むものとする。これらの制
御素子は２つの入力制御電圧Ｖ　及びＶ　により起動さ
れる。信号Ｗ。ｕｔｃｌ　　　　　　Ｃ２ が移相器２４から出てゆく。信号Ｗ。ｕｔの位相φは入
力Ｃ及びＣ２上のエラー誘起力及び制御力人力により影
響される。

本発明を教示する目的で、信号Ｗｉｏは移相器２４へ入
る前に所望の９０°位相を有しているものとする。従っ
て、信号ＷｉｏはＷ。ｕｔ低信号変移位相に対する基準
信号どして使用することができる。

従って、図示する回路の目的はＷ。、ｔの位相角をＷ・
。の位相角とリアライメントすることがある。

本発明を教示覆る目的で、移相器２４内の制御素子Ｃ１
及びＣ２の次の仮想特性を想定する。電圧Ｖ。１が１．
１Ｖよりも大きければＣ１は非作動とする。制御電圧Ｖ
　が１．１Ｖよりも太きけれ■ ばＣ２は非作動とする。ざらに、ＶＣｌが１．１よりも
低くなると、φの値は増大するものとする。

■ ざケに、ＶＣ２が１．１　よりも低くなると、φの値は
減少するものとする。また、Ｃ及びＣ２が共に非作動で
あれば、φの値はＷｉｎの位相値から３°以上離れてい
ないものとする。とりわけ、Ｖ■ ■　が−１，４に等しくｖ、２が＋１．１　よりも大き
りれば、φは９３°に等しい。さらに、Ｖ　が１．１　
よりも大きく且つＶｃ２が１．４Ｖに等しくプれば、φ
は８７°に等しい。

第２図に示すシステムは、φが９３°と８７°との間に
あればφを９０°に同調させる。

ｖｏｌが低減すると、φの値は９３°まで増大する。Ｖ
Ｃ２が低減すると、φの値は８７°へ低減す１す る。従って、Ｃ１を変えることによりφのある値のみが
得られ、制御人力Ｃ２を変えることによりφの他の値の
みが得られる。

第２図を参照として、Ｗｏｕｔ信号及び基準信号Ｗ・。

は共に位相検出器及び積分器２６へ入力される。位相検
出器及び積分器２６はφと基準信号Ｗｉｏの位相（９０
°とする）との差を検出する。

位相検出器及び積分器２６はさらに２つの制御出力、０
　及び０２を含んでいる。これらの出力は位相検出器及
び積分器２６が帰還信号Ｖ。１及びＶｏ２を送信するの
に使用される。

位相検出器及び積分器２６は次のような特性を有する帰
還信号を生成するものとする。φが９０″よりも小さけ
れば、■　及びＶ。２はそれぞれ別々に下り勾配及び上
り勾配となる。従って、■　の値は常にＶ。２の負値と
なる。φが９０°よりも大きければ、■　及びＶ。２は
それぞれ同様に上り勾配及び下り勾配となる。

帰還信号Ｖ　及びＶ。２は２個のスイッチ、Ｓ１及びＳ
２、を制御するシュミットトリガ−２８へ入力される。

シュミットトリガ−２８は帰還信号■ｏ１及びＶ。２を
使用してスイッチ制御信号■ＳＴを生成する。シュミッ
トトリガ−の動作特性を第３図にグラフで示す。Ｖｏ２
の値を縦座標に示し、ｖ８□の値を座標軸に示す。シュ
ミットトリガ−２８はヒステリシスループとほぼ似た機
能を果すことがお判りと思う。

説明の都合上、第３図のグラフはローマ数字工〜Ｉ■で
示ず４象限に分割されている。シュミットトリガ−２８
が第■もしくは第■象限にグラフ表示する状態にあれば
、−１，４Ｖよりも大きい■　の任意の値に対してＶ８
゜の値は＋２．５Ｖと■ なる。ｖｏ２の値が−１，４に等しい点まで低減すると
、シュミットトリガ−はｖＳＴの値を■ ２．５　ヘフリップさせる。Ｖｏ２の値が＋１．４　の
１１ムに上昇するまで、ｖ８□の値は第■及び第■象限
に示すように−２，５■にとどまる。

■　電圧は次のように２個のスイッチ、＄１及Ｔ びＳ２、を制御するのに使用される。ｖ８□が＋２．５
Ｖに等しい場合には、スイッチは第２図に示づように構
成され、Ｓ　はＶ。１帰運信号を移相器２４の０１制御
入力へ接続する位置とされる。

この構成において、Ｓ２スイツヂは移相器２４のＣ１１
ＩＩＩＩｌｌ入力を＋２．５Ｖに等しいＶ　給電に接２
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　ＤＤ■ 続する位置とされる。従って、ＶＣ２は＋２．５に等し
く、移相器２４の制御人力Ｃ２は非作動とされる。

■ ■ｓ丁が−２，５に等しい場合には、スイッチＳ１及び
Ｓ２は反対の構成とされ、Ｃ１は■。０に接続されＣ２
は０２に接続される。シュミットトリガ−２８の特性に
より、任意の一時点において一つの入力制御Ｃもしくは
Ｃ２のみが作動可能となる。この特性により、φが最初
どこにあってもφは９０°へ収束することができる。制
御入力ＣもしくはＣ２を使用してシステムが到達するこ
とのできないデッドゾーンはない。

例えば、第２図のシステムが処理するのに最も困難な初
期状態を第４図に示す。第４図はＷ。ｕｔ位相角対時間
のグラフである。最も困難なＷ。ｕｔ位相制御問題は、
Ｗｏｕｔ信号の位相が現在アクテイブな制御入力の能力
と反対り向に強制される場合である。

初期位相を点３０に示し、はぼ８０°に等しい。

位相は９０°に達するよう増大しなければならないため
、Ｃ１をオンとしなければならない。しかしながら、シ
ステムの能力を示Ｊ目的で、最も困難な初期条件を想定
する、ずなわらＣ２を最初にオンとする。この状態にお
いて、システムは次のような特性を有する、ｖ８□は−
２，５Ｖに等しく、＋１．ＯＶに等しく、Ｖ　　はほぼ
−１，ｏｖにｓ■ しく、Ｖｏｌは−１−２，５に等しい。

これらの条件下で作動して、位相検出器及び積分器２６
はφが９０°よりも小さいことを検出する。その結果、
Ｖｏ２は上り勾配となる。Ｖ８□が２．５Ｖに等しいた
め、Ｃ２はＣ２に接続され、Ｃ１は非作動となる。■ｏ
２及びＶＣ２が＋１．４■に等しくなるまで、ｖｏ２は
上り勾配となる。この状態を第４図の符号３２に示し、
Ｖｏｌは■　は＋２．５Ｖに等しい。

この点において、シュミットトリガ−はｖｓｒの値を＋
２．５　へ切り替え、０１をＣ１へ且つＣをＶＤＤに接
続する。この第２の状態を第４図の符号３４に示す。状
態３４は第２図に示づ状態を同じである。状ｌ！！ｉ３
４において、ｖｏ２は＋１．４　　ニｌＬ、、＜、Ｖ　
　は−１，４ｖにＳＬ＜、■ Ｖ　　は＋２．５ＶにＷしくＶ　　は−１，４■にＷｃ
２　　　　　　　　　　　　　　　　　　　　ｃｌしい
。

状態３２と３４間の大ぎな位相飛躍はシュミットトリガ
−がＣアクティブから０１アクティブへ切り替る瞬時に
おいて帰還制御信号Ｖ。１は１．４ｖに等しいという事
実による。この■。１の値により移相器２４はできる限
り位相を高めることになる。この動作点において、修正
制御器、Ｃが起動され、０１と０１間の負帰還ループに
より第４図の状態３６に示ずように位相は強制的に９０
°へ安定化される。

本例は、たとえ最も困難な初期条件下でも、本発明の教
示に従って構成されるシステムはシステムの変動パラメ
ータを所望値へ同調できることを示している。本例で示
すように、本発明は電子フィルターの位相同調に有用で
ある。しかしながら、前記システムは単に本発明を説明
する目的で提示したものに過ぎない。本発明の利点は一
つの性能パラメータに影響を及ぼすことができる２つの
制御パラメータを与える任意の対象システムに応、用で
きる。これら及び他の実施例は本発明の範囲内に入るも
のとする。

本発明を前記実施例により説明してぎたが、本発明はこ
れらの実施例に限定されず、特許請求の範凹及び精神に
よってのみ限定される。

以上の説明に関して以下の項を開丞する。

（１）　　対象システムから発生する変動パラメータの
変化を制御する同調システムにおいて、該システムは 前記変動パラメータを受信し、前記変動パラメータと基
準パラメータ間のエラーを感知するエラー検出器と、 前記エラー検出器に接続され、前記エラー検出器により
検出される前記変動パラメータと前記基準パラメータと
の間の第１のタイプのエラーを修正するように、作用す
る第１の制御パラメータを常時発生ずる第１の帰還ザブ
システムと、前記エラー検出器に接続され、前記エラー
検出器により検出される前記変動パラメータと前記基準
パラメータとの間の第２のタイプのエラーを修正するよ
うに作用する第２の制御パラメータを常時発生する第２
の帰還サブシステムと、前記帰還ザブシステムに接続さ
れ、前記制御パラメータの所定値に応答して前記制御パ
ラメータの他方の送信を抑止しながら、前記制御パラメ
ータの選定された一方の制御パラメータを前記対象シス
テムへ送信するチャネリング装置と、前記制御パラメー
タの中の前記選定された一方の制御パラメータを受信し
、それに応答して前記変動パラメータを修正づる前記対
象システムの各制御パラメータ入力、 とを具備づる、同調システム。

（２）　　第（１）項記載の同調システムにおいて、前
記エラー検出器は前記変動パラメータが前記基準パラメ
ータよりも大きい場合に前記第１のタイプのエラーを感
知し、前記変動パラメータが前記基準パラメータよりも
小さい場合に前記第２のタイプのエラーを感知する、同
調システム。

（３）　　第（１）項記載の同調システムにおいて、前
記第１及び第２のｉｔ、ＩＩ御パラメータの一方は前記
変動パラメータの前記現在値を増大するように作用し、
他方は前記変動パラメータの前記現在値を低減するよう
に作用する、同調システム。

（４）　　第（１）項記載の同調システムにおいて、前
記第１及び前記第２の帰還リーブシステムは、前記変動
パラメータの前記現在値が所定値に達する時に、それぞ
れ前記第１及び第２の制御パラメータの前記値の変更を
中止する、同調システム。

（５）　　第（４）項記載の同調システムにおいて、前
記所定値は前記基準パラメータの前記値に対応する、同
調システム。

（６）　　対象回路から発生する変動信号の変化をシリ
御する同調回路において、該回路は、 前記変動信号を受信して前記変動信号と基ｑｃ倍信号の
間のエラーを感知する１ラ一検出回路と、前記エラー検
出回路に接続され、前記エラー検出回路により感知され
る前記変動信号と前記基準信号との間の第１のタイプの
エラーを修正するように作用する第１の制御信号を絶え
ず発生する第１の帰還回路と、 前記エラー検出回路に接続され、前記エラー検出回路に
より感知される前記変動信号と前記基準信号との間の第
２のタイプのエラーを修正するように作用する第２の制
御信号を絶えず発生ずる第２の帰還回路と、 前記帰還回路に接続され、前記制御入力信号の所定値に
応答して前記制御ｌ信号の中の選定された一方の制御信
号を、前記他方の制御信号の送信を抑止しながら、前記
対象回路へ送信するスイッヂング回路と、 前記制御信号の中の前記選定された一方の制御信号を受
信し、それに応答して前記変動信号を修正する前記対象
回路の各制御信号入力、とを具備１−る同調回路。

（７）　　第（６）項記載の同調回路において、前記エ
ラー検出回路は前記変動信号が前記基準信号よりも大き
い場合に前記第１のタイプのエラーを感知し、前記変動
パラメータが前記基準パラメータよりも小さい場合に前
記第２のタイプのエラーを感知する、同調回路。

（８）　　第（６）項記載の同調回路において、前記第
１及び第２の制御信号の一方は前記変動信号の値を増大
するように作用し、他方は前記変動信号の値を低減する
ように作用する、同調回路。

（９）　　第（６）項記載の同調回路において、前記第
１及び第２の帰還回路は前記変動信号が所定値に達する
時に、それぞれ、前記第１及び第２の制御信号の変更を
中止する、同調回路。

（１０）第（９）項記載の同調回路において、前記所定
値は前記基準信号値に対応する、同調回路。

（１１）第（６）項記載の同調回路において、前記対象
回路は増幅器を具備し、前記変動信号は変動振幅パラメ
ータを有する前記増幅器の出力信号からなる、同調回路
。

（１２）第（６）項記載の同調回路において、前記対象
回路はモノリシック連続時間フィルターを具備し、前記
変動信号は変動位相角を有する前記フィルターの出力信
号からなる、同調回路。

（１３）モノリシック連続時間フィルタ〜の出力の変動
位相角の変化を制御する帰還システムにおいて、該シス
テムは、 前記変動位相角を受信し、前記変動位相角と基準値との
間のエラーを感知する位相角検出器と、前記位相検出器
に接続され、前記位相検出器により感知される前記変動
位相角と前記基準値との間の第１のタイプのエラーを修
正するように作用する第１の制御信号を絶えず発生する
第１の帰還回路と、 前記位相検出器に接続され、前記位相検出器により感知
される前記変動位相角と前記基準値との間の第２のタイ
プのエラーを修正するように作用する第２の制御信号を
絶えず発生する第２の帰還回路と、 前記帰還回路に接続され、前記制御入力信号の所定値に
応答して前記制御信号の中の選定された一方の制御信号
を、前記他方の制御信号の送信を抑止しながら、前記フ
ィルターへ送信するスイッチング回路と、 前記制御信号の中の前記選定された一方の制御信号を受
信し、それに応答して前記変動位相角を修正づる前記フ
ィルターの各制御信号入力、とを具備する、帰還システ
ム。

（１４）第（１３）項記載のシステムにおいて、前記第
１及び第２の制御信号は電圧値からなる、帰還システム
。

（１５）　　第（１３）項記載のシステムにおいて、前
記第１及び第２の制御信号は、前記第１の制御信号が常
に前記第２の制御信号の負値どなるように関連ず【プら
れている、帰還システム。

（１６）第（１３）項記載のシステムにおいて、前記ス
イッチング回路は前記第１及び第２の制御信号の所定値
に応答して、前記制御信号の中の前記選定された一方の
制御信号の送信から前記他方の制御信号の送信へ切り替
えるシュミットトリガ−からなる、帰還システム。

（１７）第（１３）項記載のシステムにおいて、帰還シ
ステムはフィルターが前記変動位相角に作用する力に絶
えず抵抗するように機能する、帰還システム。

（１８）　　第（１３）項記載のシステムにおいて、前
記第１及び第２の帰還回路は前記変動位相角が所定値に
達する時に前記第１及び第２の制御信号の変更を中止す
る、帰還システム。

（１９）第（１８）項記載のシステムにおいて、前記所
定値は前記基準値に対応する、帰還システム。

（２０）第（１３）項記載のシステムにおいて、前記第
１及び第２の制御信号の一方は前記変動位相角の値を増
大するように作用し、他方は前記変動位相角の前記値を
低減するＪ：うに作用する、帰還システム。

（２１）第（１３）項記載のシステムにおいて、前記位
相角検出器は前記変動位相角が前記基準値よりも大きい
場合に前記第１のタイプのエラーを感知し、前記変動位
相角が前記基準値よりも小さい場合に前記第２のタイプ
のエラーを感知する、帰還システム。

（２２）システムに修正帰還を与える方法において、該
方法は次のステップ、すなわち、 システムから変動パラメータを発生し、変動パラメータ
を基準パラメータと比較して結果を得、 前記比較ステップに応答して、システムに作用する２つ
の制御パラメータの中の第一の制御パラメータを選定し
、 前記比較ステップからの結果に応答して、２つの制御パ
ラメータの中の第２の制御パラメータがシステムに影響
を及ぼすことを抑止し、選定された制御パラメータをシ
ステムへ送信し、選定された制御パラメータの受信に応
答して、システムから変更された変動パラメータを発生
ずる、 からなるシステムへの修正帰還法。

（２３）第（２２）項記載の方法において、さらに次の
ステップ、ずなわら、 前記比較ステップからの異なる結果に応答して、システ
ムに作用する２つの制御パラメータの中の第２の制御パ
ラメータを選定し、 前記比較ステップからの異なる結果に応答して、２つの
制御パラメータの中の第１の制御パラメータがシステム
に影響を及ばずことを抑止し、２つの制御パラメータの
中の第２の制御パラメータをシステムへ送信し、 ２つの制御パラメータの中の第２の制御パラメータに応
答して、システムから変更された変動パラメータを発生
する、 からなる、システムへの修正帰還法。

（２４）第（２３）項記載の方法において、２つの制御
パラメータの中の第１の制御パラメータは変動パラメー
タを増大するように作用し、他方は変動パラメータを低
減するように作用する、システムへの修正帰還法。

（２５）第（２３）項記載の方法において、前記ステッ
プはシステムが変動パラメータの値を変えるように作用
する力に絶えず抵抗するように連続的に繰り返される、
システムへの修正帰還法。

（２６）　　第（２３）項記載の方法において、２つの
制御パラメータの値は変動パラメータを修正するために
、前記比較ステップに応答して変更される、システムへ
の修正帰還法。

（２１）　　第（２６）項記載の方法において、２つの
制御パラメータの値は２つの制御パラメータの中の第１
の制御パラメータが常に２つの制御パラメータの中の第
２の制御パラメータの負値となるように関連ずけられて
いる、システムへの修正帰還法。

（２８）第（２６）項記載の方法において、さらに変動
パラメータが所定値に達する時に２つの制御パラメータ
の値の変更を中止するステップからなる、システムへの
修正帰還法。

（２９）第（２８）項記載の方法において、所定値は基
準パラメータ値に対応する、システムへの修正帰還法。

（３０）モノリシック連続時間フィルターの出力の変動
位相角修正法において、該方法は次のステップ、すなわ
ち、 変動位相角を基準値と比較して結果を得、前記比較ステ
ップからの結果に応答して、フィルターに作用する２つ
の制御信号の中の第１の制御信号を選定し、 前記比較ステップからの結果に応答して、２つの制御信
号の中の第２の制御信号のフィルターへの影響を抑止し
、 選定された制御信号をフィルターへ送信し、選定された
制御信号の受信に応答して、フィルターから変更された
変動位相角を発生ずる、からなる、変動位相角修正法。

（３１）第（３０）項記載の方法において、さらに次の
ステップ、ずなわら、 前記比較ステップからの異なる結果に応答して、フィル
ターに作用する２つの制御信号の中の第２の制御信号を
選定し、 前記比較ステップからの屓なる結果に応答し”Ｃ１２つ
の制御信号の中の第１の制御信号のシステムへの影響を
抑止し、 ２つの制御信号の中の第２の制御信号をフィルターへ送
信し、 ２つの制御信号の中の第２の制御信号に応答して、フィ
ルターから変更された変動位相角を発生する、 からなる、変動位相角修正法。

（３２）第（３１）項記載の方法においで、前記ステッ
プはフィルターが変動位相角の値を変えるように作用す
る力に連続的に抵抗するように連続的に繰り返される、
変動位相角修止法。

（３３）　　第（３１）項記載の方法において、２つの
制御信号の値は変動位相角を修正するために前記比較ス
テップに応答して変更される、変動位相角修正法。

（３４）第（３３）項記載の方法において、２つの制御
信号の値は２つの制御信号の中の第１の制御信号が常に
２つの制御信号の中の第２の制御信号の負値となるよう
に関連ずけられている、変動位相角修正法。

（３５）第（３３）項記載の方法において、さらに変動
位相角の値が所定値に達する時に２つの制御信号の変更
を中止するステップからなる、変動位相角修正法。

（３６）第（３５）項記載の方法において、所定（「１
は基準値に対応する、変動位相角修正法。

（３７）第（３１）項記載の方法において、２つの制御
信号の中の第１の制御信号を選定する前記ステップはさ
らに、２つの制御信号の中の第１の制御信号の径路内に
ある２つの制御スイッチの中の第１の制御スイッチを電
気的に閉成するステップからなる、変動位相角修正法。

（３８）第（３７）項記載の方法において、２つの制御
信号の中の第２の制御信号がフィルターに影響を及ぼす
ことを抑止する前記ステップは、２つの制御信号の中の
第２の制御信号の径路内にある２つの制御スイッチの中
の第２の制御スイッチを電気的に開放するステップから
なる、変動位相修正法。

（３９）　　第（３８）項記載の方法において、２つの
制御信号の中の第２の制御信号を選定する前記ステップ
はさらに、２つの制御信号の中の第２の制御信号の径路
内にある２つの制御スイッチの中の第２の制御スイッチ
を電気的に閉成するステップからなる、変動位相修正法
。

（４０）第（３９）項記載の方法において、２つの制御
信号の中の第１の制御信号のフィルターへの影響を抑止
する前記ステップは、２つの制御信号の中の第１の制御
信号の径路内にある２つの制御スイッチの中の第１の制
御スイッチを電気的に開放するステップからなる、変動
位相角制御法。

（４１）第（４０）項記載の方法において、２つの制御
スイッチは２つの制御信号に接続され且つ２つの制御信
号の所定値に応答してスイッチの開閉を制御するシュミ
ットトリガ−に接続されている、変動位相角制御法。

（４２）プロレス１２の結果１４を基準１６に対して同
調さけるシステム１０が開示される。システム１０はス
イッチ２０により制御される２つの制御パラメータ（Ｃ
及びＣ２）を使用する。制御パラメータ（Ｃ及びＣ２）
は任意の時点において２つの制御パラメータの中の一方
のみが１０セス１２に作用して結果１４を変えるように
制御される。

【図面の簡単な説明】

第１図は本発明の基本的帰還構造を示ず略ブロック図、
第２図は本発明の一つの回路実施例の略電気回路図、第
３図は第２図の回路に使用するシュミットトリガ−の動
作パラメータグラフを示す図、第４図は第２図の回路の
動作中における位相出力対時間グラフを示す図である。 参照符号の説明 １２・・・プロセス １８・・・エラー検出器 ２０・・・スイッチ ２２・・・同調回路 ２４・・・移相器 ２６・・・位相検出器及びｍｓ器 ２８・・・シュミットトリガ−

Claims (2)

【特許請求の範囲】
1. （１）対象システムから発生する変動パラメータの変化
   を制御する同調システムにおいて、該システムは 前記変動パラメータを受信し、前記変動パラメータと基
   準パラメータ間のエラーを感知するエラー検出器と、 前記エラー検出器に接続され、前記エラー検出器により
   検出される前記変動パラメータと前記基準パラメータと
   の間の第１のタイプのエラーを修正するように作用する
   第１の制御パラメータを常時発生する第１の帰還サブシ
   ステムと、 前記エラー検出器に接続され、前記エラー検出器により
   検出される前記変動パラメータと前記基準パラメータと
   の間の第２のタイプのエラーを修正するように作用する
   第２の制御パラメータを常時発生する第２の帰還サブシ
   ステムと、 前記帰還サブシステムに接続され、前記制御パラメータ
   の所定値に応答して前記制御パラメータの他方の送信を
   抑止しながら、前記制御パラメータの選定された一方の
   制御パラメータを前記対象システムへ送信するチャネリ
   ング装置と、 前記制御パラメータの中の前記選定された一方の制御パ
   ラメータを受信し、それに応答して前記変動パラメータ
   を修正する前記対象システムの各制御パラメータ入力、 とを具備する、同調システム。
2. （２）システムに修正帰還を与える方法において、該方
   法は、次のステップ、すなわち、 システムから変動パラメータを発生し、 変動パラメータを基準パラメータと比較して結果を得、 前記比較ステップに応答して、システムに作用する２つ
   の制御パラメータの中の一方の制御パラメータを選定し
   、 前記比較ステップからの結果に応答して、２つの制御パ
   ラメータの中の他方の制御パラメータがシステムに影響
   を及ぼすことを抑止し、 選定された制御パラメータをシステムへ送信し、選定さ
   れた制御パラメータの受信に応答して、システムから変
   更された変動パラメータを発生する、 からなるシステムへの修正帰還法。