JPH02226757A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） すを含む半導体装置に関する。

（従来の技術） 以下、第７図乃至第９図を参照して、従来のＭＩＳ型コ
ンデンサについて説明する。

第７図は、従来のＭＩＳ型コンデンサの断面図で、第８
図は、第７図に示すＭｌＳ型コンデンサの平面図、第９
図は、ｊｆ１７図、および第８図に示−ｉＭ　Ｉ　Ｓ型
コンデンサの等価回路図である。

まず、第７図において、ｐ型半導体基板５１上に、ｎ十
型埋込拡散層５２が形成されている。さらにこのｎ÷型
埋込拡散層５２の上部には、ｎ型エピタキシャル層５３
が形成されている。このｎ−型エピタキシャル層５３は
、ｐ型半導体基板５１に届くまで拡散したｐ型拡散層５
４（素子間アイソレーション）によって、各ＭＩＳ型コ
ンデンサ毎に分離されている。このようにして分離され
ているｎ−型エピタキシャル層５３内部には、ＭｌＳ型
コンデンサの拡散領域側電極となるｎ型拡散層５７が形
成されている。このｎ型拡散層５７は、コンタクト孔５
９を介して、拡散領域側引き出し電極５６と接続されて
いる。さらにこの拡散領域側引き出し電極５６は、端子
Ｊ３と接続されている。また、ｎＷ１拡散層５７の上部
には、酸化膜、あるいは窒化膜からなる絶縁膜５８が形
成されている。この絶縁膜５８の上部には、ＭＩＳ型コ
ンデンサのメタル側電極５５が形成されている。このメ
タル側電極には、端子Ｍ３が接続されている。また、こ
のメタル側電極５５と、ｎ型拡散層５７によって挟まれ
ている絶縁膜５８は、ＭＩＳ型コンデンサの誘電体の役
目を果たしている。

次に、第８図に該ＭＩＳ型コンデンサの平面図を示す。

この第８図の平面において、第７図の断面は、図中のｃ
−ｃ’断面に有している。また、第８図において、各参
照する符号は、第７図と対応するものとする。

３１１８図に示すように、ｎ″″型エピタキシャル層５
３内には、ｎ型拡散層５７が形成されている。

このｎ型拡散層５７は、前述したように、拡散領域側引
き出し電極５６と、コンタクト孔５９を介して接続され
ている。このｎ型拡散層５７の上部には、第８図では図
示されない絶縁膜（誘電体）５８を介して、メタル側電
極５５が形成されている。このように、メタル側電極５
５と、拡散領域側の電極であるｎ型拡散層５７とで、絶
縁膜（誘電体）５８を挟むことにより、ＭＩＳ型コンデ
ンサを成している。また、メタル側電極５５には、所定
の切り欠き部が設けられている。この切り欠き部には、
拡散領域側引き出し電極５６が形成されている。このよ
うに、切り欠き部に拡散領域側引き出し電極５６を形成
することによって、所定の素子が形成される領域が効率
よく使用されている。

次に、第９図に示す等価回路において、従来は、単純に
コンデンサＣ３の両端にメタル側端子Ｍ３、および拡散
側端子Ｊ３が接続されているだけである。

従来の、このような構造を持つＭＩＳ型コンデンサによ
れば、その絶縁膜（誘電体）５８の膜厚は、数千人と厚
い。したがって、ＭＩＳ型コンデンサの耐圧は、充分に
あった。しかしながら、近年では、ＭＩＳ型コンデンサ
の大容量内蔵化に伴い、絶縁膜（誘電体）５８の厚さを
約５００Å以下と薄膜化する必要が出てきた。このよう
な、薄膜誘電体のＭＩＳ型コンデンサでは、耐圧も１０
Ｖ〜５０Ｖと低い。したがって、メタル側電極５５、拡
散側引き出し電極５６のいずれの電極においても、例え
ば急激な高電圧、すなわち、外部サージが印加されると
、メタル側と拡散側とがショートモードとなる絶縁破壊
が、容品に起きてしまう。このような、絶縁破壊が一度
起こってしまうと、以後、ここに電流の流れる通路が形
成され、もはやコンデンサの働きをしなくなってしまう
。

また、外部サージは、何時、印加されるか予測が不可能
である。このことから、特に製品に組込み、市場に出荷
してから、外部サージが印加されてしまうケースが多か
った。したがって、このような構造のＭＩＳ型コンデン
サを含む半導体装置を組込んでいる製品が、市場不良を
起こしてしまう恐れが多大にあった。

（発明が解決しようとする課題） この発明は上記のような点に鑑みなされたもので、大容
量内蔵化に伴う、ＭＩＳ型コンデンサの耐圧の低下によ
る外部サージ印加による絶縁破壊を防止することができ
るように構成した、ＭＩＳ型コンデンサを含む半導体装
置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明によるＭＩＳ型コンデンサを含む半導体装置に
あっては、基板内に形成された第１導電型の拡散領域内
に、２つの第１、第２の反対導電型の拡散領域を形成し
、この第１、第２の拡散領域の各々から配線を取り出し
、これらのうち一方をＭＩＳ型コンデンサの反対導電型
の拡散領域側電極に接続し、他方をメタル側の電極に接
続する。

（作用） 上記のような構造の半導体装置にあっては、例えばＭＩ
Ｓ型コンデンサの拡散側の電極に外部サージが印加され
たとすると、外部サージにより上昇した電位が、この電
極に接続されている配線により、反対導電型の第１の拡
散領域へと伝わり、この第１の拡散領域の電位を上昇さ
せる。この電位がｎ−ｐ逆方向バイアスの降伏電圧を超
えると、第１導電型の拡散領域に電流が流れ、さらに１
２の拡散領域へと流れ、この第２の拡散領域に接続され
ている配線を伝わり、Ｍｉｓ型コンデンサのメタル側電
極へと流れる。よって、拡散側とメタル側とが同電位と
なることからコンデンサの絶縁破壊が起こらない。また
反対にメタル側の電極に外部サージが印加された場合、
上記と反対のパスが形成され、同様に同電位となること
からコンデンサの絶縁破壊が起こらない。

（実施例） 以下、第１図乃至第６図を参照して、この発明の実施例
に係わるＭＩＳ型コンデンサを含む半導体装置について
説明する。

（１）第１図乃至第３図を参照して、この発明の第１の
実施例に係わるＭＩＳ型コンデンサを含む半導体装置に
ついて説明する。

第１図は、この発明の第１の実施例に係わるＭＩＳ型コ
ンデンサを含む半導体装置の断面図で、第２図は、第１
図に示すＭＩＳ型コンデンサを含む半導体装置の平面図
、第３図は、第１図、および第２図に示すＭＩＳ型コン
デンサを含む半導体装置の等価回路図である。

まず、第１図において、例えばｐ型半導体基板１上に、
ｎ十埋込拡散層２が形成されている。このｎ＋型埋込拡
散層２の上部には、ｎ−型エピタキシャル層３が・形成
されている。このｎ−型エピタキシャル層３は、ｐ型半
導体基板１に届くまで拡散したｐ型拡散層４（素子間ア
イソレーション）によって、各ＭＩＳ型コンデンサを含
む半導体装置毎に分離されている。このように分離され
たｎ″″型エピタキシャル層３の内部には、ＭＩＳ型コ
ンデンサの拡散領域側電極となるｎ型拡散層７が形成さ
れている。このｎ型拡散層７は、コンタクト孔１４を介
して、拡散領域側引き出し電極６と接続されている。さ
らにこの拡散領域側引き出し電極６は、端子Ｊと接続さ
れている。さらに、ｎ型エピタキシャル層３の内部には
、反対導電型であるｐ型ウェル領域１２（ベース拡散層
）が形成されている。このｐ型ウェル領域１２の内部に
は、第１のｎ型エミッタ拡散層９、および第２のｎ型エ
ミッタ拡散層１１の２つのエミッタ拡散層が形成されて
いる。これらの２つのエミッタ拡散層のうち、まず、第
１のｎ型エミッタ拡散層９には、コンタクト孔１５を介
して、第１のエミッタ電極８が接続されている。さらに
この第１のエミッタ電極８には、端子Ｅ１が接続されて
いる。−方、第２の口型エミッタ拡散層１１には、コン
タクト孔１６を介して、鰯２のエミッタ電極１０が接続
されている。さらにこの第２のエミッタ電極には、端子
Ｅ２が接続されている。以上のような拡散領域を含む、
ｎ−型エピタキシャル層３の上部には、酸化膜、あるい
は窒化膜からなる絶縁膜１３が形成されている。この絶
縁膜１３の上部には、メタル側電極５が形成されている
。さらにこのメタル側電極５には、端子Ｍが接続されて
いる。

またこのメタル側電極５と、ｎ型拡散層７によって挟ま
れている絶縁！１１３は、ＭＩＳ型コンデンサの誘電体
の役目を果たしている。また、このような半導体装置の
構造上、ｎ型拡散層７、およびｎ−Ｍｌエピタキシャル
層３は、第１のエミッタ、第２のエミッタを持つトラン
ジスタの共通のコレクタでもある。

以上のような構造を持つＭＩＳ型コンデンサを含む半導
体装置のメタル側電極５の端子Ｍと、第２のエミッタ電
極１０の端子Ｅ２とを金属配線Ｗ１により接続する。ま
た、拡散側引き出し電極６の端子Ｊと、第１のエミッタ
電極８の端子Ｅ１とを金属配線Ｗ２により接続すること
で、この発明の第１の実施例に係わるＭＩＳ型コンデン
サを含む半導体装置が構成されている。

このような構成のＭＩＳ型コンデンサを含む半導体装置
によれば、例えばメタル側電極５に外部サージが印加さ
れた場合、端子Ｍから配線Ｗ１、端子Ｅ２を経て、第２
のエミッタ電極１０の電位が、メタル側電極５の電位の
上昇に伴い上昇する。

この電位上昇が、第２のｎ型エミッタ拡恢層１１の電位
を上げ、ｐ型ベース拡散層１２とのｎ−ｐ逆方向バイア
スの降伏電圧のレベルを超えると、第２のｎ型エミッタ
拡散層１１からｐ型ベース拡散層１２へと電流が流れる
。このｐ型ベース拡散層１２へ流れた電流は、ｐ−ｎ順
方向バイアスとなる第１のｎ型エミッタ拡散層９へと容
易に流れ込む。この第１のｎ型エミッタ拡散層９に流れ
込んだ電流は、第１のエミッタ電極８、その端子Ｅ１か
ら、配線Ｗ２、端子Ｊを経て、拡散側引き出し電極６、
これに接続するｎ型拡散層７へと流れ、外部サージの印
加されたメタル側電極５と、これと絶縁膜１３を挟んで
対向する拡散領域側の電極であるｎ型拡散層７とが同電
位となり、コンデンサの絶縁破壊が起こることはない。

また、拡散側引き出し電極６に外部サージが印加された
場合゛は、上記とは逆のバスで、絶縁膜１３を挟んで対
向するメタル側電極５と同電位となり、同様にコンデン
サの絶縁破壊が起こることはない。

このようにして、メタル側、あるいは拡散領域側の電極
に対し、何等かの異常により外部サージが印加されたと
しても、第１のｎ型エミッタ拡散層９、ｐ型ウェル領域
１２（ベース拡散層）、第２のｎ型エミッタ拡散層１１
のバス、あるいは第２のｎ型エミッタ拡散層１１、ｐ型
ウェル領域１２（ベース拡散層）、第１のｎ型エミッタ
拡散層９のバスが形成されることにより、外部サージを
逃がすことができる。したがって、絶縁膜１３の薄膜化
により、耐圧の低下したＭＩＳ型コンデンサを保護する
ことができる。

次に、第２図の平面図を参照して、さらに第１の実施例
について説明する。この第２図に示す平面において、第
７図に示す断面は、図中のＡ−Ａ′断面に有している。

また、第２図において、各参照する符号は、第１図と対
応するものとする。

この第２図に示すように、ｎ型拡散層７に切り欠き部を
設け、この切り欠き部にｐ型ウェル領域１２（ベース拡
散層）を形成する。ここで、これらが形成されるｎ″″
型エピタキシャル層３は、長方形、場合によっては正方
形の形状にｐ型拡散層４により分離すれば、集積回路で
の配置設計を容易とすることができる。また、長方形、
正方形に拘らず、設計上、最も有利な形状にして良いこ
とは勿論である。また製造工程においても、拡散層を形
成する際の写真蝕刻工程で用いるマスクも、切り欠き部
を設けただけであり、形状もさほど複雑ではない。した
がって、微細化への対応が比較的容易である。このｐ型
ウェル領域１２（ベース拡散層）内には、第１のｎ型エ
ミッタ拡散層９、および第２のｎ型エミッタ拡散層１１
が形成されている。これら、ｎ−型エピタキシャル層３
内に形成される拡散層のうち、ＭＩＳ型コンデンサの拡
散領域側の電極となるｎ型拡散層７と、第１のｎ型エミ
ッタ拡散層９とは、夫々、コンタクト孔１４．１５を介
して、配線Ｗ２によって接続されている。第１のｎ型エ
ミッタ拡散層と、第２のｎ型エミッタ拡散層１１とは、
互いに共通のベース拡散層であるｐ型ウェル領域１２と
のｐ−ｎ接合を介している。第２のエミッタ拡散層１１
は、メタル側電極５と、コンタクト孔１６を介して配線
Ｗ１によって接続されている。したがって、メタル側電
極５と、拡散領域側電極であるｎ型拡散層７との間には
、ベースを共通として２つのエミッタを持つトランジス
タ領域が、挿入された形となっている。このトランジス
タ領域は、最小の設計ルールで設計できる為に、Ｍｉｓ
型コンデンサ形成領域の面積的ロスは、はとんどない。

それどころか、コンデンサの絶縁膜（誘電体）の薄膜化
が可能であるために、−層の容量の増加が可能となる。

このことは、周知の如く、コンデンサの容量が、コンデ
ンサの両電極間の距離に反比例することかられかる。し
たがって、大容量内蔵化の為、コンデンサの絶縁膜が薄
膜され、耐圧低下が生じても、外部サージ印加時の容易
なる絶縁破壊を防止でき、ひいては製品の市場不良の恐
れが低減されれ。また、配線Ｗ１は、メタル側電極５、
および第２図では図示されないが、ｔｓ１図に図示され
る第２のエミッタ電極１０と一体化して形成すれば、製
造工程での工程数増加を緩和することができる。Ｗ２は
、第１図に図示される拡散領域側引き出し電極６と、第
１のエミッタ電極８と一体化して形成すれば、同様に工
程数の増加を緩和できる。これらのことは、歩留りの向
上、製造コストの低下にも有利であり、また、コンタク
ト抵抗の緩和にも有効である。

次に、第３図を参照して、第１の実施例の等価回路につ
いて説明する。

第３図に示すように、ＭＩＳ型コンデンサＣの両端、メ
タル側端子Ｍと拡散側端子Ｊとの間、すなわち、ノード
ａ、ｂに、互いに逆極性で直列接続された一対のダイオ
ードＤ１、Ｄ２が接続されている。この等価回路からも
分るように、サージが、メタル側端子Ｍ１拡散側端子Ｊ
１すなわち、ノードａ１ノードｂのいずれに入った場合
でも、ダイオードＤ１、あるいはＤ２が降伏することに
より、サージを逃がすことができる。よって、ＭＩＳ型
コンデンサＣの絶縁破壊が防止される。

（２）以下、第４図乃至第６図を参照して、この発明の
第２の実施例に係わるＭｌＳ型コンデンサを含む半導体
装置について説明する。

第４図は、この発明の第２の実施例に係わるＭＩＳ型コ
ンデンサを含む半導体装置の断面図で、第５図は、１１
４図にＭＩＳ型コンデンサを含む半導体装置の平面図、
第６図は、１１４図、および第５図に示すＭＩＳ型コン
デンサを含む半導体装置の等価回路である。

まず、第４図において、例えばｐ型半導体基板２１上に
、ｎ◆型埋込拡散層２２、および２２′が形成されてい
る。このうち１．ｎ÷型埋込拡散層２２の上部には、ｎ
−型エピタキシャル層２３が形成されている。一方、ｎ
÷型埋込拡散層２２′の上部には、ｎ−型エピタキシャ
ル層２３′が形成されている。これらのｎ−型エピタキ
シャル層２３、および２３′は、同じエピタキシャル層
程で形成され、ｐ型半導体基板２１に届くまで拡散した
ｐ型拡散層２４（素子間アイソレーション）によって、
夫々分離されている。このようにして、夫々分離された
エピタキシャル層２３．２３′のうち、まず、２３の内
部には、Ｍｉｓ型コンデンサの拡散領域側電極となるｎ
型拡散層２７が形成されている。このｎ型拡散層２７は
、コンタクト孔３４を介して、拡散領域側引き出し電極
２６と接続されている。さらにこの拡散領域側引き出し
電極２６は、端子Ｊ２と接続されている。さらにｎ−型
エピタキシャル層２３の内部には、反対導電型であるｐ
型ウェル領域３２（第１のベース拡散層）が形成されて
いる。このｐ型ウェル領域３２の内部には、第１のｎ型
エミッタ拡散層２９、および第２のｎ型エミッタ拡散層
３１の２つのエミッタ拡散層が形成されている。これら
の２つのエミッタ拡散層のうち、まず、第１のｎ型エミ
ッタ拡散層２９は、コンタクト孔３５を介して、第１の
エミッタ電極２８に接続されている。さらにこの第１の
エミッタ電極２８は、端子Ｅ２１と接続されている。一
方、第２のｎ型エミッタ拡散層３１は、コンタクト孔３
６を介して、第２のエミッタ電極３０に接続されている
。さらにこの第２のエミッタ電極３０は、端子Ｅ２２と
接続されている。また、本節２の実施例では、ｎ型拡散
層２７がｎ十型埋込拡散層２２に届いている。これは、
ｎ−型エピタキシャル層２３を浅く形成すれば、ｎ型拡
散層２７の不純物が、ｎ十型埋込拡散層２２へ短時間で
到達するからである。ｎ−型エピタキシャル層２３の上
部には、酸化膜、あるいは窒化膜からなる絶縁膜３３が
形成されている。この絶縁膜３３の上部には、ポリシリ
コン層２５′を介して、ＭＩＳ型コンデンサのメタル側
電極２５が形成されている。このメタル側電極２５には
、端子Ｍ２が接続されている。このメタル側電極２５と
、ｎ型拡散層２７によって挾まれている絶縁膜３３は、
ＭＩＳ型コンデンサの誘電体の役目を果たしている。ま
た、ｎ型拡散層２７、およびｎ″″型エピタキシャル層
２３は、第１のエミッタ、第２のエミッタを持つトラン
ジスタ共通のコレクタでもある。一方、エピタキシャル
層２３′の内部には、トランジスタのコレクタとなるｎ
型拡散層２７′が形成されている。このｎ型拡散層２７
′は、コンタクト孔３４′を介して、コレクタ電極２６
′と接続されている。さらにｎ−Ｍｌエピタキシャル層
２３′の内部には、反対導電型であるｐ型ウェル領域３
２′　（第２のべ一ス拡散層）が形成されている。この
９ｍウェル領域３２′の内部には、１３のｎ型エミッタ
拡散層２９′、および第４のｎ型エミッタ拡散層３１′
の２つのエミッタ拡散層が形成されている。これらの２
つのエミッタ拡散層のうち、まず、第３のｎ型エミッタ
拡散層２９′は、コンタクト孔３５′を介して、第３の
エミッタ電極２８′に接続されている。さらにこの第３
のエミッタ電極２８′は、端子Ｅ２３と接続されている
。一方、第４のｎ型エミッタ拡散層３１′は、コンタク
ト孔３６′を介して、第４のエミッタ電極３０′に接続
されている。さらにこの第４のエミッタ電極３０′は、
端子Ｅ２４と接続されている。

以上のような構造を持つＭＩＳ型コンデンサを含む半導
体装置のメタル側電極２５の端子Ｍ２と、第４のエミッ
タ電極３０′の端子Ｅ２４とを金属配線Ｗ２１により接
続する。また、拡散側引き出し電極２６の端子Ｊ２と、
第１のエミッタ電極２８の端子Ｅ２１とを金属配線Ｗ２
２により接続する。さらに第２のエミッタ電極３０の端
子Ｅ２２とコレクタ電極の端子Ｃ２１、および第３のエ
ミッタ電極２８′の端子Ｅ２３とを金属配線Ｗ２３によ
り接続することで、この発明の第２の実施例に係わるＭ
ＩＳｒ１１コンデンサを含む半導体装置が構成されてい
る。

このような構成のＭｉｓ型コンデンサを含む半導体装置
によれば、例えばメタル側電極２５に外部サージが印加
された場合、端子Ｍ２から配線Ｗ２１、端子Ｅ２４を経
て、第４のエミッタ電極３０′の電位が、メタル側電極
２５の電位の上昇に伴い上昇する。この電位上昇が、第
４のｎ型エミッタ拡散層３１′の電位を上げ、第２のｐ
型ベース拡散層３２′とのｎ−ｐ逆方向バイアスの降・
伏型圧のレベルを超えると、第４のｎ型エミッタ拡散層
３１′から第２のｐ型ベース拡散層３２′へと電流が流
れる。この第２・のｐ型ベース拡散層３２′へ流れた電
流は、ｐ−ｎ順方向バイアスとなる第３のｎ型エミッタ
拡散層２９′へと容易に流れ込む。この第３のｎ型エミ
ッタ拡散層２９′に流れ込んだ電流は、第３のエミッタ
電極２８′その端子Ｅ２３から、配線Ｗ２３、端子Ｅ２
２を経て、第２のエミッタ電極３０へと流れ込み、電位
を上昇させる。この電位上昇が、第２のｎ型エミッタ拡
散層３１の電位を上げ、第１のｐ型ベース拡散層３２と
のｎ−ｐ逆方向バイアスの降伏電圧のレベルを超えると
、上記と同様に第２のｎ型エミッタ拡散層３１から第１
のｐ型ベース拡散層３２へと電流が流れる。この第１の
ｐ型ベース拡散層３２へ流れた電流は、ｐ−ｎ順方向バ
イアスとなる第１のｎ型エミッタ拡散層２９へと容易に
流れ込む。この第１のｎ型エミッタ拡散層２９に流れ込
んだ電流は、第１のエミッタ電極２８、その端子Ｅ２１
から、配線Ｗ２２、端子Ｊ２を経て、拡散側引き出し電
極２６、これに接続するｎ型拡散層２７へと流れ、外部
サージの印加されたメタル側電極２５と、これと絶縁層
３３を挟んで対向するｎ型拡散層２７とが同電位となり
、コンデンサの絶縁破壊が起こることはない。また、拡
散側引き出し電極２６に外部サージが印加された場合は
、上記とは逆のパスで、絶縁膜３３を挾んで対向するメ
タル側電極２５と同電位となり、同様にコンデンサの絶
縁破壊が起こることはない。

また、本第２の実施例のように、トランジスタのエミッ
タとコレクタとを短絡させ、ベースを共通とした形の、
互いに逆極性で接続された１対のダイオードを、数段、
直列に挿入すれば、ＭＩＳ型コンデンサに印加される電
源電圧にあわせ、調節することができる。例えばこの互
いに逆極性で接続された１対のダイオードの降伏電圧を
５Ｖとすると、これをもうひとつ直列に挿入すれば、５
Ｖ＋５Ｖ−１０Ｖとなる。同様に３つ挿入すれば１５Ｖ
となる。例えば電源電圧をＩＯＶとした場合、３つ挿入
すれば、降伏電圧が１５Ｖとなるので、電源電圧１０ｖ
でダイオードを介するパスが形成されることはない。こ
のように、電源電圧が比較的高い場合に、本第２の実施
例は有効である。

このようにして、ＭＩＳ型コンデンサの両端間に、互い
に逆極性である１対のダイオード組を、数段、直列に挿
入することにより、ＭＩＳ型コンデンサの電源電圧に合
せた調節が可能となると共に、メタル側、あるいは拡散
側の電極に対し、何等かの異常により外部サージが印加
されても、この外部サージを、第１のｎ型エミッタ拡散
層２９、′！Ｊ１のｐ型ベース拡散層３２、第２のｎ型
エミッタ拡散層３１′、第３のｎ型エミッタ拡散層２９
′１２のｐ型ベース拡散層３２′、第４のｎ型エミッタ
拡散層３１′のバスが、あるいはその反対のバスが形成
されることにより逃がすことができる。

したがって、絶縁膜３３の薄膜化により、耐圧の低下し
たＭＩＳ型コンデンサを保護することができる。

次に、第５図の平面図を参照して、さらに第２の実施例
について説明する。゛この第５図に示す平面において、
第４図に示す断面は、図中のＢ−Ｂ′断面に有している
。ま〜た、第５図において、各参照する符号は、第４図
と対応するものとする。

第５図に示すように、ｎ型拡散層２７に切り欠き部を設
け、この切り欠き部にｐ型ウェル領域３２（第１のベー
ス拡散層）を形成する。これらが形成される、ＭＩＳ型
コンデンサ領域を含む、ロー型エピタキシャル層２３は
、長方形、場合によっては正方形の形状にｐ型拡散層４
（素子間アイソレーション）により分離すれば、集積回
路での配置設計を容易とすることができる。ここで、長
方形、正方形に拘らず、設計上、最も有利な形状にして
良いことは勿論である。また製造工程においても、拡散
層を形成する際の写真蝕刻工程で用いるマスクも、切り
欠き部を−設けただけであり、形状もさほど複雑ではな
い。したがって、微細化への対応が比較的容易である。

この切り欠き部に形成されるｐ型ウェル領域３２の内部
には、第１のｎ型エミッタ拡散層２９、および第２のｎ
型エミッタ拡散層３１が形成される。さらに本節２の実
施例においては、さらにｐ型拡散層２４によって分離さ
れているｎ″″型エピタキシャル層２３′が設けられて
いる。これは、前述の第４図を参照して説明したように
、互いに逆極性で直列に接続された１対のダイオードが
、直列に２段接続されることから、一つの互いに逆極性
で直列に接続された１対のダイオードを前記ｎ−型エピ
タキシャル層２３に形成し、残る一つの互いに逆極性に
直列で接続された１対のダイオードを、このｎ″″型エ
ピタキシャル層２３′に形成するために設けられている
ものである。このｎ−型エピタキシャル層２３′の内部
には、ｎ型拡散層２７′が形成されている。このｎ型拡
散層２７′は、ｎ″″型エピタキシャル層２３′と共に
、この領域でのコレクタとなっている。さらにｐ型ウェ
ル領域３２′が形成されている。この第２のｐ型ベース
拡散層３２′内には、第３のｎ型エミッタ拡散層２９′
および第４のｎ型エミッタ拡散層３１′が形成されてい
る。これら、ｎ″″型エピタキシャル層２３、および２
３′内に形成される拡散層のうち、ＭＩＳ型コンデンサ
の拡散側の電極となるｎｕ１拡散層２７と、第１のｎ型
エミッタ拡散層２９とは、夫々、コンタクト孔３４．３
５を介して、配線Ｗ２２によって接続されている。第１
のｎ型エミッタ拡散層２９と、第２のｎ型エミッタ拡散
層３１とは、互いに共通のベース拡散層である第１のｐ
型ウェル領域３２とのｐ−ｎ接合を介している。第２の
ｎＷ１エミッタ拡散層３１と、コレクタであるｎ！拡散
層２７′、および第３のｎ型エミッタ拡散層２９′とは
、夫々、コンタクト孔３６．３４’　　３５’介して、
配線Ｗ２３によって接続されている。第３のｎ型エミッ
タ拡散層２９′と、ｔ！４４のｎ型エミッタ拡散層３１
′とは、互いに共通のベース拡散層である第２？ｐ型ウ
エル領域３２′とのｐ−ｎ接合を介している。第４のｎ
型エミッタ拡散層３１’は、メタル側電極２５と、コン
タクト孔３６′を介して配線Ｗ２１によって接続されて
いる。したがって、メタル側電極２６と、拡散領域側電
極であるｎ型拡散層２７との間には、ベースを共通とし
て２つのエミッタを持つトランジスタ領域が、２つ挿入
された形となっている。また、これら、２つのトランジ
スタ領域は、最小の設計ルールで設計できる為に、ＭＩ
Ｓ型コンデンサ形成領域の面積的ロスは、はとんどない
。

それどころか、コンデンサの絶縁膜（誘電体）の薄膜化
が可能であるために、−層の容量の増加が可能となる。

このことは、周知の如く、コンデンサの容量が、コンデ
ンサの両電極間の距離に反比例することかられかる。し
たがって、大容量内蔵化の為、コンデンサの絶縁膜が薄
膜され、耐圧低下が生じても、外部サージ印加時の絶縁
破壊を防止でき、ひいては製品の市場不良の恐れが低減
される。また、配線Ｗ２１は、メタル側電極２５、およ
び第５図では図示されないが、第４図に図示される第４
のエミッタ電極３０′と一体化して形成すれば、製造工
程での工程数増加を緩和することができる。Ｗ２２は、
第４図に図示される拡散側引き出し電極２６と、第１の
エミッタ電極２８と一体化、およびＷ２Ｂは、第４図に
図示される第３のエミッタ電極２８′　コレクタ電極２
６′および第２のエミッタ電極と一体化して形成すれば
、同様に工程数の増加を緩和できる。これらのことは、
歩留りの向上、製造コスト低下にも有利であり、また、
コンタクト抵抗の緩和にも有効である。

次に、第６図を参照して、本第２の実施例の等価回路に
ついて説明する。

第６図に示すように、ＭＩＳ型コンデンサＣ２の両端、
メタル側端子Ｍ２と拡散側端子Ｊ２との間、すなわち、
ノードａ２、ノードｂ２間に、互、いに逆極性で直列接
続された一対のダイオードＤ２１、Ｄ２２と、さらにも
う一対のダイオードＤ２３、Ｄ２４とが直列に接続され
ている。このような回路では、第１の実施例同様、サー
ジが、メタル側端子Ｍ２、拡散側端子Ｊ２、すなわちノ
ードａ２、ノードｂ２のいずれに入った場合でも、ダイ
オードＤ２１とダイオードＤ２３、あるいはダイオード
Ｄ２４、ダイオードＤ２２のいずれかが降伏することに
より、サージを逃がすことができる。よって、Ｍ！Ｓ型
コンデンサＣ２の絶縁破壊を防止することができる。ま
た、このように、互いに逆極性で直列に接続された１対
のダイオードを、複数個、直列に接続することにより、
ＭＩＳ型コンデンサに印加される電源電圧にあわせて、
調節することができる。よって、本第２の実施例は、電
源電圧が比較的高い場合に有効である。

［発明の効果］ 以上説明したようにこの発明、によれば、ＭＩＳ型コン
デンサのメタル側、拡散側、いずれの電極において、耐
圧を超える外部サージが印加されても、互いに逆極性で
、直列接続された少なくとも一対のダイオードを介した
バスが形成されることにより、Ｍｉｓ型コンデンサが絶
縁破壊を起こすことがない。このことから、Ｍｉｓ型コ
ンデンサの誘電体の薄膜化が可能となる。したがって、
大容量を内蔵でき、かつ微細化にも適したＭＩＳ型コン
デンサを含む半導体装置が提供される。

【図面の簡単な説明】

第１図はこの発明の第１の実施例に係わるＭＩＳ型コン
デンサを含む半導体装置の断面図、第２図はその平面図
、第３図は第１の実施例の等価回路図、第４図はこの発
明の第２の実施例に係わるＭＩＳ型コンデンサを含む半
導体装置の断面図、第５図はその平面図、第６図は第２
の実施例の等価回路図、第７図は従来技術によるＭＩＳ
型コンデンサの断面図、第８図はその平面図、第９図は
従来技術の等硼回路である。 １・・・ｐ型半導体基板、２・・・ｎ十型埋込拡散層、
３・・・ｎ″″型エピタキシャル層、４・・・ｐ型拡散
層（素子間アイソレーション）、５・・・メタル側電極
、６・・・拡散側引き出し電極、７・・・ｎ型拡散層、
８・・・第１のエミッタ電極、９・・・第１のｎ型エミ
ッタ拡散層、１０・・・１２のエミッタ電極、１１・・
・第２のｎ型エミッタ拡散層、１２・・・ｐ型ウェル領
域（ベース拡散層）　１３・・・絶縁膜（誘電体）１４
．１５．１６・・・コンタクト孔、２１・・・ｐ型半導
体基板、２２．２２’・・・ｎ十型埋込拡散層、２３．
２３’　・・・ｎ−型エピタキシャル層、２４・・・ｐ
型拡散層（素子間アイソレーション）、２５・・・メタ
ル側電極、２５′・・・ポリシリコン層、２６・・・拡
散側引き出し電極、２７．２７’・・・ｎ型拡散層、２
８・・・第１のエミッタ電極、２８′・・・第３のエミ
ッタ電極、２９・・・第１のｎ型エミッタ拡散層、２９
′・・・第３のｎ型エミッタ拡散層、３０・・・第２の
エミッタ電極、３０′・・・第４のエミッタ電極、、３
１・・・第２のｎ型エミッタ拡散層、３１′・・・第４
のｎ型エミッタ拡散層、３２・・・ｐ型ウェル領域（第
１のベース拡散層）　３２′・・・ｐ型ウェル領域（第
２のベース拡散層）　３３・・・絶縁膜（誘電体）　、
３４，３５．３６．３４’３５’　、３６’・・・コン
タクト孔、５１・・・ｐ型半導体基板、５２・・・ｎ十
型埋込拡散層、５３・・・ｎ″″型エピタキシャル層、
５４・・・ｐ型拡散層（素子間アイソレーション）、５
５・・・メタル側電極、５６・・・拡散側引き出し電極
、５７・・・ｎ型拡散層、５８・・・絶縁膜（誘電体）
　５９・・・コンタクト孔、Ｍ、Ｍ２．Ｍ３・・・メタ
ル側電極端子、Ｊ、Ｊ２．Ｊ３・・・拡散側電極端子、
Ｗｌ。 Ｗ２．Ｗ２１．Ｗ２２．Ｗ２Ｂ・・・金属配線、Ｅｌ、
Ｅ２．Ｅ２１．Ｅ２２．Ｅ２３．Ｅ２４・・・エミッタ
電極端子、Ｃ２１・・・コレクタ電極端子。 Ｃ，Ｃ２，Ｃ３・・・ＭＩＳ型コンデンサ、Ｄｌ。 Ｄ２．Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４・・・ダイオー
ド。 出願人代理人　弁理士　鈴江武彦 第４ 図 第５図 第６ 図 第１ 第２ 第３ 第８図 第９

Claims (1)

【特許請求の範囲】
1. 第１導電型の半導体基板中に形成された第１の領域を一
   方の電極として有するＭＩＳ型コンデンサと、このＭＩ
   Ｓ型コンデンサの両端間に互いに逆極性で直列接続され
   た少なくとも１対のダイオードとよりなり、この１つの
   ダイオードは、前記半導体基板中に形成された反対導電
   型ウェル領域と、この反対導電型ウェル領域内に形成さ
   れた第１導電型の第２第３の領域と、前記ＭＩＳ型コン
   デンサの両端を第２第３の領域と夫々接続する配線手段
   とを含むことを特徴とする半導体装置。