JPH02226860A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH02226860A JPH02226860A JP1045146A JP4514689A JPH02226860A JP H02226860 A JPH02226860 A JP H02226860A JP 1045146 A JP1045146 A JP 1045146A JP 4514689 A JP4514689 A JP 4514689A JP H02226860 A JPH02226860 A JP H02226860A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- photoelectric conversion
- block
- section
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は光電変換装置に関し、特に読出し線が共通化さ
れてマトリクス配線されている光電変換装置ｔｔに関す
る。
れてマトリクス配線されている光電変換装置ｔｔに関す
る。
［従来の技領及び発明が解決しようとする課題］ファク
シミリ等の画像読取装置に用いられる光電変換装置とし
ては２光電変換部と該光電変換部に接続された電荷蓄積
部と該電荷蓄積部から本命を読出す経路に設けられたス
イッチ部との組を含んでなるセンサ要素を複数有するブ
ロックをｍ敗婦えているものがある。即ち、この種の光
電変換装置は小さな光電変換部をライン状に高密度に配
％ｌ してなるものであるため、１記の様にブロック化
し、各ブロックの対応するセンサ要素ごとにスイッチ部
からの読出し締を共通化してマトリクス配線している。
シミリ等の画像読取装置に用いられる光電変換装置とし
ては２光電変換部と該光電変換部に接続された電荷蓄積
部と該電荷蓄積部から本命を読出す経路に設けられたス
イッチ部との組を含んでなるセンサ要素を複数有するブ
ロックをｍ敗婦えているものがある。即ち、この種の光
電変換装置は小さな光電変換部をライン状に高密度に配
％ｌ してなるものであるため、１記の様にブロック化
し、各ブロックの対応するセンサ要素ごとにスイッチ部
からの読出し締を共通化してマトリクス配線している。
第７図は、上記の様な従来の光電変換装置の基本釣構成
を示すブロヅク図である。
を示すブロヅク図である。
図において、２−１〜２−ｎはセンサ部を構成するｎｌ
ｉのブロックであり、各ブロックは光電変換部と電荷蓄
積部とスイッチ部との組からなるセンサ要素をｍ個含ん
でいる。即ち、この光電変換装置全体のビット数はｎＸ
ｍである。４は全ブロックの光電変換部に対し共通に電
圧を印加するための電源である。Ｉは上記各ブロックを
順次駆動するための駆動回路であり、６は該駆動回路量
から各ブロックのスイッチ部に至る配線の群である。３
は上記各ブロックの対応する光電変換部に関する出力を
共通化して取出す読出し回路であり、５は各ブロックの
スイッチ部から上記読出し回路３に至る配線の群である
。また、７は上記配線群５の各配線の間に配置されたシ
ールド配線の群であり、接地されている。
ｉのブロックであり、各ブロックは光電変換部と電荷蓄
積部とスイッチ部との組からなるセンサ要素をｍ個含ん
でいる。即ち、この光電変換装置全体のビット数はｎＸ
ｍである。４は全ブロックの光電変換部に対し共通に電
圧を印加するための電源である。Ｉは上記各ブロックを
順次駆動するための駆動回路であり、６は該駆動回路量
から各ブロックのスイッチ部に至る配線の群である。３
は上記各ブロックの対応する光電変換部に関する出力を
共通化して取出す読出し回路であり、５は各ブロックの
スイッチ部から上記読出し回路３に至る配線の群である
。また、７は上記配線群５の各配線の間に配置されたシ
ールド配線の群であり、接地されている。
第８図は上記ブロックのうちの１つの構成を示す回路図
である。
である。
図において、１３は光電変換部であり、１４は電荷ＪＦ
植部であり５１５はリセット用スイッチ部であり、＋６
は転送用スイッチ部である。これらの組により１つのセ
ンサ要素が構成される。１１−１〜１ｍ−ｍは各センサ
要素を示す。
植部であり５１５はリセット用スイッチ部であり、＋６
は転送用スイッチ部である。これらの組により１つのセ
ンサ要素が構成される。１１−１〜１ｍ−ｍは各センサ
要素を示す。
第９図は上記光電変換装置Ｒの具体的構成を示す配線パ
ターン図であり、ここでは各ブロック内のセンサ要素が
２つで１つ２つのブロックを有する場合が示されている
。尚、本図においては、煩雑さを避けるために、上Ｆ層
の配線パターンとコンタクトホール部のみが示されてい
る。
ターン図であり、ここでは各ブロック内のセンサ要素が
２つで１つ２つのブロックを有する場合が示されている
。尚、本図においては、煩雑さを避けるために、上Ｆ層
の配線パターンとコンタクトホール部のみが示されてい
る。
＋１−１．１＋−２により１つのブロックＩ＋が構成さ
れ、１２−１．１２−２により上記ブロック＋、１に隣
接するブロック１２が構成されている。１３．１４．＋
５．１６は上記第８図に関し説明した通りである。
れ、１２−１．１２−２により上記ブロック＋、１に隣
接するブロック１２が構成されている。１３．１４．＋
５．１６は上記第８図に関し説明した通りである。
２１は電源４と全ブロックの光電変換部１３の一方の電
極とを接続する配線である。２２は全ブロックの電荷蓄
積部１４の一方の電極に接続されている配線であり、接
地されている。２３は全ブロックのリセット用スイッチ
部１５に接続されている放電用配線である。
極とを接続する配線である。２２は全ブロックの電荷蓄
積部１４の一方の電極に接続されている配線であり、接
地されている。２３は全ブロックのリセット用スイッチ
部１５に接続されている放電用配線である。
ブロックＩＩ内の２つのセンサ要素１１−１゜１１−２
の転送用スイッチ部Ｉ６のゲート線は共通化されて配線
３１に接続されており、該２つのセンサ要素のりセクト
用スイッチｌ５１５のゲート線は共通化されて配線３２
に接続されている。同様に、ブロック１２内の２つのセ
ンサ要素１２−１．１２−２の転送用スイッチ部１６の
ゲートａは共通化されて配ｗａ３２に接続されており、
該２つのセンサ要素のリセット用スイッチ部１５のゲー
ト線は共通化されて配線３３に接続されている。
の転送用スイッチ部Ｉ６のゲート線は共通化されて配線
３１に接続されており、該２つのセンサ要素のりセクト
用スイッチｌ５１５のゲート線は共通化されて配線３２
に接続されている。同様に、ブロック１２内の２つのセ
ンサ要素１２−１．１２−２の転送用スイッチ部１６の
ゲートａは共通化されて配ｗａ３２に接続されており、
該２つのセンサ要素のリセット用スイッチ部１５のゲー
ト線は共通化されて配線３３に接続されている。
を記ブロックｉｌ内のセンサ要素１１−１の転送用スイ
ッチ部１６からの読出し線及び上記ブロック１２内のセ
ンサ要素１２−１の転送用スイッチ部１６からの読出し
線は共通化されて配線３４に接続されている。同様に、
上記ブロックｌＩ内のセンサ要素１１−２の転送用スイ
ッチａｌｓ＋６からの読出し線及び上記ブロック１２内
のセンサ要素１２−２の転送用スイッチ部１６からの読
出し線は共通化されて配＆Ｉ３５に接続されている。こ
れによりマトリクス配線が構成される。
ッチ部１６からの読出し線及び上記ブロック１２内のセ
ンサ要素１２−１の転送用スイッチ部１６からの読出し
線は共通化されて配線３４に接続されている。同様に、
上記ブロックｌＩ内のセンサ要素１１−２の転送用スイ
ッチａｌｓ＋６からの読出し線及び上記ブロック１２内
のセンサ要素１２−２の転送用スイッチ部１６からの読
出し線は共通化されて配＆Ｉ３５に接続されている。こ
れによりマトリクス配線が構成される。
３Ｂ、３７．３８はシールド配線であり５接地されてい
る。該シールド配線は上記共通化読出し配置１１３４．
３５の容量結合をなくし２読出し信′→のクロストーク
を防田する機能を有する。
る。該シールド配線は上記共通化読出し配置１１３４．
３５の容量結合をなくし２読出し信′→のクロストーク
を防田する機能を有する。
しかしながら１以上の様な従来の光電変換装置において
は、シールド配線を含んでいるために共通化ゲート配線
及び共通化読出し配線及びシールド配線を含む配ｗａ部
の幅（第９図における上下方向幅）が大きくなる。即ち
１．たとえばＡ４サイズ幅の読取原稿を８本／ ｍ ｍ
の解像度で読取る場合、ｌブロック当りのビット数を４
２とし、４２ブロツクあるとすると、上記配線部は共通
化読出し配線４２本とシールド配線４３本と共通化ゲー
ト配線４３本とが必要となる。これらの配線を１０μｍ
のラインアンドスペースのルールで配線すると２合計幅
が２５７０μｍとなる。このことは光電変換装置の大型
化につながり、製造コストが高くなる。また、以Ｆの様
に多数の配線を設けることにより、装造時の歩留りが低
下する。
は、シールド配線を含んでいるために共通化ゲート配線
及び共通化読出し配線及びシールド配線を含む配ｗａ部
の幅（第９図における上下方向幅）が大きくなる。即ち
１．たとえばＡ４サイズ幅の読取原稿を８本／ ｍ ｍ
の解像度で読取る場合、ｌブロック当りのビット数を４
２とし、４２ブロツクあるとすると、上記配線部は共通
化読出し配線４２本とシールド配線４３本と共通化ゲー
ト配線４３本とが必要となる。これらの配線を１０μｍ
のラインアンドスペースのルールで配線すると２合計幅
が２５７０μｍとなる。このことは光電変換装置の大型
化につながり、製造コストが高くなる。また、以Ｆの様
に多数の配線を設けることにより、装造時の歩留りが低
下する。
そこで、本発明は、上記の様な従来技術の問題点に鑑み
、読取り精度を低下させることなしに、配線部の幅を小
さくでき、小型化、低コスト化及び製造時の歩留り向上
の可能な光電変換装置を提供することを目的とする。
、読取り精度を低下させることなしに、配線部の幅を小
さくでき、小型化、低コスト化及び製造時の歩留り向上
の可能な光電変換装置を提供することを目的とする。
ｃ問題点を解決するための手段］
本発明によれば、以ｔの如き目的を達成するものとして
、 光電変換部と該光電変換部に接続された電荷蓄積部と該
＊荷蓄積部から電荷を読出す経路に設けられたスイッチ
部との組を含んでなるセンサ要素を複数有するブロック
を複数備えている光電変換装［Ｒにおいて、同一ブロッ
ク内のスイッチ部を動作させるためのゲート線が複数の
スイッチ部に関し共通化されており、各ブロックの対応
するセンサ要素ごとにスイッチ部からの読出し線が共通
化されてマトリクス配線されており、該マトリクス配線
の隣接する共通化読出し線の間に上記ゲート線が配置さ
れていることを特徴とする、光電変換装置、 が提供される。
、 光電変換部と該光電変換部に接続された電荷蓄積部と該
＊荷蓄積部から電荷を読出す経路に設けられたスイッチ
部との組を含んでなるセンサ要素を複数有するブロック
を複数備えている光電変換装［Ｒにおいて、同一ブロッ
ク内のスイッチ部を動作させるためのゲート線が複数の
スイッチ部に関し共通化されており、各ブロックの対応
するセンサ要素ごとにスイッチ部からの読出し線が共通
化されてマトリクス配線されており、該マトリクス配線
の隣接する共通化読出し線の間に上記ゲート線が配置さ
れていることを特徴とする、光電変換装置、 が提供される。
［実施例］
以下１図面を参照しながら本発明の具体的実施例を説明
する。
する。
第１図は本発明による光電変換装置の一実施例の基本的
構成を示すブロック内である。
構成を示すブロック内である。
図において、２−１〜２−ｎはセンサ部を構成するｎ個
のブロックであり、各ブロックは光電変換部と電荷蓄積
部とスイッチ部との組からなるセンサ要素をｍ個含んで
いる。即ち、本実施例光電変換装置全体のビット数はｎ
Ｘｍである。４は全ブロックの光電変換部に対し共通に
電圧を印加するための電源である。１は上記各ブロック
を順次駆動するための駆動回路であり、各ブロック内に
おいて光電変換部への電圧印加により各電荷蓄積部に蓄
積された電荷を同時に読出す様にスイッチ部を制御する
。６は該駆動回路１から各ブロックのスイッチ部に至る
配線の群である。３は上記各ブロックの対応する光電変
換部に関する出力を共通化して取出す読出し回路である
。５は各ブロックのスイッチ部から上記読出し回路３に
至る配線の群である。
のブロックであり、各ブロックは光電変換部と電荷蓄積
部とスイッチ部との組からなるセンサ要素をｍ個含んで
いる。即ち、本実施例光電変換装置全体のビット数はｎ
Ｘｍである。４は全ブロックの光電変換部に対し共通に
電圧を印加するための電源である。１は上記各ブロック
を順次駆動するための駆動回路であり、各ブロック内に
おいて光電変換部への電圧印加により各電荷蓄積部に蓄
積された電荷を同時に読出す様にスイッチ部を制御する
。６は該駆動回路１から各ブロックのスイッチ部に至る
配線の群である。３は上記各ブロックの対応する光電変
換部に関する出力を共通化して取出す読出し回路である
。５は各ブロックのスイッチ部から上記読出し回路３に
至る配線の群である。
第２図は上記実施例の具体的構成を示す配線パターン図
であり、ここでは各ブロック内のセンサ要素が２つで且
つ２つのブロックを有する場合が示されている。尚、本
図においては、煩雑さを避けるために、上下層の配線パ
ターンとコンタクトホール部のみが示されている。
であり、ここでは各ブロック内のセンサ要素が２つで且
つ２つのブロックを有する場合が示されている。尚、本
図においては、煩雑さを避けるために、上下層の配線パ
ターンとコンタクトホール部のみが示されている。
図において、１３は非晶質シリコン等の光導電層を用い
た光電変換部であり、１４はコンデンサからなる電荷蓄
積部であり２１５は非晶質シリコン等を用いた薄膜トラ
ンジスタからなるリセット用スイッチ部であり、１６は
非晶質シリコン等を用いた薄膜トランジスタからなる転
送用スイッチ部である。これらの絹により１つのセンサ
要素が構成される。１１−１．１！−２，１２−１゜２
−２は各センサ要素を示し、センサ要素１１−１．１１
−２の組から第１のブロック＋１が構成され、センサ要
素［２−１，１２−２の絹から第２のブロック１２が構
成される。
た光電変換部であり、１４はコンデンサからなる電荷蓄
積部であり２１５は非晶質シリコン等を用いた薄膜トラ
ンジスタからなるリセット用スイッチ部であり、１６は
非晶質シリコン等を用いた薄膜トランジスタからなる転
送用スイッチ部である。これらの絹により１つのセンサ
要素が構成される。１１−１．１！−２，１２−１゜２
−２は各センサ要素を示し、センサ要素１１−１．１１
−２の組から第１のブロック＋１が構成され、センサ要
素［２−１，１２−２の絹から第２のブロック１２が構
成される。
２１は第１図に示される電源４と全ブロックの光電変換
部１３の一方の電極とを接続する配線である。２２は全
ブロックの電荷′Ｍ梢部！４の一方の電礪に接続されて
いる配線であり、接地されている。２３は全ブロックの
リセット用スイッチ部１５に接続されている放電用配線
である。
部１３の一方の電極とを接続する配線である。２２は全
ブロックの電荷′Ｍ梢部！４の一方の電礪に接続されて
いる配線であり、接地されている。２３は全ブロックの
リセット用スイッチ部１５に接続されている放電用配線
である。
ブロックＩＩ内の２つのセンサ要素ｚ−ｉ。
１１−２の転送用スイッチ部１６のゲート線は共通化さ
れて配線３１に接続されており、該２つのセンサ要素の
リセット用スイッチ部１５のゲート線は共通化されて配
＆Ｑ３２に接続されている。同様に、ブロック１２内の
２つのセンサ要素１２−１．１２−２の転送用スイッチ
ｆｓ５１６のゲート線は共通化されて配線３２に接続さ
れており、該２つのセンサ要素のリセット用スイッチ部
１５のゲート線は共通化されて配＆１ｉ１３３に接続さ
れている。
れて配線３１に接続されており、該２つのセンサ要素の
リセット用スイッチ部１５のゲート線は共通化されて配
＆Ｑ３２に接続されている。同様に、ブロック１２内の
２つのセンサ要素１２−１．１２−２の転送用スイッチ
ｆｓ５１６のゲート線は共通化されて配線３２に接続さ
れており、該２つのセンサ要素のリセット用スイッチ部
１５のゲート線は共通化されて配＆１ｉ１３３に接続さ
れている。
■−記ツブロック１１内センサ要素１１−１の転送用ス
イッチ部１６からの読出し線及び上記ブロック１２内の
センサ要素１２−１の転送用スイッチ部１６からの読出
し締は共通化されて配線３４に接続されている。同様に
、上記ブロックｌｌ内のセンサ要Ａｍ １−２の転送用
スイッチ部！６からの読出し綿及び上記ブロック１２内
のセンサ要素１２−２の転送用スイッチ部Ｉ６からの読
出し綿は共通化されて配線３５に接続されている。これ
によりマトリクス配線が構成される。
イッチ部１６からの読出し線及び上記ブロック１２内の
センサ要素１２−１の転送用スイッチ部１６からの読出
し締は共通化されて配線３４に接続されている。同様に
、上記ブロックｌｌ内のセンサ要Ａｍ １−２の転送用
スイッチ部！６からの読出し綿及び上記ブロック１２内
のセンサ要素１２−２の転送用スイッチ部Ｉ６からの読
出し綿は共通化されて配線３５に接続されている。これ
によりマトリクス配線が構成される。
第３図は本実施例における上記共通化ゲート配線及び上
記共通化読出し配線における各線間の容ｌ結合の状態を
示す図である。
記共通化読出し配線における各線間の容ｌ結合の状態を
示す図である。
図において、３１〜３５は上記第２図に示されている共
通化ゲート配線または共通化読出し配線である。これら
配線は線間容量Ｃｓ 、 Ｃｅ 。
通化ゲート配線または共通化読出し配線である。これら
配線は線間容量Ｃｓ 、 Ｃｅ 。
Ｃ７、ｃｏにより容量結合している。また、配線３４．
３５は信号検出のため接地との間にそれぞれ容ｆｆ１ｃ
ｘ 、Ｃ２をもつ、上記配線３１．３２゜３３に印加さ
れる信号ミルなそれぞれｖｇｈ。
３５は信号検出のため接地との間にそれぞれ容ｆｆ１ｃ
ｘ 、Ｃ２をもつ、上記配線３１．３２゜３３に印加さ
れる信号ミルなそれぞれｖｇｈ。
ＶＨ２、ＶＨ２とし、上記配線３４．３５にあられれる
電圧をそれぞれｖ、、ｖ２とする。
電圧をそれぞれｖ、、ｖ２とする。
第４図は本実施例の動作説明のためのタイミングチャー
トである。
トである。
先ず５共通化ゲート配６３１がハイレベルになった時点
で、共通化読出し配線３４の電位■ｌは線間容＋ｆｉ
Ｃｓにより急激に変化する。この変化量Δｖ１はゲート
電圧の大きさ及び」−記容ＭＣｓ 、ｃ、の大きさによ
り決まる。その後に、第１のブロックＩＩのセンサ要素
１１−１の転送用スイッチ部！６がＯＮとなったことに
基づき電荷ＩＮＮ郡部４に蓄積されている電荷が共通化
読出し配線３４へと流れ出し２電位Ｖ上は該信す重布ｆ
に応じたレベルで一定となる。
で、共通化読出し配線３４の電位■ｌは線間容＋ｆｉ
Ｃｓにより急激に変化する。この変化量Δｖ１はゲート
電圧の大きさ及び」−記容ＭＣｓ 、ｃ、の大きさによ
り決まる。その後に、第１のブロックＩＩのセンサ要素
１１−１の転送用スイッチ部！６がＯＮとなったことに
基づき電荷ＩＮＮ郡部４に蓄積されている電荷が共通化
読出し配線３４へと流れ出し２電位Ｖ上は該信す重布ｆ
に応じたレベルで一定となる。
次に、１記共通化ゲート配線３１がローレベルになった
時点で、共通化読出し配線３４の電位Ｖｉｌ：を線間容
ＩＣｓにより急激に変化する。この変化ｔｉｔΔＶ２は
ゲート電圧の大きさ及びト記容］−１１ｃ６．ｃｌの大
きさにより決まる。尚、１変化ＭΔ■２は上記変化量Δ
■ｌとほぼ等しい、従って、以トの？Ｕ荷転送終了後に
おいては、転送電荷検出に対するニー記電位ｖｌの急激
な変化による影響は実質上殆どない。
時点で、共通化読出し配線３４の電位Ｖｉｌ：を線間容
ＩＣｓにより急激に変化する。この変化ｔｉｔΔＶ２は
ゲート電圧の大きさ及びト記容］−１１ｃ６．ｃｌの大
きさにより決まる。尚、１変化ＭΔ■２は上記変化量Δ
■ｌとほぼ等しい、従って、以トの？Ｕ荷転送終了後に
おいては、転送電荷検出に対するニー記電位ｖｌの急激
な変化による影響は実質上殆どない。
この間において、もう一方の共通化読出し配線３５では
、上記共通化ゲート配ｌｌＡ３２の電位が定に維持され
るために、上記共通化ゲート配線３１との容量結合は生
ぜず、かくして−Ｌ紀Δｖｌ。
、上記共通化ゲート配ｌｌＡ３２の電位が定に維持され
るために、上記共通化ゲート配線３１との容量結合は生
ぜず、かくして−Ｌ紀Δｖｌ。
Δ■２に相当する急激な電位変化はなく、第１のブロッ
クｌＩのセンサ要素＋１−２の転送用スイッチ部１６が
ＯＮとなったことに基づき電荷市積部１４にＮ積されて
いる電荷が共通化読出し配置１１３５へと流れ出し、電
位Ｖ２は該信号電荷に応じたレベルで一定となる。
クｌＩのセンサ要素＋１−２の転送用スイッチ部１６が
ＯＮとなったことに基づき電荷市積部１４にＮ積されて
いる電荷が共通化読出し配置１１３５へと流れ出し、電
位Ｖ２は該信号電荷に応じたレベルで一定となる。
以上の様にして電荷転送期間が終ｒすると、上記読出し
回路３において、信号の読出しかなされる。
回路３において、信号の読出しかなされる。
次に、共通化ゲート配線３２かハイレベルになった時点
で、共通化読出し配線３４の電位ｖｌ及び共通化読出し
配線３５の電位ｖ２は線間容量ｅａ 、Ｃ？により急激
に変化する。この変化量Δｖ３はゲート電圧の大きさ及
び上記容量Ｃ０４ｃ７．ｃ、、ｃ２の大きさにより決ま
る。その後に、第２のブロック１２の２つの要素１２−
１ 。
で、共通化読出し配線３４の電位ｖｌ及び共通化読出し
配線３５の電位ｖ２は線間容量ｅａ 、Ｃ？により急激
に変化する。この変化量Δｖ３はゲート電圧の大きさ及
び上記容量Ｃ０４ｃ７．ｃ、、ｃ２の大きさにより決ま
る。その後に、第２のブロック１２の２つの要素１２−
１ 。
１２−２の転送用スイッ’７−ｉ％１６がＯＮとなった
ことに基づき電荷蓄積部１４に蓄積されている電荷がそ
れぞれ共通化読出し配線：％４，３５へと流れ出し、電
位ｖ、、ｖ２はそれぞれ信号電荷に応じたレベルで一定
となる。
ことに基づき電荷蓄積部１４に蓄積されている電荷がそ
れぞれ共通化読出し配線：％４，３５へと流れ出し、電
位ｖ、、ｖ２はそれぞれ信号電荷に応じたレベルで一定
となる。
次に、上記共通化ゲート配＆Ｉ３２がローレベルになっ
た時点で、共通化読出し配線３４．３５の７１１ｂ？、
Ｖｔ 、 Ｖ２１．ｔ＆Ｑ間容量 Ｃｏ −０７Ｌ ヨ
’＋ ２ ｍに変化する。この変化量Δ■４はゲート電
圧の大きさ及び上記容量Ｃｏ 、Ｃ？ 、Ｃ１、Ｃ２の
大きさにより決まる。尚、該変化量Δ■４は上記変化量
Δｖ３とほぼ等しい、従って１以上の電前転送終了後に
おいては、転送電荷検出に対する上記電位ｖ、、ｖ２の
急激な変化による影響は実ＴＴ ｈ殆どない。
た時点で、共通化読出し配線３４．３５の７１１ｂ？、
Ｖｔ 、 Ｖ２１．ｔ＆Ｑ間容量 Ｃｏ −０７Ｌ ヨ
’＋ ２ ｍに変化する。この変化量Δ■４はゲート電
圧の大きさ及び上記容量Ｃｏ 、Ｃ？ 、Ｃ１、Ｃ２の
大きさにより決まる。尚、該変化量Δ■４は上記変化量
Δｖ３とほぼ等しい、従って１以上の電前転送終了後に
おいては、転送電荷検出に対する上記電位ｖ、、ｖ２の
急激な変化による影響は実ＴＴ ｈ殆どない。
以十の様にして電荷転送期間が終ｒすると、Ｅ記読出し
回路３において、信号の読出しがなされる。
回路３において、信号の読出しがなされる。
尚、共通化ゲート配線３２がハイレベルになった時点で
、第１のブロック１１の２つのセンサ要素１１−１．１
１−２のリセット用スイッチ部１５がＯＮとなったこと
に基づき電荷蓄積部１４に残留している電荷が放電用配
線２３から流出しリセットが完了する。
、第１のブロック１１の２つのセンサ要素１１−１．１
１−２のリセット用スイッチ部１５がＯＮとなったこと
に基づき電荷蓄積部１４に残留している電荷が放電用配
線２３から流出しリセットが完了する。
次に、共通化ゲート配線３３がハイレベルになった時点
で、共通化読出し配線３５の電位Ｖ２は線間容ｆｆ１ｃ
ｓにより急激に変化する。この変化層Δｖ５はゲート電
圧の大きさ及び上記容量ｃａ 、Ｃ２の大きさにより決
まる。
で、共通化読出し配線３５の電位Ｖ２は線間容ｆｆ１ｃ
ｓにより急激に変化する。この変化層Δｖ５はゲート電
圧の大きさ及び上記容量ｃａ 、Ｃ２の大きさにより決
まる。
次に、上記共通化ゲート配線３３がローレベルになった
時点で５共通化読出し配線３５の電位■２は線間容ＩＣ
日により急激に変化する。この変化ｔΔ■６はゲート電
圧の大きさ及び上記容量ｃａ 、Ｃ２の大きさにより決
まる。尚、該変化層ΔＶ６は上記変化量Δ■５とほぼ等
しい。
時点で５共通化読出し配線３５の電位■２は線間容ＩＣ
日により急激に変化する。この変化ｔΔ■６はゲート電
圧の大きさ及び上記容量ｃａ 、Ｃ２の大きさにより決
まる。尚、該変化層ΔＶ６は上記変化量Δ■５とほぼ等
しい。
この間において、もう一方の共通化読出し配線３４では
、ｌ−、記共通化ゲート配ａ３２の電位か−・定に維持
されるために、上記共通化ゲート配線３３との容量結合
は生ぜず、かくして上記ΔＶ５゜ΔＶ６に相当する急激
な電位変化はない。
、ｌ−、記共通化ゲート配ａ３２の電位か−・定に維持
されるために、上記共通化ゲート配線３３との容量結合
は生ぜず、かくして上記ΔＶ５゜ΔＶ６に相当する急激
な電位変化はない。
尚、共通化ゲート配線３３がへイレベルになった時点で
、第２のブロック１２の２つのセンサ要素＋ ２−１
、 １２−２ノ’Ｊｔ’ット用５．イｖｆ ＰＩＳＩ５
がＯＮとなったことに基づき電荷蓄積部１４に残留して
いる電荷が放電用配線２３から流出しリセットが完了す
る。
、第２のブロック１２の２つのセンサ要素＋ ２−１
、 １２−２ノ’Ｊｔ’ット用５．イｖｆ ＰＩＳＩ５
がＯＮとなったことに基づき電荷蓄積部１４に残留して
いる電荷が放電用配線２３から流出しリセットが完了す
る。
以上の様に、マトリクス配線を形成する共通化読出し配
線の間に共通化ゲート配線を配置しても、信号読出しに
影響を与えることはない。史に、共通化ゲート配線の電
位はハイレベル及びローレベルの２値であり、この変化
以外は一定電位の配線となる。そして、共通化ゲート配
線の電位が変化するのは読出し時以外の時点であり、上
記の様に共通化ゲート配線を共通化読出し配線の間に配
置することで、上記従来装置におけるシールド配線と同
等の機能を発揮し、共通化読出し配線間の容量結合をな
くしてクロストークを低減することができる。
線の間に共通化ゲート配線を配置しても、信号読出しに
影響を与えることはない。史に、共通化ゲート配線の電
位はハイレベル及びローレベルの２値であり、この変化
以外は一定電位の配線となる。そして、共通化ゲート配
線の電位が変化するのは読出し時以外の時点であり、上
記の様に共通化ゲート配線を共通化読出し配線の間に配
置することで、上記従来装置におけるシールド配線と同
等の機能を発揮し、共通化読出し配線間の容量結合をな
くしてクロストークを低減することができる。
第５図は本実施例光電変攬装置の使用状態を示す模式的
部分断面図である。
部分断面図である。
図において、４１はガラス等の透明基板であり、該基板
上には上記光電−ａ＋換部と該光電変換部に接続された
電荷蓄積部と該電荷蓄積部から１！荷を読出す経路に設
けられたスイッチ部との組を含んでなるセンサ要素を複
数有するブロックを複数備えているセンサ部４２と上記
マトリクス配線部４３とが形成されており、これらを覆
う様に透明保護ｊｉ１４４が形成されている。該保護層
上には読取り原ｈ４４５が密着配置されている。
上には上記光電−ａ＋換部と該光電変換部に接続された
電荷蓄積部と該電荷蓄積部から１！荷を読出す経路に設
けられたスイッチ部との組を含んでなるセンサ要素を複
数有するブロックを複数備えているセンサ部４２と上記
マトリクス配線部４３とが形成されており、これらを覆
う様に透明保護ｊｉ１４４が形成されている。該保護層
上には読取り原ｈ４４５が密着配置されている。
下方から照射された照明光は、基板４１を通過しセンサ
部に形成された窓を通って保護層４４を通過し、読取原
稿４５に到達する。該原稿で反射された光がセンサ部４
２の光電変換部に到達し、読取りが行なわれる。
部に形成された窓を通って保護層４４を通過し、読取原
稿４５に到達する。該原稿で反射された光がセンサ部４
２の光電変換部に到達し、読取りが行なわれる。
本実施例は、いわゆる密着型の光電変換装置である。
第６図は本実施例九電変換装置を用いたファクシミリ装
置の概略構成図である。
置の概略構成図である。
送信時には、読取り原稿５０５を給送ローラ５０４と分
離片５１１との間及び光電変換装置Ｍ２Ｏ童とプラテン
ローラ５０３との間を通って矢印方向に給送する。読取
り原稿５０５を光源５０２によって照明し、その反射光
が光電変換装２５０１に人！Ｊ寸シて読取りがなされ、
得られた電気信号を送イλする。
離片５１１との間及び光電変換装置Ｍ２Ｏ童とプラテン
ローラ５０３との間を通って矢印方向に給送する。読取
り原稿５０５を光源５０２によって照明し、その反射光
が光電変換装２５０１に人！Ｊ寸シて読取りがなされ、
得られた電気信号を送イλする。
また、受イ言時には、記録紙５０６を記録プラテンロー
ラ５０７とサーマルヘッド５０８との間を通って矢印方
向に給送し、該サーマルヘッドによって記録紙５０６．
ｉに受信信号に対応した画像を記録する。
ラ５０７とサーマルヘッド５０８との間を通って矢印方
向に給送し、該サーマルヘッドによって記録紙５０６．
ｉに受信信号に対応した画像を記録する。
尚、装置全体はシステムコントロール基＆５０９のコン
トローラによってＦｌｔ制御され、また各駆動系及び各
回路には電源５１０から電力が供給される。５Ｉ２はオ
ペレージジンパネルである。
トローラによってＦｌｔ制御され、また各駆動系及び各
回路には電源５１０から電力が供給される。５Ｉ２はオ
ペレージジンパネルである。
［発明の効果］
以上、！′Ｆ細に説明した様に１本発明によれば。
共通化読出し配線間に共通化ゲート配線を配置すること
により、該共通化ゲート配線をシールド線としても機能
させることができ、これにより共通化読出し配線間のク
ロストークを防止して、信号読取り精度を低ドさせるこ
となしに、配線部の幅を小さくでき、小型化、低コスト
化及び製造時の歩留りを向上させることができる。
により、該共通化ゲート配線をシールド線としても機能
させることができ、これにより共通化読出し配線間のク
ロストークを防止して、信号読取り精度を低ドさせるこ
となしに、配線部の幅を小さくでき、小型化、低コスト
化及び製造時の歩留りを向上させることができる。
第１図は本発明による光電変換装置の一実施例の基本的
構成を示すブロック図である。 第２図は上記実施例の具体的構成を示す配線パターン図
である。 第３図は上記実施例におけるＥ記共通化ゲート配線及び
上記共通化読出し配線における各線間の容量結合の状態
を示す図である。 第４図は上記実施例の動作説明のためのタイミングヂャ
ートである。 第５図は上記実施例光電変喚装置の使用状態を示す模式
的部分断面図である。 第６図は上２実施例光電変換装置を用いたファクシミリ
装置の概略構成図である。 第７図は従来の光電変換装置の基本的構成を示すブロッ
ク図である。 第８図は上記従来の光電変換装置のブロックのうちの１
つの構成を示す回路図である。 第９図はｔ記従来の光電変換装置の具体的構成を示す配
線パターン図である。 １：駆動回路、 ２−１〜２−ｍニブロック、 ３：続出し回路、 １１．１２ニブロツク、１１−
１．１１−２：センサ要素、 １２−１．１２−２：センサ８ふ。 １３；光電変換部２ １４：電荷蓄積部、１５：リセ
ット用スイッチ部。 Ｉ６：転送用スイッチ部、 ３＋、３２．３３：共通化ゲート配線、３４．３５：共
通化読出し配線。 代理人 弁理士 山 下 穣 手 簡２図 第１図
構成を示すブロック図である。 第２図は上記実施例の具体的構成を示す配線パターン図
である。 第３図は上記実施例におけるＥ記共通化ゲート配線及び
上記共通化読出し配線における各線間の容量結合の状態
を示す図である。 第４図は上記実施例の動作説明のためのタイミングヂャ
ートである。 第５図は上記実施例光電変喚装置の使用状態を示す模式
的部分断面図である。 第６図は上２実施例光電変換装置を用いたファクシミリ
装置の概略構成図である。 第７図は従来の光電変換装置の基本的構成を示すブロッ
ク図である。 第８図は上記従来の光電変換装置のブロックのうちの１
つの構成を示す回路図である。 第９図はｔ記従来の光電変換装置の具体的構成を示す配
線パターン図である。 １：駆動回路、 ２−１〜２−ｍニブロック、 ３：続出し回路、 １１．１２ニブロツク、１１−
１．１１−２：センサ要素、 １２−１．１２−２：センサ８ふ。 １３；光電変換部２ １４：電荷蓄積部、１５：リセ
ット用スイッチ部。 Ｉ６：転送用スイッチ部、 ３＋、３２．３３：共通化ゲート配線、３４．３５：共
通化読出し配線。 代理人 弁理士 山 下 穣 手 簡２図 第１図
Claims (1)
- （１）光電変換部と該光電変換部に接続された電荷蓄積
部と該電荷蓄積部から電荷を読出す経路に設けられたス
イッチ部との組を含んでなるセンサ要素を複数有するブ
ロックを複数備えている光電変換装置において、同一ブ
ロック内のスイッチ部を動作させるためのゲート線が複
数のスイッチ部に関し共通化されており、各ブロックの
対応するセンサ要素ごとにスイッチ部からの読出し線が
共通化されてマトリクス配線されており、該マトリクス
配線の隣接する共通化読出し線の間に上記ゲート線が配
置されていることを特徴とする、光電変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1045146A JP2654167B2 (ja) | 1989-02-28 | 1989-02-28 | 光電変換装置 |
| US07/486,211 US5138467A (en) | 1989-02-28 | 1990-02-28 | Photoelectric conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1045146A JP2654167B2 (ja) | 1989-02-28 | 1989-02-28 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02226860A true JPH02226860A (ja) | 1990-09-10 |
| JP2654167B2 JP2654167B2 (ja) | 1997-09-17 |
Family
ID=12711143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1045146A Expired - Fee Related JP2654167B2 (ja) | 1989-02-28 | 1989-02-28 | 光電変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5138467A (ja) |
| JP (1) | JP2654167B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4311693B2 (ja) | 1998-07-30 | 2009-08-12 | キヤノン株式会社 | 光電変換装置及びそのリペア方法、それを用いたｘ線撮像システム |
| JP3549499B2 (ja) * | 2001-07-04 | 2004-08-04 | 松下電器産業株式会社 | 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4691114A (en) * | 1984-02-29 | 1987-09-01 | Canon Kabushiki Kaisha | Original reader with variable magnification and time delay |
| US4672453A (en) * | 1984-07-10 | 1987-06-09 | Nec Corporation | Contact type image sensor and driving method therefor |
| DE3525395A1 (de) * | 1984-07-17 | 1986-01-30 | Canon K.K., Tokio/Tokyo | Bildlesevorrichtung |
| JP2584774B2 (ja) * | 1987-06-12 | 1997-02-26 | キヤノン株式会社 | 密着型光電変換装置 |
-
1989
- 1989-02-28 JP JP1045146A patent/JP2654167B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-28 US US07/486,211 patent/US5138467A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5138467A (en) | 1992-08-11 |
| JP2654167B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0441541B1 (en) | Photoelectric converting device | |
| US12591332B2 (en) | Single-chip device for driving a panel including fingerprint sensing pixels, display pixels and touch sensors, electronic module therefor, and electronic apparatus including the single-chip device | |
| US20050093851A1 (en) | Display device | |
| EP0294833B1 (en) | Contact photoelectric conversion device | |
| EP0074719A2 (en) | Imaging device | |
| US5027226A (en) | Contact type image sensor | |
| EP0297413A2 (en) | Photoelectric conversion device | |
| US4857751A (en) | Photoelectric conversion apparatus with separating electrodes | |
| US5119183A (en) | Color scan array with addressing circuitry | |
| JPH02265362A (ja) | 密着型イメージセンサ装置 | |
| JPH02226860A (ja) | 光電変換装置 | |
| US4914504A (en) | Opto-electronic image sensor arrangement | |
| US5363216A (en) | Contact image sensor module | |
| JPH03120947A (ja) | イメージセンサ | |
| JPH0588552B2 (ja) | ||
| JPH08181821A (ja) | 光電変換装置 | |
| US5264938A (en) | Image sensor | |
| JPH0645578A (ja) | 薄膜イメージセンサ | |
| JPH02219268A (ja) | 半導体装置及びそれを用いた光電変換装置 | |
| JPH10117270A (ja) | 光電変換装置 | |
| JP2967953B2 (ja) | 光電変換装置 | |
| JP2591346B2 (ja) | 画像読取装置 | |
| JPS63161666A (ja) | 光電変換装置 | |
| JP2958500B2 (ja) | イメージセンサ | |
| JP2020140729A (ja) | センサ及びセンサ付き表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |