JPH02227765A - デジタル・コンピユータのデータ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明はコンピュータ・システムに関し、とくにコン
ピュータ・バス上のデータ転送に関する。

Ｂ、従来の技術 汎用コンピュータ・システムではバスとして知られてい
る共有データ・バスを介して種々のサブ・システム間で
データの転送を行うようになっている。種々のサブ・シ
ステムたとえば中央処理装置、キャッシュ・コントロー
ラや入出力サブ・システムたとえばキーボード、ビデオ
、大規模記憶コントローラを単一のシステム・バスに接
続できる。システム主メモリもシステム・バスに接続さ
れている。所定のシステムでは主メモリが直接に中央処
理装置に接続され、システム・バスがＤＭＡ装置や他の
Ｉ１０コントローラによるＩ１０データ転送専用になっ
ているものもある。

多くのサブ・システム間で多くのデータが転送されるの
で、バス自体が全体のシステムの効率上のボトルネック
となることも多かった。システム・バスが過剰な負荷に
対処できるようにすることは困難な仕事である。多くの
システムではこの困難はさらに深刻である。なぜならバ
ス設計者がシステムに含まれる装置の正確な性質を予め
知ることができないからである。種々のメーカにより製
造され、種々の効率仕様のサブ・システムが同時に単一
のシステム・バスに接続されるのである。

どのようなサブ・システムが接続されようと、システム
・バスは正確に動作するように設計しなければならない
。所定のサブ・システムたとえばキーボードＩ１０は通
常単一キャラクタないしワードを一時に伝送する。他の
サブ・システムたとえばビデオ装置コントローラ、大規
模記憶サブ・システムに接続されたＤＭＡコントローラ
はデータを通常ブロック単位で伝送する。ブロック・デ
ータ転送を効率よく実現するために、多くのシステム・
バスはブロック転送モードを含む。

このモードは所定のシステムでは「バースト・モード」
とも呼ばれ、継続したデータ・ワードのブロックを専用
に転送するように設計されている。ブロック転送を行っ
ているときには標準のバス制御トランザクションを用い
ない。この転送はバス・オーバーヘッドを削減し、デー
タ転送レートを増加させる。

ブロック転送を用いれば、データ・ブロックをより効率
良くバス上を転送できるけれど、常にすべてのサブシス
テムがバスに接続されているため、全体のシステム・バ
スの効率はたいしたものとはならない。所定の低効率の
サブシステムも適切に動作できるようにしなければなら
ないというような、バス効率上の制約によりで、元来高
効率のサブシステムが高速にデータを転送することがで
きなくなってし求う。従来のコンピュータ・システム・
バス・デザインでは単一のバス上を異なるサブシステム
が異なる速度でデータを転送することは困難であった。

また通常のデータ転送で用いるワード幅を超えるワード
幅でデータを転送することも困難である。

したがってバスに接続されている低効率の装置の動作に
支障が生じることのない、高速データ転送プロトコルを
実現するコンピュータ・システム・バスが望まれている
。また種々の予め定められた効率上の制約のある種々の
サブシステムを調整して、バスに接続されている他の装
置の効率上の制約と無関係に、転送しているもの同志の
効率にのみ制約されてその間の転送を行える高速データ
転送プロトコルを提供することが望まれる。さらにすべ
ての利用可能な信号線を介してデータを転送することに
より、データ転送速度を向上させるバスを提供すること
が望まれる。

Ｃ０発明が解決しまうとする課題 この発明は以上の事情を考慮してなされたものであり、
バスに接続されている低速の装置に悪影響を与えること
なく、マスタ・サブシステムおよびスレーブ・サブシス
テムの間でコンピュータ・システム・バスを介して高速
にブロック・データ転送を行えるようにすることを目的
としている。

さらにこの発明はマスタ・サブシステムおよびスレーブ
・サブシステムの間でコンピュータ・システム・バスを
介して高速にブロック・データ転送を行う際に、そのマ
スタ・サブシステムおよびスレーブ・サブシステムの最
大速度でデータ転送を行えるようにすることを目的とし
ている。

さらにこの発明はマスタ・サブシステムおよびスレーブ
・サブシステムの間でコンピュータ・システム・バスを
介して高速にブロック・データ転送を行う際に、データ
転送のワード幅を、通常バス上で利用可能なデータ線の
数より大きくできるようにすることを目的としている。

０１課題を解決するための手段 この発明では以上の目的を達成するために、コンピユー
タ４システム番バスがマスタ４サブシステムおよびスレ
ーブ・サブシステムの間で高速にブロック・データ転送
を実行するメカニズムを有している。いくつかのバス制
御信号をこの機能専用とする。マスタ・サブシステムお
よびスレーブ・サブシステムの双方が高速ブロック・デ
ータ転送をサポートしているときにはこの事実が専用制
御線を介して通信される。選択されたバス制御信号が所
定の状態に維持され、バスに接続されている残りの装置
に、その高速ブロック・データ転送による悪影響が生じ
ないようにする。バス・アドレス線を用いて付加的なデ
ータを転送することにより、高速転送は転送データのワ
ード幅を大きくする。転送の開始時点でブロックの開始
アドレスが通信され、アドレス線は転送の残りに対する
データを運ぶ。

Ｅ、実施例 以下この発明の実施例を、米国ＩＢＭ社から販売されて
いるＰＳ／２マイクロコンピュータ・プロダクトに実装
されているマイクロチャネル・バスに準拠して説明する
。この発明を説明する上で必要な制御信号のみを説明す
ることにする。

第１図は２つのサブシステム１２．１４が結合されたコ
ンピュータ・システム・バス１０を示す。便宜上バス信
号をアドレス信号ＡＤＤＲ。

データ信号ＤＡＴＡおよび制御信号ＣＴＲＬに分ける。

アドレス信号ＡＤＤＲはシステムのメモリ・マツプ中の
メモリ・ロケーションを定義する。ＰＳ／２ファミリの
ようにシステム・メモリとＩ１０装置戸に個別のアドレ
ス空間を有するシステムでは、アドレス信号ＡＤＤＲは
現行のバス・アドレスがメモリ・アドレスかＩ１０アド
レスかを示す信号（図示しない）も含んでいる。

この発明の高速ブロック・データ転送では２つの装置が
関与する。バスに結合されている一方の装置１２はバス
・マスタ装置と考えられ、他方の装置１４はバス・スレ
ーブ装置と呼ばれる。従来の使用の仕方と適合するよう
、バス・マスタ１２は転送を膜化せられているサブシス
テムである。

スレーブ１４は信号を生成し、転送を終了させることが
できるけれど、その制御回路は一般にマスタ１２より単
純である。

多くのシステムでは、所定のサブシステムはマスタおよ
びスレーブ双方の動作を実行できる。とくにバス・マス
タとして動作できるサブシステムは通常スレーブとして
動作できる。多くの単純な装置たとえばメモリ・サブシ
ステムはスレーブとしてのみ動作可能である。

以下説明する高速データ転送をストリーミング・データ
転送と呼ぶ。この用語は新しい転送メカニズムを従来の
ブロック・データ転送と区別するのに用いる。両者は異
なる原理に則っている。

第２図、第３図、第４図および第５図の説明では、バス
・マスタは高速転送処理を行えるものとする。マスタが
、そのデザインや現行の操作状態に起因して高速転送を
行えないならば、データ転送はマイクロチャネル・バス
が用いる通常モードで実行される。

第２図はこの発明によるデータ転送処理を説明する高レ
ベルのブロック図である。まず通常のバス・データ転送
サイクルが始まる（ステップ２０）。この時点ではこの
サイクルが通常のデータ転送かストリーミング・データ
転送かの判別は行なわれていない。サイクルが始まフた
のちバス・マスタはスレーブ装置がストリーミング・デ
ータ転送をサポートするかどうかを判別する（ステップ
２２）。サポートしなければ通常のバス・サイクルが終
了する（ステップ２４）。スレーブがストリーミング・
データ転送をサポートし、マスタも同様とすると、転送
が終了したかどうかがチエツクされる（ステップ２６）
。終了していなければデータが転送され（ステップ２８
）、制御がステップ２６に戻る。制御がステップ２６お
よび２８の間をループしているときには、バスに結合さ
れている残りの装置はステップ２０で始まったもとのバ
ス・サイクルがまた終了していないということのみわか
る。したがってこれら残りの装置はブロック・データ転
送の間に起こるすべての信号の変化を無視する。

転送が終了すると（ステップ２６でテストされる）、通
常のバス・サイクルが終了する（ステップ２４）。この
時点でバス上の残りの装置は再び通常の態様で動作する
。単一のデータ転送のみが高速に実行されるようにする
こともできる。この場合はとんど得るものはない。たた
し転送できるデータ項目の最大数は極めて大であろう。

多くのシステムでこの最大数はバスのタイムアウト期間
で決まる。データ・サイクルはステップ２０で始まり、
まだ終了していないので、通常のバス・タイムアウト・
コントローラはスレーブ装置が全く応答していないと扱
うであろう。

第３図および第４図はそれぞれバス・マスタ１２および
バス・スレーブ１４の動作を説明するフローチャートで
ある。ステップは順次的に示されているけれど、実際に
は幾つかのステップがパラレルに実行される。たとえば
第３図のステップ３４および３８は実際には同時に実行
される。ステップ４０，４２．４４および４６も同時に
実行される。このような実現上の詳細はマイクロチャネ
ル・バスで従来実行されるのと同様である。

第３図はこの実施例で用いられるバス・マスタ１２の動
作を説明する詳細なフローチャートである。マスタ１２
がストリーミング・データ転送をサポートしないならば
、単に通常のモードで動作する。第３図のフローチャー
トはストリーミングψデータ転送をサポートしないバス
・マスタ１２内の制御のフローを示す。

バス・サイクルの初めで、マスタはアドレスおよび選択
信号を送出する（ステップ３０）。５ＥＬＥＣＴはバス
に送られたアドレスがメモリ・アドレスかＩ１０ポート
・アドレスかを示す信号である。単一のアドレスしかス
トリーミング・データ転送用には送出されない。以下説
明するようにマスタ１２およびスレーブ１４はデータ項
目が転送される度に自動的に内部アドレスを増分する。

この点は従来のブロック転送と類似する。このブロック
転送では開始アドレスおよび転送されるデータ項目の個
数のカウントのみが、ＤＭＡ装置に必要な信号に関連す
るアドレスである。しかし従来のＤＭＡ転送では、ＤＭ
Ａコントローラは通常各データ項目の転送毎にアドレス
を送出する。

個々で説明するシステムではマスタ１２およびスレーブ
１４の双方が内部的にアドレスを増分し、一端ストリー
ミング・データ転送が始まるとアドレス・バスはアドレ
ス用には用いられない。以下述べるようにこのシステム
では予めブロック長を定義しない。そのかわり、マスタ
１２またはスレーブ１４が転送完了時に転送を終了させ
ることができる。

アドレスが送出された直ぐ後にＲＥＡＤ／ＷＲＩＴＥ信
号が送出される。この信号はデータがマスタ１２からス
レーブ１４に転送されるのか（読み出し）、またはスレ
ーブ装置１４からマスタ１２に転送されるのか（書き込
み）を示す。

つぎにＡＤＬ（９号が送出される（ステップ３４）。こ
の信号はバス１０のアドレス線上の現行アドレスが有効
である事を示し、これによりで、通常スレーブ装置１４
がその内部バッファにそのアドレスを書き込む。バス定
義は通常、アドレスが有効になった時点からＡＤＬ信号
でラッチするまでの最小遅延時間／を特定する。

バス・マスタ１２は通信を行えるデータ幅を判別する（
ステップ３６）。マスタ１２はバス１０が許容する最大
幅でデータを転送することはできない。たとえば３２ビ
ツトのデータ・バスでは当該サイクルでバス・マスタと
して動作している所定の装置は一時に８又は１６ビツト
しか転送できない。多くのバス・マスタではマスタの最
大幅は変化せず、実際には過去の所定時点で決定される
。ただし判別結果はステップ３６で利用できる。

現行データ転送が書込みで、マスタからスレーブへの転
送であれば、マスタ１２はこの時点でデータを（データ
・バスに乗せることを）送出する（ステップ３８）。こ
のデータはＡＤＬにも同時に送出される。マスタ１２は
ＢＥ　（０，，３）も送出する（ステップ３９）。これ
は通常のサイクルにおいてデータを転送するためにデー
タ・バスのどのバイトを用いるかを示す４ビツトの信号
である。この信号は後述するように所定のブロック転送
の間に付加的に用いられる。マスタはつぎにデータ・サ
イクルを開始し、このサイクルはバス・クロックの転送
も含む。好ましい実施例では、第５図に示すように、ク
ロック信号は高から低に遷移してデータ・サイクルを開
始する。

データ・サイクルが始まるとき、マスタ１２はスレーブ
がデータ転送可能かどうかを検出する（ステップ４２）
。これはスレーブ１４により駆動される制御線をサンプ
リングして行なわれる。

この制御線はスレーブ１４が準備できているかどうかを
示す。スレーブ１４が準備できていなければ制御はステ
ップ８０に移る。準備できていればマスタ１２はさらに
スレーブ１４により処理可能なデータ線を判別する。デ
ータ線はそのために留保しておいた制御線で検知される
。これはクロック・サイクル毎に現在アドレスされてい
るスレーブにより駆動される。マスタ１２のワード幅が
スレーブ１４がサポートするものより大きいならば、マ
スタ１２は当該サイクルを廃棄または完了させる必要が
ある。そしてスレーブが許容できるより小さなセグメン
トで同一のデータを再送する必要がある。

好ましい実施例では、スレーブφデータ幅はＭＳＤＲと
結合されたＤＳ　（１６，３２）信号で表示される。こ
れは３ビツトである。ＤＳ　（１６゜３２）の可能な値
および対応する意味は表１に示す。マスタ１２はマスタ
のワード幅およびスレーブのワード幅より少なくデータ
を転送する。

表１ ＭＳＤＲＤＳ　（１６，３２）　　データ線１　　　０
０　　　　　３２ビツト １　　　０１　　　　　１６ビツト １　　１０　　　　　予約 １　　１１　　　　　８ビツト ０　　　００　　　　　６４ビツト ＯＬＸ　　　　　　予約 ＯＸＩ　　　　　　予約 ８．１６及び３２ビツトのデータ転送はすべてデータ線
で行なわれる。６４ビツト転送にはデータはアドレス線
でも実行されなければならない。

この点は後述する。

ステップ４４まで、マスタ１２で実行されるすべての動
作はすべてのバス・サイクルで実行される類のものであ
る。すなわちストリーミング・データ転送用に特別な動
作は行なわれていない。

ステップ４６においてマスタ１２がＳＤＲ信号を検査し
てそれが有効かどうかを判断する。ＳＤＲ信号はスレー
ブ装置１４がストリーミング・データ転送をサポートす
るかどうかを表示する。

サポートしないなら制御はステップ４７に移る。

マスタがこのサイクルで読み込みを行っているなら、マ
スタはデータ・バス４７からデータを採りこみ（ステッ
プ４７）、データ・サイクルを完結する（ステップ４８
）。子ロック信号を低から高に遷移させてデータ・サイ
クルの完結（ステップ４８）が達成される。ＲＥＡＤ／
ＷＲＩＴＥイ３号はもし依然低であれば高に遷移させな
ければならない。ＲＥＡＤ／ＷＲＩＴＥはＳＤＲ信号の
テストののちはいつも高に遷移しているであろう。この
時点で、マスタ１２は通常のバス・サイクルを完了させ
る。

ステップ４６においてスレーブ１４がストリーミング・
データ転送をサポートしていれば制御はステップ４９に
移る。マスタ１２が単一の転送データ項目しか有してい
なければ典型的には通常のデータ・サイクルを完了させ
る。これは、スレーブのＳＤ信号の状態と無関係に制御
をステップ４６に強制的に移すことにより行う ストリーミング・データ転送が始まるとマスタ１２はま
ずアドレス線をトライ・ステートにする（ステップ４９
）。つぎに６４ビツトの転送であればアドレス線をデー
タ用に使用することを通知する（ステップ５０）。この
ような通知は好ましくはＢＥ　（０，，３）線をすべて
高にすることによって１テう。このステップはマスタ１
２およびスレーブ１４の双方が６４ビツトをサポートす
るのでない限り実行される。書込みの場合にはマスタは
付加的なデータをアドレス線に送出し、そののち−回目
の転送を行う。つぎにマスタはスレーブ装置がサポート
する最大転送速度を判別する（ステップ５０）。好まし
い実施例ではこの速度は同一のＳＤＲ信号によって表示
される。この信号はスレーブがストリーミング・データ
転送をサポートするかどうかを表示する。

＝１８− 表２ ＳＤＲ（０，１）　　動作・速度 ００　　２０ＭＨｚ　（５０ｎｓ）のＳＤｌ　０　　１
６ＭＨｚ（６２，５ｎｓ）のＳＤｏ　１　　１０ＭＨｚ
（１００ｎｓ）の５Ｄ１１　　基本転送サイクル 好ましい実施例では信号ＳＤＲは２ビツトであり、表２
に示すように４つの値を採る。ビット対００．１０およ
び０１は、スレーブ１４がすれぞれ２０ＭＨｚ、１６Ｍ
Ｈｚおよび１０ＭＨｚのストリーミング・データ転送を
サポートすることを示す。これらの速度は５０．６２．
５および１００ｎｓのサイクル時間に対応する。

スレーブ゛１４によってセットされた５ＤＲ（名号が１
１であればストリーミング・データ転送をサポートせず
、マスタ１２は上述の基本転送のみを利用する。これは
ステップ４６においてマスタ１２によりテストされる値
ある。ＳＤＲ値が１１であればＳＤＲ信号は有効とはさ
れない。ステップ５０で転送速度が決定されると、マス
タ１２がＳＤ　　５ＴＲＯＢＥと呼ばれる高速クロック
を駆動する（ステップ５２）。このクロックは拘束のな
い子ロックで通常のバス・クロックとは全く別の信号で
ある。上述したように通常のバス・クロックはステップ
４ｏにおいて低に遷移し、ステップｘ４８で高に遷移す
る。そして単一バス・サイクルを完了する。通常のシス
テム・クロックはストリーミング・データ転送の全体で
低のままである。

マスタ１２のつぎのステップはデータをストローブする
ことである。すなわちマスタ１２はＳＤ　　５ＴＲＯＢ
Ｅのつぎのサイクルを待つ。好ましい実施例ではＳＤ　
　５ＴＲＯＢＨの高から低への遷移により実際にデータ
・ストロブ（ステップ５４）が行なわれる。

データがストーブされているとき、スレーブ１４はデー
タ転送の準備ができていない。これは専用の信号線上に
表示され、高から低へのＳＤ　　５ＴＲＯＢＥの遷移時
にマスタ５６によりで検知される。スレーブ１４が用意
できていないならば、試したデータ転送を再度実行しな
ければならないことになる。したがフてマスタ１２がス
レーブ１４を待フていれば同一のデータがデータ線５８
上に送出され、制御がステップ５４に戻る。

サイクルが最後の直前のものであれば、マスタは最終サ
イクル・インジケータを送出する（ステップ７２）。好
ましい実施例では最終サイクルの表示はＲＥＡＤ／ＷＲ
工ＴＥ信号を上げて行う。この信号は当初ステップ３２
で送出されたものである。つぎにデータがストローブさ
れ（ステップ７４）、スレーブ１４が準備できているか
どうかをチエツクする（ステップ７６）。準備できてい
なければ、マスタがスレーブに書き込む限り（ステップ
７８）同一データを送出する。そしてコントロールをス
テップ７４に戻す。第５図に示すようにスレーブ１４に
関するこの決定は５ＤＲ（名号が高に遷移するのを待っ
て行なわれる。

スレーブがステップ７６で準備できていれば、高速クロ
ック（ＳＤ　　５ＴＲＯＢＥ）が停止され、マスタがス
レーブに対して準備していればデータをフヱツチしくス
テップ４７）、データ・サイクルが完了する（ステップ
４８）。転送データの最後の項目は常に通常サイクルの
完了で転送される。これはストリーミング・データ転送
がマスタ１２またはスレーブ１４により終了させられて
いるかどうかと無関係である。

ステップ４２でスレーブ１４が準備できていなければ制
御はステップ８０に渡される。マスタ１２は所定の最低
遅延だけ待って（ステップ８０）、スレーブ１４のデー
タ幅を決定する（ステップ８２）。この遅延の間スレー
ブ１４は有効データ輻信号を送出する。これはたとえ準
備ができていないときでもそうである。この遅延によっ
てバス・コンバータが適切に動作する。このバス・コン
バータは第２のバスをバス１０にこ結合するのに用いる
周知のものである。遅延の利用はすでにマイクロチャネ
ル・バスのデザインでも行なわれている。

ステップ８２でスレーブ１４のデータ幅を判別するのと
同時に、ＳＤＲ信号が有効かどうかが再度テストされる
（ステップ８４）。ＳＤＲ信号はこのステップ８０の遅
延の間送出されていなければならない。これはスレーブ
１４が準備できていないときでも同じである。ＳＤＲが
今有効であればスレーブ１４が準備できるまでマスタ１
２が待機する（ステップ８６）。そして高速ブロック転
送用に制御をステップ５０に戻す。

スレーブ１４がこのような転送をサポートしないならば
ステップ８４で無効ＳＤＲ信号が生じる。そしてマスタ
１２がＲＥ　ＡＤ／ＷＲＩ　Ｔ　Ｅ（名号なリセットす
る（ステップ８７）。スレーブ１４が通常バス転送を完
結する準備ができていれば（ステップ８８）、制御をス
テップ４７に戻す。

第４図はデータ転送中にスレーブ１４が実行するステッ
プの手続きを示す。新しいデータ・サイクルに先行して
マスタはアドレス線に適切なアドレスを送出しこれらは
スレーブによってデコードされる（ステップ９０）。ス
レーブ１４はつぎのその装置サイズのＤＳ　（１６，３
２）部分を送出する（ステップ９２）。表１に示すよう
に６４ビツト転送用のＤＳ　（１６，３２）は００であ
るアドレスがラッチされた時点でスレーブ１４がデータ
転送の準備ができていないならば（ステップ９４）、専
用の信号線（第５図のＣＨＲＤＹ）を用いて準備できて
いない事を通知する（ステップ９６）。スレーブが一端
準備完了するとスレーブはその装置サイズをＤＳ　（１
６，３２）に送出する。送出された値は表１の適宜なも
のである。

スレーブ１４がつぎに行う動作はそのスレーブ１４がス
トリーミング・データ転送をサポートするかどうかに依
存する（ステップ９８）。サポートできるなら、処理可
能なストリーミング・データ転送速度を通知する（ステ
ップ９９）。この速度は表２に示されるものである。ス
レーブ１４が６４ビツト転送を処理できるなら同時にＭ
ＳＤＲＳＤＲ信号する。ＭＳＤＲはＣＨＤの立下がりに
そのＷＳＤＲがサンプリングされたのちはいっでもトラ
イステート値に戻すことができる。ただしスレーブ１４
が準備できていない場合は別である。マスタ１２がバス
・クロックを駆動するときデータ・サイクルが開始され
る（ステップ１０２、第３図のステップ４０）。到来す
るデータ・サイクルの間に、マスタ１２が最後のデータ
項目を転送準備しているかどうかをテストする（ステッ
プ１０４）。最後でないならスレーブ１４はつぎのデー
タ項目を受は取れるかどうかを判別しくステップ１０６
）、受は取れないならマスタ１２にそのことを通知する
（ステップ１０８）。スレーブ１４が準備できているな
ら、読み取りサイクルの場合にデータをバスに送出する
（ステップ１１０）。６４ビツトの読み取りであれば、
データはデータ線の他にアドレス線にも送出される。

６４ビツト転送かどうかは第３図のステップ４９でマス
タによって示される。

つぎにデータはストローブされ（ステップ１１２）、そ
してマスタ１２からスレーブ１４への書込みであれば、
スレーブ１４はバスからデータを取り込んで（ステップ
１１４）それを内部バッファに転送する。また６４ビツ
ト転送のときにはデータはデータ線のみでなくアドレス
線からも読みこまれる。つぎにスレーブ１４はその内部
アドレスを増分しくステップ１１６）最後から２版目の
サイクルかどうかを判別する（ステップ１１８）。これ
はスレーブ１４の状態からなる判別であり、所定の転送
ではスレーブ１４がストリーミング・データ転送のサイ
ズを決定する。このような場合はたとえばスレーブが小
さなバッファ・サイズでバッファされている工１０装置
であるようなシステムにおいて起こる。読み取りサイク
ル（スレーブからマスタへの）の間にスレーブはどのく
らい多くのデータを転送するのかを知り、転送が完了し
たときに転送を終了させる。書込みでは（マスタからス
レーブへ）スレーブはバッファのオーバーフローを防止
するため転送を終了する必要もあるであろう。

どの場合でも、スレーブ１４が次データ項目ののちに転
送を終了する準備をしていないのであれ２６一 ば制御をステップ１０４に戻す。スレーブ１４が終了の
準備をするのであれば準備ができているかどうかを調べ
て（ステップ１２０）、できていなければそれを通知す
る（ステップ１２２）。スレーブが準備できているので
あればデータ転送可能なときに最後のデータ項目を送出
する（ステップ１２４）。

スレーブ１４はそのＳＤＲ速度を１１にリセットする（
ステップ１２６）。マスタ１２はこれによりスレーブの
転送終了を判断する。これは第３図のステップ６０で説
明した。データ・サイクルはこれで終了しくステップ１
２８）、スレーブ１４への転送であったならばスレーブ
１４はバスから取り込んでそのバッファにラッチする。

マスタ１２が転送を終了するなら、ステップ１０４でイ
エスの分岐が採られる。そして制御がステップ１３２に
移行する。第３図で説明したようにマスタの転送終了事
項はＲＥＡＤ／ＷＲ工ＴＥ信号を高に立上げる事によっ
て示される。スレーブ１４がステップ１３２で準備でき
ていないなら単に待機する。準備できていればスレーブ
１４はＳＤＲ速度を１１にリセットする（ステップ１３
４）。読み取り転送であればスレーブはバスにデータを
送出する（ステップ１３６）。そしてデータ・サイクル
の終了を待つ。通常の場合は、書き込み転送であればサ
イクル終了後データをバスから取り込む（ステップ１３
０）。

ステップ１３２でスレーブ１４が準備できていなければ
、このことをステップ９４や１２２の場合のようには通
知する必要はない。

スレーブ１４がストリーミング・データ転送をサポート
しないならば制御はステップ９８からステップ１３８に
分岐する。スレーブ１４は自らが準備できるまで待機し
くステップ１４４）、そのことを通知する。データ・サ
イクルが始まり（ステップ１４２）、スレーブ１４が読
み取りサイクルであればデータを送出する（ステップ１
３６）。データ・サイクルはこうして上述のように終了
する。

第５図は第３図および第４図において説明した動作の多
くを転送の一例を用いて説明するタイミング・チャート
である。上述の転送は４ワードストリーミング・データ
転送である。種々のオプションたとえば読み取り転送、
書き込み転送、マスタ終了転送、スレーブ終了転送が説
明される。

バス１０のアドレス信号はＡＤＤＲにより表される。第
５図のタイミング・チャートについてはＡＤＤＲがメモ
リ・Ｉ１０選択線（Ｍ／−ＩＯ）を含んでいる。ＡＤＤ
ＲはＭ／−ＩＯを除けば３２ビツト輻である。信号ＳＯ
およびＳｌはマスタ１２により駆動される制御線出あり
、読み込み転送か書き込み転送かを表示する。ＳＯが低
であれば、転送は読み込みである。Ｓｌが低であれば書
き込み転送である。ＳＯおよびＳｌが双方とも同時に低
になることはない。

信号ＢＥ　（０，，３）を用いて３２ビツト・デーため
バスのどのバイトがデータを転送しているのかを示す。

またこれはマスタ１２により用いられ６４ビツト転送が
起こっているかどうかを表す。信号ＡＤＬはアドレスを
ラッチするために用いる信号であり、、ＣＨＤは通常の
バス・クロックである。ＳＤ　　５ＴＲＯＢＥはストリ
ーミング・データ高速クロックである。信号ＡＤＤＲ，
５Ｏ１Ｓ１、ＢＥ　（０，，３）　、ＡＤＬ、ＣＭＤお
よびＳＤ　　ＡＴＲＯＢＥはすべてバス・記マスタ１２
により駆動される。

信号ＤＡＴＡは８．１６または３２ビツトのデータを含
んでいる。これらはマスタ１２およびスレーブ１４の双
方でサポートされる。ＤＡＴＡ線は書き込み転送時にマ
スタ１２により駆動され、読み込み転送時にスレーブ１
４により駆動される。

スレーブ１４は信号ＣＨＲＤＹを用いて、第４図で説明
したようにデータ転送の準備ができているかどうかを指
示する。２ビツトの信号５ＤＲ（０，１）はスレーブ１
４がストリーミング・データ転送をサポートするかどう
かを指示し、サポートするならその速度を指示する。表
２に定義されるとおりである。ＭＳＤＲはスレーブ１４
が６４ビツト転送をサポートするかどうかを指示す２つ
− る。２ビット信号ＤＳ　（１６，３２）は表１に定義さ
れるようにＭＳＤＲと結合されてスレーブ・ワード幅を
指示する。信号ＣＨＲＤＹ、５ＤＲ（０−１）　、ＭＳ
ＤＲおよびＤＳ　（１６゜３２）はすべてスレーブ１４
によって駆動される。

当初アドレス線は有効な値を含むとは限らない（２００
）。転送を開始するためにマスタ１２が有効アドレス信
号（２０２）を線ＡＤＤＲに駆動する。つぎに適切な読
み込み信号ＳＯまたは書き込み信号Ｓ１が低に駆動され
る（２０４）。スレーブ１４はアドレスされたことを了
解するとそのデータ線をＤＳ　（１６，３２）に供給す
る。少なくとも定義された最小時間だけＡＤＤＲ信号が
有効であったなら、そののちＡＤＬが低に遷移して（２
０６）アドレスをスレーブのバッファにラッチする。ス
レーブ１４がＡＤＬの遷移を検出するとＳＤＲ信号（２
０８）を駆動して適切な値とする。この値はスレーブ１
４がサポートする転送速度を示す。スレーブ１４が自ら
がアドレスされたことを検出すると、ＳＤＲ信号は通常
トライステートから高レベルの値（２１０）に駆動され
る。トライステートから高への遷移はＡＤＬの遷移に制
御されない。これはＤＳ信号の場合である。ＳＤＲおよ
びＭＳＤＲＳＤＲ信号　　５ＴＲＯＢＥの最初の立上り
（２０９）に先立って送出されなければならない。この
立上り時にマスタ１２がＳＤＲおよびＭＳＤＲをサンプ
ルする。

書き込み転送であるとマスタ１２がつぎにＤＡＴＡに情
報を送出する（２１２）。これはそれまでトライステー
トであった。信号ＢＥ　（０，。

３）は適切な値に駆動され（２１３）　、ＤＡＴＡのど
のバイトを用いてこの転送を行うかを示す。

マスタ１２はつぎにＣＭＤを低にして（２１４）データ
・サイクルを開始する。好ましくはこの時点でＳＤ　　
５ＴＲＯＢＥが低になる（２１６）。

またＡＤＬが高に遷移する（２１７）。第３図に示すス
テップ４０．４４．４６．５０および５２がつぎに同時
に起こる。なぜならＣＨＤが低に遷移するとき（２１４
）と同時にマスタ１２が５ＤＳＴＲＯＢＥを開始し、ス
レーブの転送速度およびデータ幅を決定するからである
。

ＣＭＤの低への遷移ののちスレーブ１４によりＤＳ　（
１６，３２）は無定義になれる（２１９）。読み込み転
送（スレーブからマスタへ）であればスレーブ１４はＣ
ＭＤの高から低への遷移に応じて（２１４）データ線に
最初のデータ項目（Ｄｏ）を駆動する（２２０）。

６４ビツト転送はマスタ１２およびスレーブ１４の双方
によりサポートされなければならない。

６４ビツト転送であれば、マスタ１２はＣＨＤが低にな
フたのも（２１４）アドレス線をトライステートにする
。こののちＢＥ　（０，，３）のすべてが高に駆動され
（２２２）スレーブ１４に対して６４ビツト転送が開始
されることを示す。ＢＥ（０，，３）の遷移（２２２）
に応じてデータがアドレス線に送出される（２２３）。

書き込みであればマスタ１２がデータをＡＤＤＲに送出
する。読み込みであればスレーブ１４がデータを送出す
る。ＡＤＤＲからＢＥ　（０，，３）およびＢＥ　（０
，，３）からＡＤＤＲの遷移のハンドシ二一キングはＡ
ＤＤＲ上でのデータおよびアトしス信号の間の衝突を防
止する。

ＳＤ　　５ＴＲＯＢＥ信号はこの時点では伺等拘束され
ていない。第３図および第４図の「データをストーブす
る」ステップはＳＤ　　５ＴＲＯＢＥの高から低への遷
移で（２２４，２２５，２２６および２２８）起こる。

これらの遷移の各々ののちに、バスにデータを送出しよ
うとする装置が、６４ビツト転送用にＤＡＴＡおよびＡ
ＤＤＲ上に次データ項目を送出する。スレーブが付いて
いける限り新しい項目をＤＡＴＡおよびＡＤＤＲに各Ｓ
Ｄ　　５ＴＲＯＢＥのサイクル毎に送出する。

第５図の例ではスレーブがＳＤ　　５ＴＲＯＢＥの２度
目の高から低への遷移（２２４）でつぎのサイクルでデ
ータ項目Ｄ１を転送できないことを判別する。これは第
４図のステップ１０６でなされる判別である。スレーブ
１４がつぎの項目を転送する準備ができていないのでス
レーブ１４は信号ＣＨＲＤＹを低にする（２３０）。信
号ＳＤ　　５ＴＲＯＢＥがつぎに高から低へ遷移すると
＠　（２２５）　、マスタ１２はスレーブ１４が準備で
きていないことを示していることを検出する。この検出
は第３図のステップ５６で行なわれる。

信号ＳＤ　　５ＴＲＯＢＥはたとえデータが転送されて
いなくてもランし続ける。書き込みサイクルであればマ
スタ１２が同一のデータをバスに送出し続ける。読み込
みサイクルであればマスタはどのようなデータがバスに
送出されていてもそれを無視する。それは無効と仮定さ
れるのである。

第５図ではＣＨＲＤＹがスレーブにより単一クロック・
サイクルしか低に維持されない。しかし必要であればも
フと長い間延であってもよい。スレーブ１４が次データ
項百を転送する準備ができると第４図のように制御がス
テップ１１０に移る。モしてＣ）（ＲＤＹが高になるこ
とが許容される（２３２）。ＳＤ　　５ＴＲＯＢＥのっ
ぎの高がら低への遷移で、マスタ１２はデータが適切に
転送されていることを検出し、その通常の動作を継続す
る。

マスタ１２が適切な信号ＳＯまたはＳｌを高にしたとき
に（２３４）　、マスタ終了転送が検出される。この遷
移はＳＤ　　５ＴＲＯＢＥの高から低への遷移（２２８
）と同時に行なわれるのが好ましい。この遷移（２３４
）は第４図のステップ１０４で検出され、スレーブ１４
は準備できていれば信号ＳＤＲ（０，１）を高に駆動す
る（２３６）。これは第４図のステップ１３４に示され
る。スレーブ１４が準備できていることを示せば（２３
６）、マスタ１２がＣＨＤを高に駆動しく２３８）、デ
ータ・サイクルを終了させる。これは第３図のステップ
４８および第４図のステップ１２８に示される。最後の
データ（第５図ではＤ３）はＣＭＤの正への遷移（２３
８）で転送される。

スレーブ１４がＣＭＤの低から高への遷移（２３８）を
検出したのち、これが読みこいであればスレーブ１４は
ＳＤＲ（０，１）（２４０）　、ＤＡＴＡ　（２４２）
およびＡＤＤＲ（２４３）をトライステートにする。こ
れにより他の装置との衝突を回避する。

スレーブ１４が転送を終了させると、５ＤＲ（０，１）
の低から高への遷移（２４４）でこのことを表示する。

マスタ１２はこの遷移を非同期で検知する。したがって
遷移のタイミング（２４４）はＳＤ　　５ＴＲＯＢＥと
同期する必要がない。マスタ１２は第３図のステップ６
０でこの遷移を検知する。スレーブ１４からの転送エン
ド表示（２４４）に応じてマスタ１２はＳＯまたはＳｌ
を高に駆動しく２４６）、またＣＭＤを高に駆動する（
２３８）。先と同様に最後のデータ項目はＣＨＤの低か
ら高への遷移で転送される。ＣＨＤが高になったのち、
ＤＡＴＡ、ＡＤＤＲおよびＳＤＲ（０，１）もまたタラ
イステートにされる。

バスの残りの装置は第５図の転送により全く悪影響を受
けない。なぜならＣＨＤが転送の全期間にわたって低の
ままだからである。ＡＤＬが低に遷移すると（２０６）
　、アドレスされていない残りの装置はアイドル状態と
なる。これら装置はＣＭＤが低から高に遷移するときの
み（２３８）、アイドル状態から活性化する。残りの装
置にとっては、ストリーミング・データ転送も単に間延
びした通常転送にしか映らないのである。

通常の転送の間に起こる事項は図の鎖線２５０の左側で
起こっているものと鎖線２５２の右側で起こっているも
のである。通常の転送ではＣＭＤが低になり、Ｄｏがマ
スタ１２またはスレーブ１４によりデータ・バスに送出
され、同一のデータＤｏがＣＭＤの低から高への遷移時
（２３８）に転送される。上述したようにバスの残りの
装置は両鏡線の間で起こる事象からなんら悪影響を受け
ない。

上述したマスタ及びスレーブを実現するのに必要なバス
・インターフェースの詳細は当業者には周知である。こ
のバス・インターフェースではランダム・ロジック、プ
ログラマブル・ロジック・アレイや仙のプログラム可能
な装置を用いて部品点数を削減できるる Ｆ１発明の効果 以上説明したようにこの発明のストリーミング・データ
転送お用いればブロック・出へ他を高速に転送できる。

また高速の装置と低速の装置とを同一のバスで動作され
ることができる。大容量記憶装置コントローラ、ビデオ
・コントローラ等の高速ブロック転送が適している装置
はストリーミング・データ転送の利点を享受でき、また
他の装置は低コストで実装できる。またデータをアドレ
ス・バスおよびデータ・バスで転送できるので実効転送
速度は二倍になり、そしてそのためにサブシステムから
側管高性能を要求するものではない０

【図面の簡単な説明】

第１図はコンピュータ・システム・バスに結合されたマ
スタ・サブシステムおよびスレーブ・サブシステムを示
すブロック図、第２図は高速データ転送モードの動作を
説明するフローチャート、第３ａ図、第３ｂ図および第
３ｃ図はバス・マスタ装置の動作を示すフローチャート
、第４ａ図および第４ｂ図はバス・スレーブ装置の動作
を説明するフローチャート、第５図は高速モードでの転
送例のバス信号シーケンスを説明するタイミング・チャ
ートである。 １０・・・コンピュータ・システム・バス、１２・・・
バス・マスタ、１４・・・バス・スレーブ。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 復代理人　弁理士　　澤　１）俊　夫 タ）３ａン１へ

Claims (1)

1. 【特許請求の範囲】 アドレス線、データ線および制御線を有するバスと、 上記バスに接続されているマスタ装置と、 上記バスに接続されているスレーブ装置とを有し、さら
   に、 上記バスの制御線が転送モード信号を通信し、この転送
   モード信号が第１のモードを示すときに上記データ線を
   介して上記マスタ装置とスレーブ装置との間でデータ転
   送を実行し、上記転送モード信号が第２のモードを示す
   ときに上記データ線および上記アドレス線を介して上記
   マスタ装置とスレーブ装置との間でデータ転送を実行す
   るようにしたことを特徴とするデジタル・コンピュータ
   のデータ転送装置。