JPH0222823A - シリコン基板の製造方法 - Google Patents
シリコン基板の製造方法Info
- Publication number
- JPH0222823A JPH0222823A JP17223488A JP17223488A JPH0222823A JP H0222823 A JPH0222823 A JP H0222823A JP 17223488 A JP17223488 A JP 17223488A JP 17223488 A JP17223488 A JP 17223488A JP H0222823 A JPH0222823 A JP H0222823A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxygen concentration
- oxygen
- heat
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（発明の技術分野）
本発明はシリコン基板の製造方法に関するもので、特に
半導体装置の製造に好適なようにシリコン基板中の酸素
濃度を均一化するという製造方法に係るものである。
半導体装置の製造に好適なようにシリコン基板中の酸素
濃度を均一化するという製造方法に係るものである。
（従来の技術）
ＬＳＩに用いられるシリコン基板は普通Ｃｌ法で育成さ
れた単結晶棒から切り出されるが、Ｃ２法では石英ルツ
ボを使用しているために、結晶中に酸素が取り込まれる
。 取り込まれる酸素の量は、シリコン融液に接するル
ツボ石英壁の面積、ルツボ石英壁でのシリコン融液温度
、固化率（初期融液量に対する結晶化した１割合）等に
依存するが、通常ＣＺつ：ｘ、−ハニハ１０〜１８Ｘ
１Ｇ” Ｃｌ１−’程度の酸素が過飽和状態で含まれる
。 過飽和酸素は、デバイスプロセスにおける温度で酸
素析出や転位などの微小欠陥を形成し、さらにＯＳ Ｆ
（０ｘｉｄａ−ｔｉｏｎ Ｓｔａｃｋｉｎｇ Ｆａｕ
ｌｔ ）や膜歪みによる転位の発生源となる。 これら
が、素子活性領域に導入されるとリークやデバイス／シ
リコン歩留りを著しく低減させてしまうので、従来は作
製されるＬＳＩ素子に応じて含有酸素を規定したウェー
ハを使用することにより、素子活性領域に微小欠陥の導
入がされないようにしている。
れた単結晶棒から切り出されるが、Ｃ２法では石英ルツ
ボを使用しているために、結晶中に酸素が取り込まれる
。 取り込まれる酸素の量は、シリコン融液に接するル
ツボ石英壁の面積、ルツボ石英壁でのシリコン融液温度
、固化率（初期融液量に対する結晶化した１割合）等に
依存するが、通常ＣＺつ：ｘ、−ハニハ１０〜１８Ｘ
１Ｇ” Ｃｌ１−’程度の酸素が過飽和状態で含まれる
。 過飽和酸素は、デバイスプロセスにおける温度で酸
素析出や転位などの微小欠陥を形成し、さらにＯＳ Ｆ
（０ｘｉｄａ−ｔｉｏｎ Ｓｔａｃｋｉｎｇ Ｆａｕ
ｌｔ ）や膜歪みによる転位の発生源となる。 これら
が、素子活性領域に導入されるとリークやデバイス／シ
リコン歩留りを著しく低減させてしまうので、従来は作
製されるＬＳＩ素子に応じて含有酸素を規定したウェー
ハを使用することにより、素子活性領域に微小欠陥の導
入がされないようにしている。
例えば高温熱処理（１０００℃以上）を含まないＮ−Ｍ
Ｏ３７’Ｏ−１ニス（２５６Ｋ ｄＲＡＭ）には酸素の
外方拡散が行われないので、ＢＭＤの発生を抑止する必
要から１４ｘｌＯ″Ｃｌ１−’以下の低酸素Ｃｚウェー
八へ使用している。 また高温熱処理を含むＣ−ＭＯＳ
プロセス（Ｉ Ｍ ｄＲＡＭ）には１４ｘ １０口ｃｍ
−’以上の高酸素ウェーハを使用している。 この場合
はウェーハ表面の素子活性領域は酸素の外方拡散により
酸素析出の無い無欠陥層となる。
Ｏ３７’Ｏ−１ニス（２５６Ｋ ｄＲＡＭ）には酸素の
外方拡散が行われないので、ＢＭＤの発生を抑止する必
要から１４ｘｌＯ″Ｃｌ１−’以下の低酸素Ｃｚウェー
八へ使用している。 また高温熱処理を含むＣ−ＭＯＳ
プロセス（Ｉ Ｍ ｄＲＡＭ）には１４ｘ １０口ｃｍ
−’以上の高酸素ウェーハを使用している。 この場合
はウェーハ表面の素子活性領域は酸素の外方拡散により
酸素析出の無い無欠陥層となる。
この時内部には酸素による欠陥が形成されることが多く
、デバイスプロセス中の汚染をゲッターするいわゆるＩ
Ｑ （Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ ）
と称する効果が期待される。
、デバイスプロセス中の汚染をゲッターするいわゆるＩ
Ｑ （Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ ）
と称する効果が期待される。
ここで、酸素濃度は１１０７ｃ「’の赤外吸収αに換算
率４．８１ Ｘ １０” ＣＦ’を乗じて求めている。
率４．８１ Ｘ １０” ＣＦ’を乗じて求めている。
（従来技術の問題点）
前述のように、ＬＳＩ基板には、従来は作製されるＬＳ
Ｉ素子の工程に応じて、酸素濃度を規定したウェーハを
使用しているが、第６図に示すように、Ｃｌ法で成長さ
せた結晶インゴットに取り込まれる酸素の濃度（縦軸）
は結晶長さ方向つまり固化率（横軸）によって変化を生
じるために、ウェーハごとに酸素濃度が異なる。
Ｉ素子の工程に応じて、酸素濃度を規定したウェーハを
使用しているが、第６図に示すように、Ｃｌ法で成長さ
せた結晶インゴットに取り込まれる酸素の濃度（縦軸）
は結晶長さ方向つまり固化率（横軸）によって変化を生
じるために、ウェーハごとに酸素濃度が異なる。
また、同じ規定濃度のウェーハを使用しても、素子活性
領域の欠陥発生密度は一定にはならない。
領域の欠陥発生密度は一定にはならない。
さらに、ＩＧウェーハの場合、酸素濃度不均一性、析出
核の不均一性のため無欠陥層であるべき活性領域にも欠
陥が生じるという問題もある。
核の不均一性のため無欠陥層であるべき活性領域にも欠
陥が生じるという問題もある。
その原因は、上述の固化率のほかに、結晶成長界面の安
定性、結晶育成時における熱履歴があり、それによって
結晶内に取り込まれる酸素はウェーハ面内で不均一分布
をしているためである。 例えば第７図に示すように、
通常ＣＺウェーハに含まれる酸素濃度（縦軸）は、ウェ
ーハ面内（横軸）で２０ｘ程度（両（！！１３σの値）
のバラツキがある。
定性、結晶育成時における熱履歴があり、それによって
結晶内に取り込まれる酸素はウェーハ面内で不均一分布
をしているためである。 例えば第７図に示すように、
通常ＣＺウェーハに含まれる酸素濃度（縦軸）は、ウェ
ーハ面内（横軸）で２０ｘ程度（両（！！１３σの値）
のバラツキがある。
（発明が解決しようとする課題）
本発明は、ＩＣＦＪ造に用いられているシリコン基板の
酸素濃度を、従来のように特に規定することなく、その
後の熱処理工程で酸素析出のない均一な活性領域を形成
することと酸素析出が原因となるＯ３Ｆの発生を抑止す
ることを目的とする。
酸素濃度を、従来のように特に規定することなく、その
後の熱処理工程で酸素析出のない均一な活性領域を形成
することと酸素析出が原因となるＯ３Ｆの発生を抑止す
ることを目的とする。
［発明の概要］
（課題を解決するための手段と作用）
本発明の特徴を一言で述べれば、シリコン基板全体の含
有酸素を固溶限酸素濃度に均一化することにあり、これ
よって均質性のよい、素子製造工程でも欠陥の発生しな
い高品質な基板を得ることができる。
有酸素を固溶限酸素濃度に均一化することにあり、これ
よって均質性のよい、素子製造工程でも欠陥の発生しな
い高品質な基板を得ることができる。
ずなわち、本発明は、シリコン基板に対し、酸素雰囲気
中所定の温度で熱処理を施し、該シリコン基板中の酸素
濃度を該熱処理温度における固溶限に実質的に均一化す
ることを特徴とするシリコン基板の製造方法である。
その熱処理温度は１２００℃で比較的低酸素濃度に均一
化され、１２５０℃以上でＩＧウェーハに適する高酸素
濃度に均一化される。 処理されるウェーハはＦＺ法に
よるものでもＣｌ法によるものでもよい。
中所定の温度で熱処理を施し、該シリコン基板中の酸素
濃度を該熱処理温度における固溶限に実質的に均一化す
ることを特徴とするシリコン基板の製造方法である。
その熱処理温度は１２００℃で比較的低酸素濃度に均一
化され、１２５０℃以上でＩＧウェーハに適する高酸素
濃度に均一化される。 処理されるウェーハはＦＺ法に
よるものでもＣｌ法によるものでもよい。
（実施例）
以下に実施例を示す。
エツチングした５“φＰ型シリコンウェー八へ、含有酸
素５Ｘ１０″６Ｃ「３以下のＦＺ法による１試料、１１
ｘ １０” ｃ「” 、 １２ｘ １０ｘ ” ｃｌｌ
−’ 、 １４ｘ １Ｇ” ｃｎ−’のＣ２法による３
試料を用意する。 この４試料についてそれぞれ、酸素
雰囲気で１２００℃、 １２５０℃。
素５Ｘ１０″６Ｃ「３以下のＦＺ法による１試料、１１
ｘ １０” ｃ「” 、 １２ｘ １０ｘ ” ｃｌｌ
−’ 、 １４ｘ １Ｇ” ｃｎ−’のＣ２法による３
試料を用意する。 この４試料についてそれぞれ、酸素
雰囲気で１２００℃、 １２５０℃。
１２８０℃の３種類の熱処理を施し、ウェーハ断面の酸
素濃度を赤外吸収で測定した。１２００℃熱処理を施し
た４試料はいずれも酸素濃度１１ ｘ １０” ｃ「’
となり、１２５０℃熱処理を施した４試料はいずれも酸
素濃度１４ｘ １０” ｃ［’となり、また１２８０℃
熱処理を施した４試料いずれも酸素濃度１５ｘ １０′
７ｃ１１−’となった。 そして４試料の各熱処理の時
間はいずれも、５０〜１２０時間で表面も内部も基板全
領域が、上記の酸素濃度に達した。 この各熱処理後の
酸素濃度は、第３図°に示す各温度（横軸）におけるシ
リコンの酸素固溶限濃度（縦軸）に一致する。
素濃度を赤外吸収で測定した。１２００℃熱処理を施し
た４試料はいずれも酸素濃度１１ ｘ １０” ｃ「’
となり、１２５０℃熱処理を施した４試料はいずれも酸
素濃度１４ｘ １０” ｃ［’となり、また１２８０℃
熱処理を施した４試料いずれも酸素濃度１５ｘ １０′
７ｃ１１−’となった。 そして４試料の各熱処理の時
間はいずれも、５０〜１２０時間で表面も内部も基板全
領域が、上記の酸素濃度に達した。 この各熱処理後の
酸素濃度は、第３図°に示す各温度（横軸）におけるシ
リコンの酸素固溶限濃度（縦軸）に一致する。
また第４図にはせん断応カー歪み曲線を示した。
同図において、実線Ａ−１は固溶限酸素濃度１４Ｘ １
Ｇ” Ｃｌ１−”に均一化したウェーハ、破線Ａ−２は
均一化しない酸素濃度１４ｘ １０” ｃＦ”の従来ウ
ェーハ、実線Ｂ−１は固溶限酸素濃度１１ｘ １０”
ｃＦ’ Ｌ：均一化したウェーハ、破線Ｂ−２は均一化
しない酸素濃度１１ｘ １Ｇ” ｃｍ−’の従来ウェー
ハについてのものである。 Ａ−１，Ｂ−１の均一化し
たウェーハは、従来の同じ酸素濃度のＣｚウェーハＡ−
２あるいはＢ−２に較らべ、最大降伏応力が大きく、機
械的強度は増している。
Ｇ” Ｃｌ１−”に均一化したウェーハ、破線Ａ−２は
均一化しない酸素濃度１４ｘ １０” ｃＦ”の従来ウ
ェーハ、実線Ｂ−１は固溶限酸素濃度１１ｘ １０”
ｃＦ’ Ｌ：均一化したウェーハ、破線Ｂ−２は均一化
しない酸素濃度１１ｘ １Ｇ” ｃｍ−’の従来ウェー
ハについてのものである。 Ａ−１，Ｂ−１の均一化し
たウェーハは、従来の同じ酸素濃度のＣｚウェーハＡ−
２あるいはＢ−２に較らべ、最大降伏応力が大きく、機
械的強度は増している。
第１図はＮ−ＭＯＳに使用される低酸素ウェーハの製造
工程を示す。 第１図＜ａ ＞において用意されたエツ
チングされた１２ｘ １０” ｃｌ−’濃度のＣＺウェ
ーハ１は、１２００℃で熱処理を施したところ、第１図
（ｂ ）のように酸素濃度は低減し、５０〜１２０時間
を経過して表面も内部も基板全領域が、１１ ｘ １０
” ｃｍ−’の固溶限の酸素濃度に達した低酸素均一化
ウェーハ２が得られた。 第５図に熱処理前ウェーハＩ
（バラツキ２５％）と熱処理後ウェーハ■のウェーハ面
内酸素濃度を比較した（そのバラツキはＩ２５％から■
３％以下に低下した）。
工程を示す。 第１図＜ａ ＞において用意されたエツ
チングされた１２ｘ １０” ｃｌ−’濃度のＣＺウェ
ーハ１は、１２００℃で熱処理を施したところ、第１図
（ｂ ）のように酸素濃度は低減し、５０〜１２０時間
を経過して表面も内部も基板全領域が、１１ ｘ １０
” ｃｍ−’の固溶限の酸素濃度に達した低酸素均一化
ウェーハ２が得られた。 第５図に熱処理前ウェーハＩ
（バラツキ２５％）と熱処理後ウェーハ■のウェーハ面
内酸素濃度を比較した（そのバラツキはＩ２５％から■
３％以下に低下した）。
次に第１図（Ｃ）に示すように、ミラーラッピング加工
面３を形成し、デバイスプロセスをする均一な低酸素濃
度をもつウェーハ２を作製する。
面３を形成し、デバイスプロセスをする均一な低酸素濃
度をもつウェーハ２を作製する。
なお、この温度で熱処理したものは、ＦＺウェーハも池
のＣＺウェーハも同様な結果が得られた。
のＣＺウェーハも同様な結果が得られた。
この処理を施したものは前記したように、機械的強度が
増している。
増している。
第２図はＣ−ＭＯＳに使用される高酸素！Ｇラウェ−の
製法を示す、 第２図（ａ ）において用、ｔ サｈり
１２ｘ １０” ｃｍ−”濃度のＣｚウニーハ１は、１
２５０’Ｃで熱処理を施したところ、第２図（ｂ ）の
ように酸素濃度は増加し、５０〜１２０時間を経過して
表面も内部も基板全領域が、１４ｘ １Ｇ” ｃｍ−’
の固溶限の酸素濃度に達した高酸素均一化ウェーハ４が
得られた。 第５図に熱処理前ウェーハＩと熱処理後ウ
ェーハＩのウェーハ面内酸素濃度を比較した（そのバラ
ツキはＩ２５％から１３％以下に低下した）、 次に第
２図（Ｃ）に示すように８００℃、２時間、１１００℃
、１０時間の熱処理を施し、■Ｇウェーハ５とした。
このウェーハについて欠陥を調べたところ、無欠陥層５
ａでは欠陥は０個（通常ＩＧウェー八へは１〜５ｘｌＧ
’ ／ｃｒｙ２）であった（５ｂはＩＧ作用をする結晶
欠陥層である）さらに、第２図（ｄ ）に示すように、
ミラーラッピング加工面３を形成し、デバイスプロセス
をする均一な高酸素濃度をもつＩＧウェーハ５を作製す
る。 また熱処理温度１２８０℃のものについても同様
の結果が得られた。 ＩＧウェーハを作製するには１
４ｘ １Ｇ” ｃＩｌ−’以上の酸素濃度があれば良く
、従って熱処理は１２５０℃以上であれば良い。
製法を示す、 第２図（ａ ）において用、ｔ サｈり
１２ｘ １０” ｃｍ−”濃度のＣｚウニーハ１は、１
２５０’Ｃで熱処理を施したところ、第２図（ｂ ）の
ように酸素濃度は増加し、５０〜１２０時間を経過して
表面も内部も基板全領域が、１４ｘ １Ｇ” ｃｍ−’
の固溶限の酸素濃度に達した高酸素均一化ウェーハ４が
得られた。 第５図に熱処理前ウェーハＩと熱処理後ウ
ェーハＩのウェーハ面内酸素濃度を比較した（そのバラ
ツキはＩ２５％から１３％以下に低下した）、 次に第
２図（Ｃ）に示すように８００℃、２時間、１１００℃
、１０時間の熱処理を施し、■Ｇウェーハ５とした。
このウェーハについて欠陥を調べたところ、無欠陥層５
ａでは欠陥は０個（通常ＩＧウェー八へは１〜５ｘｌＧ
’ ／ｃｒｙ２）であった（５ｂはＩＧ作用をする結晶
欠陥層である）さらに、第２図（ｄ ）に示すように、
ミラーラッピング加工面３を形成し、デバイスプロセス
をする均一な高酸素濃度をもつＩＧウェーハ５を作製す
る。 また熱処理温度１２８０℃のものについても同様
の結果が得られた。 ＩＧウェーハを作製するには１
４ｘ １Ｇ” ｃＩｌ−’以上の酸素濃度があれば良く
、従って熱処理は１２５０℃以上であれば良い。
［発明の効果］
本発明方法によれば、ＦＺ法によるものであれ、ＣＺ法
によるものであれ、また酸素濃度の異なるものであれ、
シリコン基板に、固溶限酸素濃度に対応する温度の熱処
理を酸素雰囲気中で加え、基板全体の酸素濃度を固溶限
酸素濃度に均一化したウェーハを得ることができる。
特に、酸素濃度１４〜１５ｘ １０” ｃｌｌ−”に均
一化したウェーハは、従来方法による同じ酸素濃度のウ
ェーハより械的強度は増しており、しかもこのウェーハ
を再に８００℃２時間、 １１００℃１０時間の熱処理
でＩＧ化すれば、無欠陥層領域はウェーハ内で均一であ
るとともに欠陥発生は皆無であった。 このウェーハを
プロセスに投入したところ、膜歪みによる転位やＯ８Ｆ
の発生もなく、良好な結果が得られた。
によるものであれ、また酸素濃度の異なるものであれ、
シリコン基板に、固溶限酸素濃度に対応する温度の熱処
理を酸素雰囲気中で加え、基板全体の酸素濃度を固溶限
酸素濃度に均一化したウェーハを得ることができる。
特に、酸素濃度１４〜１５ｘ １０” ｃｌｌ−”に均
一化したウェーハは、従来方法による同じ酸素濃度のウ
ェーハより械的強度は増しており、しかもこのウェーハ
を再に８００℃２時間、 １１００℃１０時間の熱処理
でＩＧ化すれば、無欠陥層領域はウェーハ内で均一であ
るとともに欠陥発生は皆無であった。 このウェーハを
プロセスに投入したところ、膜歪みによる転位やＯ８Ｆ
の発生もなく、良好な結果が得られた。
以上のように、ＬＳＩに用いる基板の酸素濃度を従来の
ように特に規定することなく、デバイスプロセス前に予
め所定の固溶限酸素濃度で均一化させることによって、
従来のような析出核の不均一性による無欠陥層の不均一
性や欠陥の発生もなく、高品質なウェーハが得られた。
ように特に規定することなく、デバイスプロセス前に予
め所定の固溶限酸素濃度で均一化させることによって、
従来のような析出核の不均一性による無欠陥層の不均一
性や欠陥の発生もなく、高品質なウェーハが得られた。
第１図及び第２図は本発明製造方法の実施例を基板断面
で示す工程図、第３図は本発明における熱処理温度と固
溶限酸素濃度との関係を示すグラフ、第４図は本発明の
一効果にがかるウェーハ機械的強度を示すグラフ、第５
図は本発明の主効果にかかるウェーハ酸素濃度均一化を
示すグラフ、第６図及び第７図は従来方法の問題点を説
明するためのグラフである。 １・・・エツチングウェーハ、 ２・・・低酸素均一化
ウェーハ、 ３・・・ミラーラッピング加工面、 ４・
・・高酸素均一化ウェーハ、 ５・・・ＩＧウェーハ、
５ａ・・・無欠陥層、 ５ｂ・・・結晶欠陥層。 第 図 ↓ デバイスプロセス 第２図 第 図
で示す工程図、第３図は本発明における熱処理温度と固
溶限酸素濃度との関係を示すグラフ、第４図は本発明の
一効果にがかるウェーハ機械的強度を示すグラフ、第５
図は本発明の主効果にかかるウェーハ酸素濃度均一化を
示すグラフ、第６図及び第７図は従来方法の問題点を説
明するためのグラフである。 １・・・エツチングウェーハ、 ２・・・低酸素均一化
ウェーハ、 ３・・・ミラーラッピング加工面、 ４・
・・高酸素均一化ウェーハ、 ５・・・ＩＧウェーハ、
５ａ・・・無欠陥層、 ５ｂ・・・結晶欠陥層。 第 図 ↓ デバイスプロセス 第２図 第 図
Claims (1)
- １ シリコン基板に対し、酸素雰囲気中所定の温度で熱
処理を施し、該シリコン基板中の酸素濃度を該熱処理温
度における固溶限に実質的に均一化することを特徴とす
るシリコン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17223488A JPH0222823A (ja) | 1988-07-11 | 1988-07-11 | シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17223488A JPH0222823A (ja) | 1988-07-11 | 1988-07-11 | シリコン基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0222823A true JPH0222823A (ja) | 1990-01-25 |
Family
ID=15938097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17223488A Pending JPH0222823A (ja) | 1988-07-11 | 1988-07-11 | シリコン基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222823A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58216425A (ja) * | 1982-06-11 | 1983-12-16 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造方法 |
-
1988
- 1988-07-11 JP JP17223488A patent/JPH0222823A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58216425A (ja) * | 1982-06-11 | 1983-12-16 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100226374B1 (ko) | 실리콘웨이퍼의 제조방법 | |
| EP0536958B1 (en) | Process for producing a semiconductor wafer | |
| KR100240023B1 (ko) | 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼 | |
| JPS6124240A (ja) | 半導体基板 | |
| EP0747513A2 (en) | Silicon single crystal with low defect density and method of producing same | |
| JP2000044389A (ja) | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ | |
| JPH07321120A (ja) | シリコンウェーハの熱処理方法 | |
| JPH02263792A (ja) | シリコンの熱処理方法 | |
| JPH0232535A (ja) | 半導体デバイス用シリコン基板の製造方法 | |
| CN1312327C (zh) | 外延生长用硅晶片及外延晶片及其制造方法 | |
| US6117231A (en) | Method of manufacturing semiconductor silicon single crystal wafer | |
| JPH0582360B2 (ja) | ||
| US4564416A (en) | Method for producing a semiconductor device | |
| JP3172389B2 (ja) | シリコンウエーハの製造方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JPH03185831A (ja) | 半導体装置の製造方法 | |
| JPH0222823A (ja) | シリコン基板の製造方法 | |
| WO1992005578A1 (fr) | Procede de fabrication de dispositifs a semi-conducteur | |
| JPH04298042A (ja) | 半導体の熱処理方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| KR20020060244A (ko) | 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼 | |
| JPS63142822A (ja) | 半導体装置の製造方法 | |
| JP3386083B2 (ja) | シリコンウエーハの処理方法 | |
| JPH023539B2 (ja) | ||
| TWI901958B (zh) | 矽晶圓及其製造方法 |