JPH0222842A - レーザートリミング方法 - Google Patents
レーザートリミング方法Info
- Publication number
- JPH0222842A JPH0222842A JP63173136A JP17313688A JPH0222842A JP H0222842 A JPH0222842 A JP H0222842A JP 63173136 A JP63173136 A JP 63173136A JP 17313688 A JP17313688 A JP 17313688A JP H0222842 A JPH0222842 A JP H0222842A
- Authority
- JP
- Japan
- Prior art keywords
- laser beam
- divided
- chip
- memory
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laser Beam Processing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はレーザートリミング方法に関し、特にレーザ
ービームを移動することにより位置決めを行うビーム可
動型のレーザートリミング装置を用いてレーザートリミ
ングを行う方法に関するものである。
ービームを移動することにより位置決めを行うビーム可
動型のレーザートリミング装置を用いてレーザートリミ
ングを行う方法に関するものである。
第２図は従来のレーザートリミング方法説明す為ための
図であり、図において１はレーザートリミング処理が施
される冗長回路付メモリＩＣ（ＩＣチップ）、２はメモ
リＩＣ表面領域に形成され、そのチップ座標系とレーザ
ービーム座標系との位置合わせを行うためのアライメン
トマーク、３はトリミング用レーザービームの可動範囲
である。
図であり、図において１はレーザートリミング処理が施
される冗長回路付メモリＩＣ（ＩＣチップ）、２はメモ
リＩＣ表面領域に形成され、そのチップ座標系とレーザ
ービーム座標系との位置合わせを行うためのアライメン
トマーク、３はトリミング用レーザービームの可動範囲
である。
次に動作について説明する。
レーザートリミング装置はウェハ状態の冗長回路付メモ
リＩＣ（ＩＣチップ）をチャックにより保持し、このチ
ャックを移動することにより１チツプずつインデックス
して処理を行う、また試験装置を用いて機能試験を行っ
た結果、スペアセルを用いることにより良品となる不良
の場合、不良内容に応じて冗長回路付メモリＩＣのチッ
プ内に配置されたヒユーズをレーザービームでブローす
ることによりスペアセルとの置換を行い、不良を救済す
る。
リＩＣ（ＩＣチップ）をチャックにより保持し、このチ
ャックを移動することにより１チツプずつインデックス
して処理を行う、また試験装置を用いて機能試験を行っ
た結果、スペアセルを用いることにより良品となる不良
の場合、不良内容に応じて冗長回路付メモリＩＣのチッ
プ内に配置されたヒユーズをレーザービームでブローす
ることによりスペアセルとの置換を行い、不良を救済す
る。
ここで、レーザートリミング装置がレーザービームを移
動することによりチップ内のヒユーズにレーザービーム
を当てる方式のものである場合、レーザービームの位置
はチップ内に配置されたアライメントマークをスキャン
し、チップ座標系を基準としてレーザービーム座標系の
位置を補正することにより正確に設定することができる
。
動することによりチップ内のヒユーズにレーザービーム
を当てる方式のものである場合、レーザービームの位置
はチップ内に配置されたアライメントマークをスキャン
し、チップ座標系を基準としてレーザービーム座標系の
位置を補正することにより正確に設定することができる
。
〔発明が解決しようとする課題〕 ゛
ところが、このようにレーザービームを移動することに
より位置決めを行うレーザービーム可動型のレーザート
リミング装置では、レーザービームの可動範囲を越える
チップサイズのメモリＩＣについては、ヒユーズ及びア
ライメントマークがレーザービームの可動範囲内にない
場合、トリミング処理が不可能となり、またヒユーズ及
びアラにメントマークをレーザービームの可動範囲内に
配置することはＩＣ設計上大きな制約条件となる。
より位置決めを行うレーザービーム可動型のレーザート
リミング装置では、レーザービームの可動範囲を越える
チップサイズのメモリＩＣについては、ヒユーズ及びア
ライメントマークがレーザービームの可動範囲内にない
場合、トリミング処理が不可能となり、またヒユーズ及
びアラにメントマークをレーザービームの可動範囲内に
配置することはＩＣ設計上大きな制約条件となる。
つまり、通常のトリミング処理では、レーザービームの
可動範囲の中心をチップの中心に位置設定しており、こ
のため該可動範囲内にアライメントマーク等を配置する
ことはこれがチップ中央のメモリセル領域の一部を占有
することとなる。このことは該メモリセル部の設計上の
制約となり実現が困難であるなどの問題があった。
可動範囲の中心をチップの中心に位置設定しており、こ
のため該可動範囲内にアライメントマーク等を配置する
ことはこれがチップ中央のメモリセル領域の一部を占有
することとなる。このことは該メモリセル部の設計上の
制約となり実現が困難であるなどの問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、レーザートリミング装置のレーザービームの
可動範囲を越えるチップサイズの冗長回路付メモリＩＣ
のトリミング処理を、ＩＣ設計上の制約を招くことなく
可能とすることができるレーザートリミング方法を得る
ことを目的とする。
たもので、レーザートリミング装置のレーザービームの
可動範囲を越えるチップサイズの冗長回路付メモリＩＣ
のトリミング処理を、ＩＣ設計上の制約を招くことなく
可能とすることができるレーザートリミング方法を得る
ことを目的とする。
この発明に係るレーザートリミング方法はレーザービー
ムの可動範囲を越えるチップサイズの冗長回路付メモリ
ＩＣチップを、その表面領域をレーザービームの可動範
囲内より小さい分割領域に分割し、かつ該各分割領域に
アライメントマークを配設したものとし、レーザートリ
ミング処理を、上記分割領域毎にアライメントマークに
よる位置合わせ、及びレーザートリミングを施して行う
ようにしたものである。
ムの可動範囲を越えるチップサイズの冗長回路付メモリ
ＩＣチップを、その表面領域をレーザービームの可動範
囲内より小さい分割領域に分割し、かつ該各分割領域に
アライメントマークを配設したものとし、レーザートリ
ミング処理を、上記分割領域毎にアライメントマークに
よる位置合わせ、及びレーザートリミングを施して行う
ようにしたものである。
この発明においては、冗長回路付メモリＩＣチップを、
その表面領域をレーザービーム可動範囲より小さい分割
領域に分割しかつ各分割領域にアライメントマークを配
置したものとし、該各分割領域毎にアライメントとヒユ
ーズのブローとを実施するようにしたから、レーザービ
ームの可動範囲より大きな冗長回路付メモリＩＣのトリ
ミング処理を、ＩＣ設計上の制約を招くことなく可能と
することができる。
その表面領域をレーザービーム可動範囲より小さい分割
領域に分割しかつ各分割領域にアライメントマークを配
置したものとし、該各分割領域毎にアライメントとヒユ
ーズのブローとを実施するようにしたから、レーザービ
ームの可動範囲より大きな冗長回路付メモリＩＣのトリ
ミング処理を、ＩＣ設計上の制約を招くことなく可能と
することができる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるレーザートリミング
方法を説明するための図であり、１はレーザービーム可
動範囲３よりそのチップサイズが大きい被トリミング処
理冗長回路付メモリＩＣ（ＩＣチップ）、４．５はそれ
ぞれ該ＩＣチップの表面領域を短辺方向に２分割してで
きた分割領域で、該各々の分割領域４．５は上記レーザ
ービーム可動範囲より小さく、その周辺部にはアライメ
ントマーク２が配設されている。
方法を説明するための図であり、１はレーザービーム可
動範囲３よりそのチップサイズが大きい被トリミング処
理冗長回路付メモリＩＣ（ＩＣチップ）、４．５はそれ
ぞれ該ＩＣチップの表面領域を短辺方向に２分割してで
きた分割領域で、該各々の分割領域４．５は上記レーザ
ービーム可動範囲より小さく、その周辺部にはアライメ
ントマーク２が配設されている。
次に作用効果について説明する。
第１図に示すように分割された冗長回路付メモ＋７１
ＣＩのトリミング処理では、分割領域４を基準として常
に該領域４の中心がレーザービームの中心となるように
チャックを移動させるが、・対象としているチップがヒ
ユーズのブローを必要としない良品チップあるいは救済
不可能な不良品チップである場合と、ヒユーズのブロー
が必要な救済可能な不良品チップである場合とで、チャ
ックの移動方法が異なってくる。
ＣＩのトリミング処理では、分割領域４を基準として常
に該領域４の中心がレーザービームの中心となるように
チャックを移動させるが、・対象としているチップがヒ
ユーズのブローを必要としない良品チップあるいは救済
不可能な不良品チップである場合と、ヒユーズのブロー
が必要な救済可能な不良品チップである場合とで、チャ
ックの移動方法が異なってくる。
良品及び救済不可能なチップについては、分割しないチ
ップサイズ分チャックを移動する。救済可能なチップで
は分割領域４でアライメント、ヒユーズのブローを実施
した後、分割領域５の中心がレーザービームの中心とな
るようにチャックを移動する。
ップサイズ分チャックを移動する。救済可能なチップで
は分割領域４でアライメント、ヒユーズのブローを実施
した後、分割領域５の中心がレーザービームの中心とな
るようにチャックを移動する。
そして、分割領域５のアライメント、ヒユーズのブロー
を実施した後、次のチップの分割領域４の中心がレーザ
ービームの中心となるようにチャックを移動する。なお
、冗長回路の構成により、不良内容によっては必ずしも
各領域のヒユーズのブローが必要でなく、一方の領域だ
けのヒユーズのブローで良い場合は、不良内容からヒユ
ーズをブローする領域を選択する処理を付は加える。ま
たここでは、各領域のアライメントマークとヒユーズの
チップ上の位置は各領域の中心を（０，０）としたとき
の座標とする。
を実施した後、次のチップの分割領域４の中心がレーザ
ービームの中心となるようにチャックを移動する。なお
、冗長回路の構成により、不良内容によっては必ずしも
各領域のヒユーズのブローが必要でなく、一方の領域だ
けのヒユーズのブローで良い場合は、不良内容からヒユ
ーズをブローする領域を選択する処理を付は加える。ま
たここでは、各領域のアライメントマークとヒユーズの
チップ上の位置は各領域の中心を（０，０）としたとき
の座標とする。
このように本実施例では冗長回路付メモリＩＣを、その
表面領域をレーザービーム可動範囲より小さい分割領域
に分割しかつ各分割領域にアライメントマークを配置し
たものとし、レーザートリミング処理を、上記各分割領
域ごとにアライメントとヒユーズブローとを実施して行
うようにしたので、レーザービームの可動範囲より大き
な冗長回路付メモリＩＣのトリミング処理をすることが
できる。またアライメントマークは分割領域の周辺のス
ペースに配設されているため、アライメントマークを配
置することがＩＣ設計上の制約を招くことはない。
表面領域をレーザービーム可動範囲より小さい分割領域
に分割しかつ各分割領域にアライメントマークを配置し
たものとし、レーザートリミング処理を、上記各分割領
域ごとにアライメントとヒユーズブローとを実施して行
うようにしたので、レーザービームの可動範囲より大き
な冗長回路付メモリＩＣのトリミング処理をすることが
できる。またアライメントマークは分割領域の周辺のス
ペースに配設されているため、アライメントマークを配
置することがＩＣ設計上の制約を招くことはない。
なお、上記実施例では、ＩＣチップの表面領域を２分割
した場合を示したが、さらに多くの分割領域に分割して
もよい。
した場合を示したが、さらに多くの分割領域に分割して
もよい。
以上のように、この発明に係るレーザートリミング方法
によれば、冗長回路付メモリＩＣチップを、その表面領
域をレーザービーム可動範囲より小さい分割領域に分割
しかつ各分割領域にアライメントマークを配置したもの
とし、トリミング処理を、該各分割領域毎にアライメン
トとヒューズブローとを実施して行なうようにしたので
、レーザービームの可動範囲を越えるチップサイズの冗
長回路付メモリＩＣのトリミング処理を、ｔＣ設計上の
制約を招くことなく可能とすることができる効果がある
。
によれば、冗長回路付メモリＩＣチップを、その表面領
域をレーザービーム可動範囲より小さい分割領域に分割
しかつ各分割領域にアライメントマークを配置したもの
とし、トリミング処理を、該各分割領域毎にアライメン
トとヒューズブローとを実施して行なうようにしたので
、レーザービームの可動範囲を越えるチップサイズの冗
長回路付メモリＩＣのトリミング処理を、ｔＣ設計上の
制約を招くことなく可能とすることができる効果がある
。
第１図はこの発明の一実施例によるレーザートリミング
方法を説明するための図、第２図は従来のレーザートリ
ミング方法を説明するための図である。 １・・・冗長回路付メモリＩＣ１２・・・アライメント
マーク、３・・・レーザービーム可動範囲、４．５・・
・分割領域。 なお図中同一符号は同−又は相当部分を示す。 第１図
方法を説明するための図、第２図は従来のレーザートリ
ミング方法を説明するための図である。 １・・・冗長回路付メモリＩＣ１２・・・アライメント
マーク、３・・・レーザービーム可動範囲、４．５・・
・分割領域。 なお図中同一符号は同−又は相当部分を示す。 第１図
Claims (1)
- （１）レーザービーム可動型のトリミング装置を用いて
、該レーザービーム可動範囲より大きなチップサイズの
冗長回路付メモリＩＣに対してレーザートリミング処理
を施す方法であって、 上記冗長回路付メモリＩＣは、その表面領域を上記レー
ザービーム可動範囲より小さい分割領域に分割し、該各
分割領域にアライメントマークを設けたものであり、 上記レーザートリミング処理は、上記各分割領域ごとに
、上記アライメントマークを用いて分割領域の座標系と
レーザービーム座標系とを位置合わせし、ヒューズブロ
ーを行うものであることを特徴とするレーザートリミン
グ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173136A JPH0222842A (ja) | 1988-07-11 | 1988-07-11 | レーザートリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173136A JPH0222842A (ja) | 1988-07-11 | 1988-07-11 | レーザートリミング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0222842A true JPH0222842A (ja) | 1990-01-25 |
Family
ID=15954786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173136A Pending JPH0222842A (ja) | 1988-07-11 | 1988-07-11 | レーザートリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010083149A (ja) * | 2010-01-15 | 2010-04-15 | Kowa Co | プリンタ装置 |
-
1988
- 1988-07-11 JP JP63173136A patent/JPH0222842A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010083149A (ja) * | 2010-01-15 | 2010-04-15 | Kowa Co | プリンタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326709A (en) | Wafer testing process of a semiconductor device comprising a redundancy circuit | |
| JP2004531063A (ja) | 半導体ウェハ上の異なった層において２つのパターンのアライメント測定を実行する方法 | |
| US6421456B1 (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| JPH0265149A (ja) | 半導体装置 | |
| JPH0222842A (ja) | レーザートリミング方法 | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| JP2024171405A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| EP0602271B1 (en) | Testing and repairing process for memory chips on a wafer, each chip having a redundancy circuit | |
| US6529623B1 (en) | Stepper lens specific reticle compensation for critical dimension control | |
| JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
| US6388703B1 (en) | Method of realizing machining results | |
| KR910007389B1 (ko) | 얼라이먼트 타켓(Alignment Target) 제조방법 | |
| KR100330853B1 (ko) | 전자선 직접 드로잉 방법,시스템 및 기록 매체 | |
| KR960011254B1 (ko) | 리페어(Repair) 확인방법 | |
| JP4120071B2 (ja) | 半導体メモリの不良解析システム及び表面観察装置の試料ステージのナビゲーション方法 | |
| JP2577346B2 (ja) | 半導体装置の製造方法 | |
| JP3317214B2 (ja) | 半導体集積回路 | |
| JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
| JP3265788B2 (ja) | 半導体集積回路の検査方法および検査装置 | |
| JPH02127641A (ja) | 半導体集積回路用レチクル | |
| KR100247153B1 (ko) | 웨이퍼 잉킹시 잉커 제어 방법 | |
| JPH02170549A (ja) | ウェハ外観比較検査装置 | |
| JPH06232270A (ja) | 半導体集積回路装置 | |
| KR19980067571A (ko) | 포커스(focus) 불량 방지를 위한 레티클의 더미셀(dummy cell) | |
| JPH0237740A (ja) | ウェハ外観比較検査装置 |