JPH02228886A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH02228886A JPH02228886A JP5052289A JP5052289A JPH02228886A JP H02228886 A JPH02228886 A JP H02228886A JP 5052289 A JP5052289 A JP 5052289A JP 5052289 A JP5052289 A JP 5052289A JP H02228886 A JPH02228886 A JP H02228886A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- data
- memory
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は映像信号処理回路に関する。
［従来の技術］
メモリを利用した映像信号処理技術としては、メモリに
より１フイールド又は１フレーム遅延した映像信号を形
成して雑音を抑制する雑音抑制処理、メモリに記憶した
映像信号と通常の映像信号との間でのワイプ効果やフェ
ード効果などの特殊効果処理、２値化した文字映像を他
の映像信号に重畳する簡易表題挿入処理などがある。
より１フイールド又は１フレーム遅延した映像信号を形
成して雑音を抑制する雑音抑制処理、メモリに記憶した
映像信号と通常の映像信号との間でのワイプ効果やフェ
ード効果などの特殊効果処理、２値化した文字映像を他
の映像信号に重畳する簡易表題挿入処理などがある。
［発明が解決しようとする課題］
上記の映像信号処理技術は、従来、個別に考案され、回
路設計されていた。従って、これらの技術を総合的に実
現しようとする場合には、極めて多数のメモリと、複雑
な回路処理を多段的に実現しなければならず、複雑な回
路構成になっていた。
路設計されていた。従って、これらの技術を総合的に実
現しようとする場合には、極めて多数のメモリと、複雑
な回路処理を多段的に実現しなければならず、複雑な回
路構成になっていた。
そこで本発明は、上述の映像信号処理を簡単な回路構成
で実現する映像信号処理回路を提示することを目的とす
る。
で実現する映像信号処理回路を提示することを目的とす
る。
［課題を解決するための手段］
本発明に係る映像信号処理回路は、出力映像信号を記憶
自在な所定記憶容量のメモリ手段と、指定信号を発生す
る信号発生手段と、当該メモリ手段又は当該信号発生手
段の出力の選択手段と、入力映像信号と当該選択手段に
よる選択信号との差を算出する減算手段と、当該減算手
段の出力に制御自在な乗数を乗算する乗算手段と、人力
映像信号に当該乗算手段の出力を加算する加算手段と、
当該選択手段及び当該乗算手段を制御する制御手段とか
らなる。また、本発明の好適な実施態様としては前記乗
算手段が非線形回路としても作用可能な構成とした。
自在な所定記憶容量のメモリ手段と、指定信号を発生す
る信号発生手段と、当該メモリ手段又は当該信号発生手
段の出力の選択手段と、入力映像信号と当該選択手段に
よる選択信号との差を算出する減算手段と、当該減算手
段の出力に制御自在な乗数を乗算する乗算手段と、人力
映像信号に当該乗算手段の出力を加算する加算手段と、
当該選択手段及び当該乗算手段を制御する制御手段とか
らなる。また、本発明の好適な実施態様としては前記乗
算手段が非線形回路としても作用可能な構成とした。
［作用］
上記選択手段で上記メモリ手段の出力を選択し、上記乗
算手段で時間的に変化する乗算係数で線形乗算を行うこ
とにより、ワイプ・フェード処理を実現できる。また、
選択手段で上記信号発生手段の出力を選択することによ
り、表題挿入処理を実現でき、更に上記乗算手段で時間
的に変化する乗算係数で線形乗算を行うことにより、挿
入表題のワイプ・フェード処理を実現できる。また、選
択手段でメモリ手段の出力を選択し、乗算手段が非線形
回路として作用すれば雑音抑制処理をも実現できる。
算手段で時間的に変化する乗算係数で線形乗算を行うこ
とにより、ワイプ・フェード処理を実現できる。また、
選択手段で上記信号発生手段の出力を選択することによ
り、表題挿入処理を実現でき、更に上記乗算手段で時間
的に変化する乗算係数で線形乗算を行うことにより、挿
入表題のワイプ・フェード処理を実現できる。また、選
択手段でメモリ手段の出力を選択し、乗算手段が非線形
回路として作用すれば雑音抑制処理をも実現できる。
［実施例］
以下、図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例の構成プロ・ツク図を示す。
１０は図示しないＡ／Ｄ変換器により標本化・量子化・
符号化された輝度信号データ（以後、輝度データと呼ぶ
。）の入力端子、１２は同様（こ標本化・量子化・符号
化された色差信号又は搬送色信号データ（以後、色デー
タと呼ぶ。）の入力端子、１４は図示回路による処理後
の輝度データの出力端子、１６は図示回路による処理後
の色データの出力端子、ｌ１３，２０は所定記憶容量の
メモリ、２２．２４は機能的にはリミ・ツタ及び当該リ
ミッタの出力に所定乗数を乗算する乗算器からなり、後
述する演算を行う演算回路、２６．２８は減算回路、３
０．３２は加算回路、３６は所定の輝度データを発生す
るデータ発生回路、３８は所定の色データを発生するデ
ータ発生回路、４０゜４２．４４．４６，４８．５０は
切換スイッチ、５２は比較回路、５４は各部の動作及び
そのタイミングを制御する制御回路、５６．５８は乗算
回路である。
符号化された輝度信号データ（以後、輝度データと呼ぶ
。）の入力端子、１２は同様（こ標本化・量子化・符号
化された色差信号又は搬送色信号データ（以後、色デー
タと呼ぶ。）の入力端子、１４は図示回路による処理後
の輝度データの出力端子、１６は図示回路による処理後
の色データの出力端子、ｌ１３，２０は所定記憶容量の
メモリ、２２．２４は機能的にはリミ・ツタ及び当該リ
ミッタの出力に所定乗数を乗算する乗算器からなり、後
述する演算を行う演算回路、２６．２８は減算回路、３
０．３２は加算回路、３６は所定の輝度データを発生す
るデータ発生回路、３８は所定の色データを発生するデ
ータ発生回路、４０゜４２．４４．４６，４８．５０は
切換スイッチ、５２は比較回路、５４は各部の動作及び
そのタイミングを制御する制御回路、５６．５８は乗算
回路である。
制御回路５４の出力５４Ａは、データ発生回路３４．３
６の発生データを切換制御する制御信号、出力５４Ｂは
メモリ１８．２０の動作制御信号、出力５４Ｃはスイッ
チ４０．４２の切換制御信号、出力５４Ｄは乗算回路５
６．５８への乗算データ、出力５４Ｅはスイッチ４８．
５０の切換制御信号、出力５４Ｆは比較回路５２の動作
の有効・無効を制御する制御信号である。
６の発生データを切換制御する制御信号、出力５４Ｂは
メモリ１８．２０の動作制御信号、出力５４Ｃはスイッ
チ４０．４２の切換制御信号、出力５４Ｄは乗算回路５
６．５８への乗算データ、出力５４Ｅはスイッチ４８．
５０の切換制御信号、出力５４Ｆは比較回路５２の動作
の有効・無効を制御する制御信号である。
ワイプ・フェード処理の場合の動作を説明する。
なお、ワイプ・フェード処理とは、入力端子１０゜１２
の入力データとメモリ１８．２０の記憶データとの混在
比を時間的に変化させて出力する処理である。先ず、制
御信号５４Ｃによりスイッチ４０．４２をメモリ１８．
２０の出力側に接続する。
の入力データとメモリ１８．２０の記憶データとの混在
比を時間的に変化させて出力する処理である。先ず、制
御信号５４Ｃによりスイッチ４０．４２をメモリ１８．
２０の出力側に接続する。
制御信号５４Ｆにより比較回路５２の動作を無効にする
。これにより、スイッチ４４．４６は減算回路２６．２
８の出力側に接続する。また、制御信号５・４Ｅにより
スイッチ４８．５０を乗算回路５６．５８の出力側に接
続する。
。これにより、スイッチ４４．４６は減算回路２６．２
８の出力側に接続する。また、制御信号５・４Ｅにより
スイッチ４８．５０を乗算回路５６．５８の出力側に接
続する。
そして、ワイプ・フェードしたい映像データをメモリ１
８．２０内に書き込む。これは、乗算回路５６．５８へ
の乗算データ５４Ｄをゼロにし、且つメモリ１８．２０
へのメモリ書込制御信号を、メモリ１８．２０に記憶し
たい映像信号が入力されている期間有効にすることによ
って行われる。
８．２０内に書き込む。これは、乗算回路５６．５８へ
の乗算データ５４Ｄをゼロにし、且つメモリ１８．２０
へのメモリ書込制御信号を、メモリ１８．２０に記憶し
たい映像信号が入力されている期間有効にすることによ
って行われる。
次に、入力端子１０．１２に入力する映像データに同期
して、メモリ１８．２０の記憶データを繰り返し読み出
す。メモリ１８．２０の出力データはスイッチ４０．４
２を介して減算回路２６２８に印加される。減算回路２
６．２８はメモリ１８．２０の出力データから入力端子
１０．１２の入力データを減算する。減算回路２６．２
８の出力はスイッチ４４．４６を介して演算回路２２゜
２４及び乗算回路５６．５８に印加される。乗算回路５
６５８は所定の乗算データ５４Ｄを乗算し、その出力は
スイッチ４８．５０を介して加算回路３０．３２に印加
され、再び入力端子１０゜１２の人力データが加算され
て、出力端子１４１６に出力される。
して、メモリ１８．２０の記憶データを繰り返し読み出
す。メモリ１８．２０の出力データはスイッチ４０．４
２を介して減算回路２６２８に印加される。減算回路２
６．２８はメモリ１８．２０の出力データから入力端子
１０．１２の入力データを減算する。減算回路２６．２
８の出力はスイッチ４４．４６を介して演算回路２２゜
２４及び乗算回路５６．５８に印加される。乗算回路５
６５８は所定の乗算データ５４Ｄを乗算し、その出力は
スイッチ４８．５０を介して加算回路３０．３２に印加
され、再び入力端子１０゜１２の人力データが加算され
て、出力端子１４１６に出力される。
乗算データ５４Ｄがゼロのときには、出力端子１４．１
６には入力端子１０．１２の入力データと同じデータが
そのまま出力される。乗算データ５４Ｄが１のときには
、メモリ１８．２０に記憶された映像データがそのまま
出力端子１４．１６に供給される。乗算データ５４Ｄを
Ｋとするとき、０＜Ｋ＜１のときには、入力端子１０．
１２の映像データとメモリ１８．２０の出力映像データ
とを、相応する混合比率で混合した映像データが出力端
子１４．：Ｌ６に供給される。ここで、乗数Ｋを漸次単
調増加又は減少させると、フェード効果が得られ、Ｋを
水平垂直同期信号からある遅延時間をもってゼロと１と
で切り換え、この遅延時間を増加又は減少させることに
よりワイプ効果が得られる。
６には入力端子１０．１２の入力データと同じデータが
そのまま出力される。乗算データ５４Ｄが１のときには
、メモリ１８．２０に記憶された映像データがそのまま
出力端子１４．１６に供給される。乗算データ５４Ｄを
Ｋとするとき、０＜Ｋ＜１のときには、入力端子１０．
１２の映像データとメモリ１８．２０の出力映像データ
とを、相応する混合比率で混合した映像データが出力端
子１４．：Ｌ６に供給される。ここで、乗数Ｋを漸次単
調増加又は減少させると、フェード効果が得られ、Ｋを
水平垂直同期信号からある遅延時間をもってゼロと１と
で切り換え、この遅延時間を増加又は減少させることに
よりワイプ効果が得られる。
次に、映像信号の相関性を利用した雑音抑制処理のため
の動作を説明する。先ず初期設定として、メモリ制御信
号５４Ｂにより、メモリ１８．２０の書込及び続出を常
時有効とする。これにより、メモリ１８．２０は一定期
間（１フイールド又は１フレーム）の遅延素子として機
能する。制御信号５４Ｈによりスイッチ４８．５０は演
算回路２２．２４の出力側に接続し、制御信号５４Ａに
よりスイッチ４０．４２はメモリ１８．２０の出力側に
接続する。また、制御信号５４Ｆにより比較回路５２が
無効化されることにより、スイッチ４４．４６は減算回
路２６．２８の出力側に接続する。
の動作を説明する。先ず初期設定として、メモリ制御信
号５４Ｂにより、メモリ１８．２０の書込及び続出を常
時有効とする。これにより、メモリ１８．２０は一定期
間（１フイールド又は１フレーム）の遅延素子として機
能する。制御信号５４Ｈによりスイッチ４８．５０は演
算回路２２．２４の出力側に接続し、制御信号５４Ａに
よりスイッチ４０．４２はメモリ１８．２０の出力側に
接続する。また、制御信号５４Ｆにより比較回路５２が
無効化されることにより、スイッチ４４．４６は減算回
路２６．２８の出力側に接続する。
ワイプ・フェード処理の場合と同様に、メモリ１８．２
０の出力データと入力端子１０．１２の入力データとの
差のデータが演算回路２２．２４に入力する。演算回路
２２．２４のこの入力データは、画像の相関の無い部分
、即ち画像の動き成分と雑音成分である。演算回路２２
．２４が所定乗数を乗算する乗算器からなる場合には、
第１図の回路はローパス・フィルタとして機能し、雑音
成分の他に、画像の動き成分も失ってしまうので、演算
回路２２．２４には乗算器の前段にリミッタを配置し、
演算回路２２．２４に入力する差信号が大きいときには
巡回効果を低減させ、動き成分を失いに＜＜シである。
０の出力データと入力端子１０．１２の入力データとの
差のデータが演算回路２２．２４に入力する。演算回路
２２．２４のこの入力データは、画像の相関の無い部分
、即ち画像の動き成分と雑音成分である。演算回路２２
．２４が所定乗数を乗算する乗算器からなる場合には、
第１図の回路はローパス・フィルタとして機能し、雑音
成分の他に、画像の動き成分も失ってしまうので、演算
回路２２．２４には乗算器の前段にリミッタを配置し、
演算回路２２．２４に入力する差信号が大きいときには
巡回効果を低減させ、動き成分を失いに＜＜シである。
演算回路２２．２４の出力はワイプ・フェード処理の場
合と同様に、加算回路３０．３２に印加され、加算回路
３０．３２では入力端子１０．１２の入力データに加算
されて、出力端子１４．１６に供給される。
合と同様に、加算回路３０．３２に印加され、加算回路
３０．３２では入力端子１０．１２の入力データに加算
されて、出力端子１４．１６に供給される。
次に、簡易表題挿入処理の動作を説明する。制御信号５
４Ｃによりスイッチ４０．４２はデータ発生回路３４．
３６の出力側に接続し、制御信号５４Ｆにより比較回路
５２が動作し、制御信号５４Ｅによりスイッチ４８．５
０は乗算回路５６゜５８の出力側に接続する。
４Ｃによりスイッチ４０．４２はデータ発生回路３４．
３６の出力側に接続し、制御信号５４Ｆにより比較回路
５２が動作し、制御信号５４Ｅによりスイッチ４８．５
０は乗算回路５６゜５８の出力側に接続する。
ワイプ・フェード処理の場合と同様にメモリ１８に記憶
され、これから読み出された輝度データは、比較回路５
２に印加される。メモリ１８の記憶データの続出に同期
して、データ発生回路３４゜３６は制御回路５４から指
定された所定の表題用輝度１色データを出力する。減算
回路２６．２８はデータ発生回路３４．３６の出力から
入力端子１０．１２の人力データを減算する。比較回路
５２は、入力信号を所定の一定値と比較し、その比較結
果に従い、スイッチ４４．４６を切換制御する。これに
より、スイッチ４４．４６は、ゼロ・データ又は減算回
路２６．２８の出力の差データの何れかを選択する。ス
イッチ４４．４６で選択されたデータは乗算回路５６．
５８、スイッチ４８．５０を介して加算回路３０．３２
に印加される。ワイプ・フェード処理の場合と同様に乗
算回路５６．５８の乗算データ５４Ｄを制御することに
より、挿入表題についてもワイプ・フェード効果を与え
ることができる。
され、これから読み出された輝度データは、比較回路５
２に印加される。メモリ１８の記憶データの続出に同期
して、データ発生回路３４゜３６は制御回路５４から指
定された所定の表題用輝度１色データを出力する。減算
回路２６．２８はデータ発生回路３４．３６の出力から
入力端子１０．１２の人力データを減算する。比較回路
５２は、入力信号を所定の一定値と比較し、その比較結
果に従い、スイッチ４４．４６を切換制御する。これに
より、スイッチ４４．４６は、ゼロ・データ又は減算回
路２６．２８の出力の差データの何れかを選択する。ス
イッチ４４．４６で選択されたデータは乗算回路５６．
５８、スイッチ４８．５０を介して加算回路３０．３２
に印加される。ワイプ・フェード処理の場合と同様に乗
算回路５６．５８の乗算データ５４Ｄを制御することに
より、挿入表題についてもワイプ・フェード効果を与え
ることができる。
なお、比較回路５２での比較値は固定値でも、外部から
変化させてもよい。また、本実施例における簡易表題挿
入処理とは、所謂文字表示のみならず、一定の静止画像
データを挿入する場合をも含むものである。
変化させてもよい。また、本実施例における簡易表題挿
入処理とは、所謂文字表示のみならず、一定の静止画像
データを挿入する場合をも含むものである。
［発明の効果］
以上の説明から容易に理解できるように、本発明によれ
ば、映像信号のワイプ・フェード処理、並びに表題挿入
及び挿入した表題のワイプ・フェード処理を選択的に行
うことができる。また、本発明の好適なる実施態様では
更に雑音抑制処理をも実現可能である。
ば、映像信号のワイプ・フェード処理、並びに表題挿入
及び挿入した表題のワイプ・フェード処理を選択的に行
うことができる。また、本発明の好適なる実施態様では
更に雑音抑制処理をも実現可能である。
第１図は本発明の一実施例の構成ブロック図である。
１０．１２：入力端子 １４．１６＋出力端子１８．２
０：メモリ ２２，２４：演算回路 ２６．２８：減算
回路 ３０，３２：加算回路 ３６．３８：データ発生
回路 ５２：比較回路 ５４；制御回路 ５６，５８：
乗算回路
０：メモリ ２２，２４：演算回路 ２６．２８：減算
回路 ３０，３２：加算回路 ３６．３８：データ発生
回路 ５２：比較回路 ５４；制御回路 ５６，５８：
乗算回路
Claims (2)
- （１）出力映像信号を記憶自在な所定記憶容量のメモリ
手段と、指定信号を発生する信号発生手段と、当該メモ
リ手段又は当該信号発生手段の出力の選択手段と、入力
映像信号と当該選択手段による選択信号との差を算出す
る減算手段と、当該減算手段の出力に制御自在な乗数を
乗算する乗算手段と、入力映像信号に当該乗算手段の出
力を加算する加算手段と、当該選択手段及び当該乗算手
段を制御する制御手段とからなる映像信号処理回路。 - （２）前記乗算手段は非線形回路としても作用可能であ
る特許請求の範囲第（１）項に記載の映像信号処理回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050522A JP2926735B2 (ja) | 1989-03-02 | 1989-03-02 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050522A JP2926735B2 (ja) | 1989-03-02 | 1989-03-02 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228886A true JPH02228886A (ja) | 1990-09-11 |
| JP2926735B2 JP2926735B2 (ja) | 1999-07-28 |
Family
ID=12861315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050522A Expired - Fee Related JP2926735B2 (ja) | 1989-03-02 | 1989-03-02 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926735B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160550U (ja) * | 1978-04-28 | 1979-11-09 | ||
| JPS5556771A (en) * | 1978-10-24 | 1980-04-25 | Nec Corp | Soft border wipe effect generator |
| JPS63109671A (ja) * | 1986-10-20 | 1988-05-14 | ザ・グラス・バレー・グループ・インコーポレイテッド | インターレース方式のテレビジョン信号の特殊効果装置 |
| JPS63114471A (ja) * | 1986-10-31 | 1988-05-19 | Sony Corp | 画像記録装置 |
| JPS63232577A (ja) * | 1987-03-19 | 1988-09-28 | Sony Corp | ノイズ低減回路 |
-
1989
- 1989-03-02 JP JP1050522A patent/JP2926735B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160550U (ja) * | 1978-04-28 | 1979-11-09 | ||
| JPS5556771A (en) * | 1978-10-24 | 1980-04-25 | Nec Corp | Soft border wipe effect generator |
| JPS63109671A (ja) * | 1986-10-20 | 1988-05-14 | ザ・グラス・バレー・グループ・インコーポレイテッド | インターレース方式のテレビジョン信号の特殊効果装置 |
| JPS63114471A (ja) * | 1986-10-31 | 1988-05-19 | Sony Corp | 画像記録装置 |
| JPS63232577A (ja) * | 1987-03-19 | 1988-09-28 | Sony Corp | ノイズ低減回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2926735B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0748862B2 (ja) | 再帰型濾波方式 | |
| JPS62130092A (ja) | 色輪郭の精細度増大用回路配置 | |
| CA2164459C (en) | Apparatus for matching colors in image signals | |
| KR960036564A (ko) | Ccd 카메라의 디펙트 보상회로 | |
| JPH02228886A (ja) | 映像信号処理装置 | |
| US5146334A (en) | Video signal processing device for image editing using memory | |
| JPH06101850B2 (ja) | デジタルテレビジョン受像機用色制御回路 | |
| US5333015A (en) | Image signal processing apparatus having noise eliminating and special effect mode | |
| US5331415A (en) | Noise reduction apparatus for reducing noise in an input video signal | |
| US6226051B1 (en) | Digital video signal filtering to produce a double-sided impulse response | |
| JP2855636B2 (ja) | 映像信号処理回路 | |
| JPH02228887A (ja) | 映像信号処理回路 | |
| JPH0654255A (ja) | ディジタル映像効果装置 | |
| JPH02111188A (ja) | 画質改善装置 | |
| JPS61152171A (ja) | デイジタル化ゴ−スト除去装置 | |
| JP2574803B2 (ja) | カラ−テレビジョン信号の雑音軽減回路 | |
| KR20050084345A (ko) | 변환기, 디지털 텔레비전 수신기, 변환 방법 및 컴퓨터프로그램 | |
| JPH04230178A (ja) | 映像信号用巡回形ノイズリダクション回路 | |
| JP3159774B2 (ja) | ディジタル・アッテネータ | |
| JPH0372787A (ja) | ノイズ低減回路 | |
| JP3752874B2 (ja) | 画像縮小処理装置 | |
| JPH0350961A (ja) | ノイズ低減装置 | |
| KR100219705B1 (ko) | 잡음저감장치 | |
| JP2861042B2 (ja) | アパーチャ補正／雑音除去回路 | |
| JPH01194578A (ja) | ノイズ低減装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |