JPH0223030B2 - - Google Patents
Info
- Publication number
- JPH0223030B2 JPH0223030B2 JP57223053A JP22305382A JPH0223030B2 JP H0223030 B2 JPH0223030 B2 JP H0223030B2 JP 57223053 A JP57223053 A JP 57223053A JP 22305382 A JP22305382 A JP 22305382A JP H0223030 B2 JPH0223030 B2 JP H0223030B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- substrate
- sputtering
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明はスパツタリング法によつて酸化シリコ
ン（以下SiO2と略記する）膜を作成するための
製造方法に関するものである。
ン（以下SiO2と略記する）膜を作成するための
製造方法に関するものである。
＜従来技術＞
SiO2は、集積回路素子における多層配線の層
間絶縁膜として、或いは表面保護膜等として広く
利用されている。最近ではこれらのSiO2膜はス
パツタリング法によつて作成されることが多くな
つてきた。しかし従来から行われているスパツタ
リング法を適用して作成したSiO2膜は、熱酸化
SiO2に比べて膜密度が低く、また膜作成後の熱
処理で膜の内部応力が大きく変化するなど熱的安
定性に大きな問題があつた。
間絶縁膜として、或いは表面保護膜等として広く
利用されている。最近ではこれらのSiO2膜はス
パツタリング法によつて作成されることが多くな
つてきた。しかし従来から行われているスパツタ
リング法を適用して作成したSiO2膜は、熱酸化
SiO2に比べて膜密度が低く、また膜作成後の熱
処理で膜の内部応力が大きく変化するなど熱的安
定性に大きな問題があつた。
SiO2膜が上述のように表面保護膜や、１〜２
層程度の比較的少ない積層構造からなる多層配線
用の層間絶縁膜として利用している限りでは、上
記のような従来のスパツタリング法によつて作成
した膜でも利用することができる。しかし集積度
の飛躍的な向上のもとに開発が進められている積
層高密度集積回路素子においては、上記従来方法
によつて作成したSiO2膜では問題がある。
層程度の比較的少ない積層構造からなる多層配線
用の層間絶縁膜として利用している限りでは、上
記のような従来のスパツタリング法によつて作成
した膜でも利用することができる。しかし集積度
の飛躍的な向上のもとに開発が進められている積
層高密度集積回路素子においては、上記従来方法
によつて作成したSiO2膜では問題がある。
即ち第１図は従来から提案されている積層高密
度集積回路素子の断面図で、実際には更に多層に
積層されるが、図が複雑になるのを避けるため集
積回路デバイス１０，２０を２層に積層した例を
示す。シリコン基板１１に不純物拡散領域１２，
１２等を作成し、適宜配線１３によつて電気的接
続を施こした第１層目のデバイス１０上に、第２
デバイス２０を積層するが、両デバイス１０，２
０間にはデバイス間の電気的絶縁を図るために絶
縁膜３０を介挿する。回路を作成した第１層目デ
バイス１０上に絶縁膜３０を被着した後、第２層
目デバイス２０のためのポリシリコン膜２１を形
成し、該ポリシリコン膜２１内の一部の領域にレ
ーザー光を照射してレーザーアニールによつてポ
リシリコン膜を単結晶化する。単結晶化した領域
にＰ或いはＮ型の不純物を導入して回路素子を作
成し、第２層目デバイス２０を作成する。同様に
第２層目デバイス２０上にも絶縁膜を介して順次
集積回路デバイスを積層し、少なくとも５層以上
にデバイスを積層して非常に集積度の高い三次元
回路素子とする。
度集積回路素子の断面図で、実際には更に多層に
積層されるが、図が複雑になるのを避けるため集
積回路デバイス１０，２０を２層に積層した例を
示す。シリコン基板１１に不純物拡散領域１２，
１２等を作成し、適宜配線１３によつて電気的接
続を施こした第１層目のデバイス１０上に、第２
デバイス２０を積層するが、両デバイス１０，２
０間にはデバイス間の電気的絶縁を図るために絶
縁膜３０を介挿する。回路を作成した第１層目デ
バイス１０上に絶縁膜３０を被着した後、第２層
目デバイス２０のためのポリシリコン膜２１を形
成し、該ポリシリコン膜２１内の一部の領域にレ
ーザー光を照射してレーザーアニールによつてポ
リシリコン膜を単結晶化する。単結晶化した領域
にＰ或いはＮ型の不純物を導入して回路素子を作
成し、第２層目デバイス２０を作成する。同様に
第２層目デバイス２０上にも絶縁膜を介して順次
集積回路デバイスを積層し、少なくとも５層以上
にデバイスを積層して非常に集積度の高い三次元
回路素子とする。
上記積層高密度集積回路素子において、デバイ
ス間に介挿する絶縁膜はSiO2膜や窒化シリコン
膜が用いられるが、デバイス間の電気的絶縁を確
実に行うものでなければならず、また順次デバイ
スを積層してゆく過程で熱工程や熱処理に晒され
ることがしばしばあり、このような作業環境に晒
しても変形したりデバイス表面から剥離してはな
らない。しかし上述のような従来方法によつて作
成したSiO2膜は膜密度が低く、そのために電気
的絶縁性が充分ではなく、また薄膜中の内部応力
が熱処理中に変化してそのためにシリコン基板が
変形する等の不都合があつた。このような不都合
は膜作成後高温で長時間の熱処理を施こせば幾分
改善される。しかし集積回路素子によつては高
温・長時間の熱処理を加えることができない場合
がしばしばあり、SiO2膜を絶縁層とし利用し得
ないという問題点があつた。
ス間に介挿する絶縁膜はSiO2膜や窒化シリコン
膜が用いられるが、デバイス間の電気的絶縁を確
実に行うものでなければならず、また順次デバイ
スを積層してゆく過程で熱工程や熱処理に晒され
ることがしばしばあり、このような作業環境に晒
しても変形したりデバイス表面から剥離してはな
らない。しかし上述のような従来方法によつて作
成したSiO2膜は膜密度が低く、そのために電気
的絶縁性が充分ではなく、また薄膜中の内部応力
が熱処理中に変化してそのためにシリコン基板が
変形する等の不都合があつた。このような不都合
は膜作成後高温で長時間の熱処理を施こせば幾分
改善される。しかし集積回路素子によつては高
温・長時間の熱処理を加えることができない場合
がしばしばあり、SiO2膜を絶縁層とし利用し得
ないという問題点があつた。
＜発明の目的＞
本発明は上記従来の製造方法によつて作成した
SiO2膜の問題点に鑑みてなされたもので、膜密
度の高い状態を維持しながら、たとえ熱処理を施
こしたとしても内部応力がほとんど変化しない熱
的に安定なSiO2膜をスパツタリング法で得るこ
とができる製造方法を提供することである。
SiO2膜の問題点に鑑みてなされたもので、膜密
度の高い状態を維持しながら、たとえ熱処理を施
こしたとしても内部応力がほとんど変化しない熱
的に安定なSiO2膜をスパツタリング法で得るこ
とができる製造方法を提供することである。
＜実施例＞
マグネトロンスパツタリング装置の反応槽に設
けられた相対向する電極の一方に被スパツタ材料
をセツトし、他方の電極に、SiO2膜を被着すべ
き集積回路デバイス基板をセツトする。集積回路
デバイスをセツトした電極側は加熱手段を備え、
スパツタリング中の基板を所定温度に保持する。
各電極に材料をセツトした後反応槽内に所定の不
活性ガスを導入し、電極間に電源を供給する。ス
パツタリング装置の稼動によつて高周波電圧が電
極間に印加され、被スパツタ材料から飛び出した
SiO2膜作成のための分子或いは原子が基板表面
に堆積し、SiO2薄膜を作成する。スパツタリン
グによつて作成したSiO2膜は内部応力の安定化
を図るために熱処理する。
けられた相対向する電極の一方に被スパツタ材料
をセツトし、他方の電極に、SiO2膜を被着すべ
き集積回路デバイス基板をセツトする。集積回路
デバイスをセツトした電極側は加熱手段を備え、
スパツタリング中の基板を所定温度に保持する。
各電極に材料をセツトした後反応槽内に所定の不
活性ガスを導入し、電極間に電源を供給する。ス
パツタリング装置の稼動によつて高周波電圧が電
極間に印加され、被スパツタ材料から飛び出した
SiO2膜作成のための分子或いは原子が基板表面
に堆積し、SiO2薄膜を作成する。スパツタリン
グによつて作成したSiO2膜は内部応力の安定化
を図るために熱処理する。
第２図は上記マグネトロンスパツタリングによ
つて作成したSiO2膜の膜質と基板保持温度との
関係を示す図で、曲線Ａはスパツタリング後熱処
理をしていないSiO2膜、曲線Ｂはスパツタリン
グ後800℃で１時間熱処理したSiO2膜についての
測定結果である。膜質の評価はエツチング速度
（×103Å／分）で行ない、エツチング液は緩衝フ
ツ酸である。同図の曲線Ａ，Ｂから明らかなよう
に、基板加熱を行わないで室温でスパツタリング
したSiO2膜はエツチング速度が非常に大きく、
膜質を改善するべく800℃で１時間の熱処理を行
つても熱酸化で作成したSiO2膜が示すエツチン
グ速度（約1000Å／分）まで小さくはならない。
しかしスパツタリング中基板温度を350℃に保持
して作成したSiO2膜は、スパツタリング後熱処
理を行わなくてもエツチング速度が熱酸化SiO2
膜のエツチング速度とほぼ同程度である。これは
基板を加熱した状態でスパツタリングしたSiO2
膜は膜質が緻密になつていることを示す。また基
板温度を200℃に保つて作成したSiO2膜は800℃
で１時間の熱処理を行うとエツチング速度が熱酸
化SiO2膜のそれと同程度になる。即ち基板を加
熱保持した状態でスパツタリングすることより作
成したSiO2膜は、膜質が著しく緻密になつて電
気的には絶縁性がより高くなる。
つて作成したSiO2膜の膜質と基板保持温度との
関係を示す図で、曲線Ａはスパツタリング後熱処
理をしていないSiO2膜、曲線Ｂはスパツタリン
グ後800℃で１時間熱処理したSiO2膜についての
測定結果である。膜質の評価はエツチング速度
（×103Å／分）で行ない、エツチング液は緩衝フ
ツ酸である。同図の曲線Ａ，Ｂから明らかなよう
に、基板加熱を行わないで室温でスパツタリング
したSiO2膜はエツチング速度が非常に大きく、
膜質を改善するべく800℃で１時間の熱処理を行
つても熱酸化で作成したSiO2膜が示すエツチン
グ速度（約1000Å／分）まで小さくはならない。
しかしスパツタリング中基板温度を350℃に保持
して作成したSiO2膜は、スパツタリング後熱処
理を行わなくてもエツチング速度が熱酸化SiO2
膜のエツチング速度とほぼ同程度である。これは
基板を加熱した状態でスパツタリングしたSiO2
膜は膜質が緻密になつていることを示す。また基
板温度を200℃に保つて作成したSiO2膜は800℃
で１時間の熱処理を行うとエツチング速度が熱酸
化SiO2膜のそれと同程度になる。即ち基板を加
熱保持した状態でスパツタリングすることより作
成したSiO2膜は、膜質が著しく緻密になつて電
気的には絶縁性がより高くなる。
上記緻密な膜質をもつたSiO2膜は続いて行わ
れる熱処理で内部応力の安定化が図られる。
れる熱処理で内部応力の安定化が図られる。
第３図は各熱処理温度における経過時間と内部
応力との関係を示す図で、曲線ａは600℃、曲線
ｂは800℃、曲線ｃは900℃に熱処理温度を選んで
いる。いずれの処理温度においても、熱処理初期
約10分間で大きく変化し、その後ほとんど変化し
なくなる。即ち内部応力の安定化が図られたこと
になる。
応力との関係を示す図で、曲線ａは600℃、曲線
ｂは800℃、曲線ｃは900℃に熱処理温度を選んで
いる。いずれの処理温度においても、熱処理初期
約10分間で大きく変化し、その後ほとんど変化し
なくなる。即ち内部応力の安定化が図られたこと
になる。
上述の結果をもとにして、基板温度250℃で作
成したスパツタSiO2膜に800℃10分間の熱処理を
行つたところ、得られたSiO2膜はエツチング速
度が1000Å／分で、内部応力は2.6×109dyn／cm2
であつた。このSiO2膜を更に800℃で熱処理を続
けても、また800℃以下の温度で再度熱処理を行
つてもエツチング速度や内部応力の変化は見られ
ず、膜は緻密で且つ内部応力の安定した状態にあ
つた。
成したスパツタSiO2膜に800℃10分間の熱処理を
行つたところ、得られたSiO2膜はエツチング速
度が1000Å／分で、内部応力は2.6×109dyn／cm2
であつた。このSiO2膜を更に800℃で熱処理を続
けても、また800℃以下の温度で再度熱処理を行
つてもエツチング速度や内部応力の変化は見られ
ず、膜は緻密で且つ内部応力の安定した状態にあ
つた。
上記熱的に内部応力が安定した膜は、作業中の
熱処理によつて変形したり、基板に無理な力を及
ぼすことがないため、積層高密度集積回路素子の
デバイス間絶縁膜に適している。
熱処理によつて変形したり、基板に無理な力を及
ぼすことがないため、積層高密度集積回路素子の
デバイス間絶縁膜に適している。
尚スパツタリングは、マグネトロンスパツタリ
ング法に限らず、RFスパツタリング法にも本発
明を適用することができる。
ング法に限らず、RFスパツタリング法にも本発
明を適用することができる。
＜効果＞
本発明の如く、200℃以上の基板加熱を行つて
形成したスパツタリング膜に比較的短時間の熱処
理を施すことにより、膜密度が高い状態を維持し
ながら熱的に安定した酸化シリコン膜を得ること
ができるため、積層高密度集積回路素子におい
て、既に下層に形成した素子に悪影響を及ぼすこ
となく層間絶縁膜を形成することが可能となり、
延いては信頼性の高い積層高密度集積回路素子を
提供することが可能になる。
形成したスパツタリング膜に比較的短時間の熱処
理を施すことにより、膜密度が高い状態を維持し
ながら熱的に安定した酸化シリコン膜を得ること
ができるため、積層高密度集積回路素子におい
て、既に下層に形成した素子に悪影響を及ぼすこ
となく層間絶縁膜を形成することが可能となり、
延いては信頼性の高い積層高密度集積回路素子を
提供することが可能になる。
第１図は積層高密度集積素子の概略断面図、第
２図は本発明を説明するためのエツチング速度と
スパツタリング時の基板温度との関係を示す図、
第３図は本発明を説明するための膜の内部応力と
熱処理時間との関係を示す図である。
２図は本発明を説明するためのエツチング速度と
スパツタリング時の基板温度との関係を示す図、
第３図は本発明を説明するための膜の内部応力と
熱処理時間との関係を示す図である。
Claims (1)
- 【特許請求の範囲】 １ 複数層にわたつて基板上に積層される集積回
路素子のデバイス間に層間絶縁膜として酸化シリ
コン膜を製造する方法であつて、 基板保持温度を200℃以上に設定し、基板上に
スパツタリング法にて酸化シリコン膜を堆積する
工程と、 前記酸化シリコン膜に600〜900℃の温度で20分
以内の熱処理を行う工程と、 からなり、 以後の熱処理に対して内部応力がほとんど変化
しない安定な薄膜を作成することを特徴とする酸
化シリコン膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223053A JPS59114828A (ja) | 1982-12-21 | 1982-12-21 | 酸化シリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223053A JPS59114828A (ja) | 1982-12-21 | 1982-12-21 | 酸化シリコン膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114828A JPS59114828A (ja) | 1984-07-03 |
| JPH0223030B2 true JPH0223030B2 (ja) | 1990-05-22 |
Family
ID=16792093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223053A Granted JPS59114828A (ja) | 1982-12-21 | 1982-12-21 | 酸化シリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114828A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0763062B2 (ja) * | 1985-04-12 | 1995-07-05 | 日本インタ−株式会社 | 半導体装置の製造方法 |
-
1982
- 1982-12-21 JP JP57223053A patent/JPS59114828A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114828A (ja) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3412470B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0563205A (ja) | 半導体装置 | |
| JPS59169121A (ja) | 半導体デバイスの製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH0456453B2 (ja) | ||
| JPH10200069A (ja) | 薄膜キャパシタ | |
| JPS59114829A (ja) | 窒化シリコン膜の製造方法 | |
| JPH0223030B2 (ja) | ||
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH06107491A (ja) | 結晶性薄膜製造方法 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPS6367334B2 (ja) | ||
| JPH029449B2 (ja) | ||
| JPS6211781B2 (ja) | ||
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| JPH07166323A (ja) | β−ＦｅＳｉ２ 薄膜の製造方法及びβ−ＦｅＳｉ２ 薄膜を有する装置 | |
| JPH0528501B2 (ja) | ||
| JPS62286282A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0621064A (ja) | 半導体装置の製造方法 | |
| JP3244336B2 (ja) | 強誘電体素子 |