JPH02230747A - Charge-coupled device and driving method therefor - Google Patents

Charge-coupled device and driving method therefor

Info

Publication number
JPH02230747A
JPH02230747A JP5157789A JP5157789A JPH02230747A JP H02230747 A JPH02230747 A JP H02230747A JP 5157789 A JP5157789 A JP 5157789A JP 5157789 A JP5157789 A JP 5157789A JP H02230747 A JPH02230747 A JP H02230747A
Authority
JP
Japan
Prior art keywords
potential
diffusion layer
reset
floating diffusion
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5157789A
Other languages
Japanese (ja)
Inventor
Hiroaki Ito
宏明 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5157789A priority Critical patent/JPH02230747A/en
Publication of JPH02230747A publication Critical patent/JPH02230747A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE:To obtain a good output waveform by a method wherein a capacitor is inserted in the signal route of an amplifier provided on the rear step of a floating diffused layer and the potential on the side of the output terminal of this capacitor is reset in a reference potential. CONSTITUTION:A capacitor 23 is connected between an output terminal of a first source follower circuit and an input terminal of a second source follower circuit. Moreover, a drain is connected to a reference potential VCC at the connection point of the capacitor 23 with the second source follower circuit and a source of a MOS transistor 23, to which a second reset pulse phiR2 is applied, is connected to a gate. In case the amount of a signal charge is a large quantity or in case the signal charge is transferred at high speed, the potential of the input terminal of the second source follower circuit is reset in the reference potential every constant period even if the potential of a floating diffused layer can be reset only incompletely. Thereby, the output waveform of an output terminal VOUT becomes a good one.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、電荷結合装置に関し、特に、低電圧電源にお
ける動作において、浮遊拡散層のリセットが不完全な場
合にも良好な出力を得るための回路を有する電荷結合装
置およびその駆動方法に関する. [従来の技術] 従来、低電圧電源においても動作可能な出力機構を有す
る電荷結合装置としては、第5図(a)に示すものが知
られている.同図において、P型半導体基板1上には、
N型の転送チャネルら、浮遊拡散層3、ト、ランスファ
領域5aおよびドレイン拡散層4が形成されており、半
導体基板上には絶縁膜2を介してゲート電極10〜17
が形成されている。また、転送チャネル5およびトラン
スファ領域5a内にはポテンシャル障壁を形成するため
のP型拡散層6〜9が形成されている。そして、浮遊拡
散層3には、MOSトランジスタ18〜21から構成さ
れる2段のソースフ才ロア回路が接続されている. 次に、第5図(b)〜(d)および第6図(a)を参照
して、第5図(a)に示した装置の動作について説明す
る.第5図(b)、(c)、(d)は、それぞれ、第6
図(a)に示した1,、12、t3のタイミングでの第
5図(a)の断面におけるポテンシャル図である. 第5図(b)に示す様に、1=1,において、転送パル
スφ1がローレベル、転送バルスφ2がハイレベル、第
1のリセットパルスφR1がローレベルとなって、ゲー
ト電極13下のポテンシャル井戸中に蓄積されていた信
号電荷Qは、直流電圧V00が印加されている出力ゲー
ト電極14下を通って浮遊拡散層3内に転送される。こ
こで、信号電荷Qは、浮遊拡散層3の浮遊容量cpoに
より電圧信号V 51Gに変換され、直流電源VDDお
よび接地電位間に接続されたMOSトランジスタ18〜
21からなるソースフォロア回路によりインピーダンス
変換されて出力端子■。LITより取り出される. t−t2において、φlがハイレベル、φ2がローレベ
ル、φRlがハイレベルとなり、浮遊拡散層3中の信号
電荷Qは、ゲート電極15下を通ってゲート電極16下
に形成されたポテンシャル井戸中に転送される.このと
き、浮遊拡散層3中の電位は、ゲート電極15下の電位
にリセットされる. さらに、1=1,において、φR1はローレベルとなり
、ゲート電極16下のポテンシャル井戸中に蓄積されて
いた信号電荷Qは、直流電圧VRが印加されているゲー
ト電極17下を通って直流のリセットドレイン電圧■R
Dが印加されているドレイン拡散層4に排出される. このように、従来例では、埋込みチャネルにおいてはゲ
ート電圧よりも深い内部ポテンシャルが形成されている
ことを利用して、リセットパルスφ、、の電位よりも深
いポテンシャルに浮遊拡散層をリセットすることにより
、リセットドレイン電圧VRDが低い場合にも大きなダ
イナミックレンジを得ることができる. [発明が解決しようとする問題点] 上述した従来の電荷転送装置では、浮遊拡散層3の電位
をリセットする際には、浮遊拡散層3は空乏化していな
いので、電荷の転送がバケットブリゲード・デバイス・
モードとなり、信号電荷が多量の場合または転送が高速
の場合には完全にリセットできずに、第5図(d)に示
すように、電荷の一部△Qが残ってしまう。この場合、
この残留電荷量△Qに対応する電位△VSIGだけ、浮
遊拡散層3の電位が小さくなり、第6図(b)のように
、正規のリセットレベルより△■sIoだけ低くなる。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a charge-coupled device, and particularly to a charge-coupled device for obtaining a good output even when the floating diffusion layer is incompletely reset, especially when operating on a low-voltage power supply. This invention relates to a charge-coupled device having a circuit and a method for driving the same. [Prior Art] Conventionally, a charge coupled device shown in FIG. 5(a) is known as a charge coupled device having an output mechanism that can operate even with a low voltage power source. In the same figure, on the P-type semiconductor substrate 1,
An N-type transfer channel, a floating diffusion layer 3, a transfer region 5a, and a drain diffusion layer 4 are formed on the semiconductor substrate, and gate electrodes 10 to 17 are formed on the semiconductor substrate via an insulating film 2.
is formed. Further, P-type diffusion layers 6 to 9 are formed in the transfer channel 5 and the transfer region 5a to form a potential barrier. A two-stage source-flow lower circuit composed of MOS transistors 18 to 21 is connected to the floating diffusion layer 3. Next, the operation of the apparatus shown in FIG. 5(a) will be explained with reference to FIGS. 5(b) to 5(d) and FIG. 6(a). Figures 5(b), (c), and (d) show the sixth
FIG. 5 is a potential diagram in the cross section of FIG. 5(a) at timings 1, 12, and t3 shown in FIG. 5(a). As shown in FIG. 5(b), when 1=1, the transfer pulse φ1 is at a low level, the transfer pulse φ2 is at a high level, and the first reset pulse φR1 is at a low level, so that the potential under the gate electrode 13 is The signal charge Q accumulated in the well is transferred into the floating diffusion layer 3 through under the output gate electrode 14 to which the DC voltage V00 is applied. Here, the signal charge Q is converted into a voltage signal V 51G by the floating capacitance cpo of the floating diffusion layer 3, and is converted into a voltage signal V 51G by the MOS transistors 18 to 51G connected between the DC power supply VDD and the ground potential.
The impedance is converted by the source follower circuit consisting of 21 and output terminal ■. Retrieved from LIT. At t-t2, φl is at a high level, φ2 is at a low level, and φRl is at a high level, and the signal charge Q in the floating diffusion layer 3 passes under the gate electrode 15 into the potential well formed under the gate electrode 16. will be forwarded to. At this time, the potential in the floating diffusion layer 3 is reset to the potential below the gate electrode 15. Furthermore, when 1=1, φR1 becomes a low level, and the signal charge Q accumulated in the potential well under the gate electrode 16 passes under the gate electrode 17 to which the DC voltage VR is applied, and resets the DC voltage. Drain voltage ■R
It is discharged to the drain diffusion layer 4 to which D is applied. In this way, in the conventional example, the floating diffusion layer is reset to a potential deeper than the potential of the reset pulse φ, by taking advantage of the fact that an internal potential deeper than the gate voltage is formed in the buried channel. , a large dynamic range can be obtained even when the reset drain voltage VRD is low. [Problems to be Solved by the Invention] In the above-described conventional charge transfer device, when resetting the potential of the floating diffusion layer 3, the floating diffusion layer 3 is not depleted, so the charge transfer is performed by the bucket brigade. device·
mode, and when the signal charge is large or the transfer is high speed, it cannot be completely reset, and a portion of the charge ΔQ remains as shown in FIG. 5(d). in this case,
The potential of the floating diffusion layer 3 is reduced by the potential ΔVSIG corresponding to the residual charge amount ΔQ, and becomes lower than the normal reset level by Δ■sIo, as shown in FIG. 6(b).

そのため、その後に浮遊拡散層3が信号電荷を受けたと
きには、本来出力すべき電圧値よりΔVSIaだけ低い
ものとなるので、第7図(a)に示す電荷が浮遊拡散層
3に転送されたときには、出力端子voutの出力電圧
は、第7図(b)に示すものとなる。この出力電圧をサ
ンプルホールド回路を用いて処理すると、第7図(C)
に示す波形が得られるが、これは、本来出力すべき波形
〔第3図(c)参照〕からずれたものとなっている。
Therefore, when the floating diffusion layer 3 subsequently receives a signal charge, the voltage value will be lower by ΔVSIa than the voltage value that should originally be output, so when the charge shown in FIG. 7(a) is transferred to the floating diffusion layer 3, , the output voltage of the output terminal vout is as shown in FIG. 7(b). When this output voltage is processed using a sample and hold circuit, the result is shown in Figure 7 (C).
A waveform shown in is obtained, but this waveform is deviated from the waveform that should originally be output (see FIG. 3(c)).

[問題点を解決するための手段] 本発明の電荷結合装置は、電荷転送領域と、該電荷転送
領域上に設けられた転送電極と、前記電荷転送領域の最
終段に設けられた浮遊拡散層と、該浮遊拡散層の電位を
一定周期毎にリセットするなめのリセット機構と、前記
浮遊拡散層に接続され出力端子を有する増幅回路とを具
備するものであって、前記増幅回路には前記浮遊拡散層
側に第1の端子が接続され前記出力端子側に第2の端子
が接続されたキャパシタが挿入されており、該キャパシ
タの第2の端子には該端子を一定周期毎に一定の電位に
リセットするためのリセット回路が接続されている。
[Means for Solving the Problems] The charge-coupled device of the present invention includes a charge transfer region, a transfer electrode provided on the charge transfer region, and a floating diffusion layer provided at the final stage of the charge transfer region. , a rectangular reset mechanism for resetting the potential of the floating diffusion layer at regular intervals, and an amplifier circuit connected to the floating diffusion layer and having an output terminal, the amplifier circuit including the floating diffusion layer. A capacitor having a first terminal connected to the diffusion layer side and a second terminal connected to the output terminal side is inserted, and the second terminal of the capacitor is connected to a constant potential at a constant period. A reset circuit is connected to reset the

また、その駆動方法は、前記リセット回路による前記キ
ャパシタの第2の端子の電位のリセットは、前記浮遊拡
散層の電位が前記リセット機構によってリセットされた
後で前記浮遊拡散層に次の信号電荷が前記電荷転送領域
から転送される前になされるものである。
Further, in the driving method, the resetting of the potential of the second terminal of the capacitor by the reset circuit is such that after the potential of the floating diffusion layer is reset by the reset mechanism, the next signal charge is applied to the floating diffusion layer. This is done before the charge is transferred from the charge transfer region.

[実施例] 次に、本発明の実施例について、図面を参照して説明す
る. 第1図は、本発明の一実施例を示す断面図および回路図
であるが、第5図(a)に示す従来例と同一の部分につ
いては同一の参照番号が付されているので重複する説明
は省略する。本実施例の従来例と異なる点は、第1のソ
ースフォロア回路の出力端子と第2のソースフォロア回
路の入力端子との間にキャパシタ23が接続され、また
キャパシタ23と第2のソースフォロア回路との接続点
には、トレインが規準電位V。0に接続され、ゲートに
第2のリセットパルスφa2が印加されるMOSトラン
ジスタ23のソースが接続されている点である。
[Example] Next, an example of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view and a circuit diagram showing one embodiment of the present invention, and the same parts as in the conventional example shown in FIG. Explanation will be omitted. The difference between this embodiment and the conventional example is that a capacitor 23 is connected between the output terminal of the first source follower circuit and the input terminal of the second source follower circuit; At the connection point with V, the train is at the reference potential V. 0 and the source of the MOS transistor 23 to which the second reset pulse φa2 is applied is connected.

次に、第2図および第3図を参照して、本実施例装置の
動作について説明する。この装置に第2図(a>に示す
転送パルスφ1,φ2および第1のリセットパルスφ8
,を印加した際の時刻1,t2、t3におけるポテンシ
ャル状態は第5図(b)〜(C)に示した従来例のそれ
と同様であるので、図示および説明は省略するが、本実
施例においては、時刻t2において、MOSトランジス
タ22のゲート電極に第2のリセットバルスφR2?印
加されるので、キャパシタ23の電位は規準電位VCC
にリセットされ、その結果、出力端子VOUTの出力電
圧は、このときに第2図(b)に示すように、規準レベ
ルに復帰することができる。
Next, the operation of the apparatus of this embodiment will be explained with reference to FIGS. 2 and 3. In this device, the transfer pulses φ1, φ2 and the first reset pulse φ8 shown in FIG.
The potential states at times 1, t2, and t3 when , are applied are the same as those of the conventional example shown in FIGS. At time t2, a second reset pulse φR2? is applied to the gate electrode of the MOS transistor 22. Therefore, the potential of the capacitor 23 is equal to the reference potential VCC.
As a result, the output voltage at the output terminal VOUT can return to the standard level as shown in FIG. 2(b).

このようなタイミングで、第2のリセットパルスφ8■
をハイレベルとすることにより、各部の出力波形図は、
第3図<a)〜(c)に示すものとなる。すなわち、第
1のソースフ才ロア回路の入力端子VINにおける入力
波形は,第3図(a)に示すものであるが、一定周期毎
に第2のソースフ才ロア回路の入力端子の電位が規準電
位にリセットされるので、出力端子vOUTの出力波形
は、第3図(b)に示すものとなり、この出力をサンプ
ルホールド回路を通すと第3図(c)に示す波形の信号
が得られる。
At this timing, the second reset pulse φ8■
By setting to high level, the output waveform diagram of each part is as follows.
The results are as shown in FIGS. 3(a) to (c). That is, the input waveform at the input terminal VIN of the first source-flat lower circuit is shown in FIG. Therefore, the output waveform of the output terminal vOUT becomes as shown in FIG. 3(b), and when this output is passed through a sample and hold circuit, a signal having the waveform as shown in FIG. 3(c) is obtained.

以上説明したように、本実施例においては、低電源電圧
で動作可能な電荷結合装置において、信号電荷量が多量
の場合あるいは高速で転送する場合に、浮遊拡散層の電
位を不完全にしかりセットできなくても、浮遊拡散層の
後段に設けられた増幅器の信号経路にキャパシタを挿入
し、このキャパシタの出力端子側の電位を規準電位にリ
セットすることにより良好な出力波形を取り出すことが
できる。
As explained above, in this embodiment, in a charge-coupled device that can operate at a low power supply voltage, when a large amount of signal charge is transferred or when transferring at high speed, the potential of the floating diffusion layer is set in an incomplete manner. Even if this is not possible, a good output waveform can be obtained by inserting a capacitor in the signal path of the amplifier provided after the floating diffusion layer and resetting the potential on the output terminal side of this capacitor to the reference potential.

次に、第4図(a)、(b)を参照して、本発明の他の
実施例について説明する。第4図(a)は、この実施例
における駆動パルスのパルス波形を示すタイムチャート
であり、第4図(b)は、この駆動パルスを用いて駆動
した際の出力波形図である。
Next, another embodiment of the present invention will be described with reference to FIGS. 4(a) and 4(b). FIG. 4(a) is a time chart showing the pulse waveform of the driving pulse in this embodiment, and FIG. 4(b) is an output waveform diagram when driving using this driving pulse.

この実施例では、第1のリセットパルスφR1がローレ
ベルとなった後、第2のリセットパルスφR2をハイレ
ベルとしている。このようにすれば、残留電荷△Qによ
る信号成分△V!JIGを補償できるほか、φRlがロ
ーレベルになる際の分配雑音の成分を除くことができる
In this embodiment, after the first reset pulse φR1 becomes low level, the second reset pulse φR2 is set to high level. In this way, the signal component △V! due to the residual charge △Q! In addition to being able to compensate for JIG, it is also possible to remove the distribution noise component when φRl becomes low level.

[発明の効果〕 以上説明したように、本発明は、浮遊拡散層を用いた出
力a楕を有し、低電源電圧で動作可能な電荷転送装置に
おいて、浮遊拡散層の後段に設けられな増幅器の信号経
路にキャパシタを挿入し、このキャパシタの出力側の端
子にリセット回路を接続したものであるので、また、こ
のキャパシタの出力側の端子の電位を、浮遊拡散層の電
位をリセットした後でこの拡散層に次の信号電荷が転送
されてくる前に、規準電位にリセットするものであるの
で、本発明によれば、信号電荷量が多量である場合ある
いは駆動速度が高速である場合に、浮遊拡散層の電位を
完全にはリセットできなくとも正確な信号波形を得るこ
とができる。
[Effects of the Invention] As explained above, the present invention provides a charge transfer device having an output a-shaped using a floating diffusion layer and capable of operating at a low power supply voltage, in which an amplifier that is not provided after the floating diffusion layer is used. A capacitor is inserted in the signal path of , and a reset circuit is connected to the output terminal of this capacitor, so the potential of the output terminal of this capacitor can be changed after resetting the potential of the floating diffusion layer. Before the next signal charge is transferred to this diffusion layer, it is reset to the reference potential, so according to the present invention, when the amount of signal charge is large or when the driving speed is high, Even if the potential of the floating diffusion layer cannot be completely reset, an accurate signal waveform can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例を示す断面図および回路図
、第2図(a)、(b)は、それぞれ、第1図の装置に
対する駆動パルス波形図とその出力波形図、第3図(a
冫〜(c)は、第1図の装置の動作説明図、第4図(a
)、(b)は、それぞれ、本発明の他の実施例を示す駆
動パルス波形図とその駆動パルスを用いた場合の出力波
形図、第5図(a)は、従来例の断面図および回路図、
第5図(b)〜(d)は、第5図(a)に示した断面に
おけるポテンシャル図、第6図(a)、(b)は、それ
ぞれ、第5図(a)に示す装置に対する駆動パルス波形
図とその出力波形図、第7図(a)〜(C)は、従来例
の動作説明図である。 1・・・P型半導体基板、 2・・・絶縁膜、 3・・
・浮遊拡散層、 4・・・ドレイン拡散層、 5・・・
転送チャネル、 5a・・・トランスファ領域、 6〜
9・・・P型拡散層、  10〜17・・・ゲート電極
、 18〜22・・・MoSトランジスタ、 23・・
・キャパシタ.
FIG. 1 is a sectional view and a circuit diagram showing an embodiment of the present invention, and FIGS. Figure 3 (a
冫~(c) is an explanatory diagram of the operation of the device in FIG. 1, FIG. 4(a)
) and (b) are drive pulse waveform diagrams showing other embodiments of the present invention and output waveform diagrams when the drive pulses are used, respectively, and FIG. 5(a) is a cross-sectional diagram and circuit diagram of the conventional example. figure,
Figures 5(b) to (d) are potential diagrams for the cross section shown in Figure 5(a), and Figures 6(a) and (b) are respectively for the device shown in Figure 5(a). The drive pulse waveform diagram and its output waveform diagram, FIGS. 7(a) to (C), are explanatory diagrams of the operation of the conventional example. 1... P-type semiconductor substrate, 2... Insulating film, 3...
・Floating diffusion layer, 4...Drain diffusion layer, 5...
Transfer channel, 5a...Transfer area, 6~
9...P-type diffusion layer, 10-17...gate electrode, 18-22...MoS transistor, 23...
・Capacitor.

Claims (2)

【特許請求の範囲】[Claims] (1)電荷転送領域と、該電荷転送領域上に設けられた
転送電極と、前記電荷転送領域の最終段に設けられた浮
遊拡散層と、該浮遊拡散層の電位を一定周期毎にリセッ
トするためのリセット機構と、前記浮遊拡散層に接続さ
れ出力端子を有する増幅回路とを具備する電荷結合装置
において、前記増幅回路には前記浮遊拡散層側に第1の
端子が接続され前記出力端子側に第2の端子が接続され
たキャパシタが挿入されており該キャパシタの第2の端
子には該端子を一定周期毎に一定の電位にリセットする
ためのリセット回路が接続されていることを特徴とする
電荷結合装置。
(1) A charge transfer region, a transfer electrode provided on the charge transfer region, a floating diffusion layer provided at the final stage of the charge transfer region, and the potential of the floating diffusion layer are reset at regular intervals. and an amplifier circuit connected to the floating diffusion layer and having an output terminal, the amplifier circuit has a first terminal connected to the floating diffusion layer side and the output terminal side A capacitor having a second terminal connected to the capacitor is inserted, and a reset circuit for resetting the terminal to a constant potential at regular intervals is connected to the second terminal of the capacitor. charge-coupled device.
(2)電荷転送領域と、該電荷転送領域上に設けられた
転送電極と、前記電荷転送領域の最終段に設けられた浮
遊拡散層と、該浮遊拡散層の電位を一定周期毎にリセッ
トするためのリセット機構と、前記浮遊拡散層に接続さ
れ出力端子を有する増幅回路と、第1の端子が前記浮遊
拡散層側にそして第2の端子が前記出力端子側に接続さ
れて前記増幅器に設けられたキャパシタと、該キャパシ
タの第2の端子に接続され該端子を一定周期毎に一定電
位にリセットするリセット回路とを具備する電荷結合装
置の駆動方法であって、前記リセット回路による前記キ
ャパシタの第2の端子の電位のリセットは、前記浮遊拡
散層の電位が前記リセット機構によってリセットされた
後で前記浮遊拡散層に次の信号電荷が前記電荷転送領域
から転送される前になされることを特徴とする電荷結合
装置の駆動方法。
(2) A charge transfer region, a transfer electrode provided on the charge transfer region, a floating diffusion layer provided at the final stage of the charge transfer region, and resetting the potential of the floating diffusion layer at regular intervals. an amplifier circuit connected to the floating diffusion layer and having an output terminal; a first terminal connected to the floating diffusion layer side and a second terminal connected to the output terminal side; A method for driving a charge-coupled device comprising: a second terminal of the capacitor; and a reset circuit connected to a second terminal of the capacitor and resetting the terminal to a constant potential at regular intervals, The potential of the second terminal is reset after the potential of the floating diffusion layer is reset by the reset mechanism and before the next signal charge is transferred from the charge transfer region to the floating diffusion layer. A method for driving a charge-coupled device characterized by:
JP5157789A 1989-03-03 1989-03-03 Charge-coupled device and driving method therefor Pending JPH02230747A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5157789A JPH02230747A (en) 1989-03-03 1989-03-03 Charge-coupled device and driving method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5157789A JPH02230747A (en) 1989-03-03 1989-03-03 Charge-coupled device and driving method therefor

Publications (1)

Publication Number Publication Date
JPH02230747A true JPH02230747A (en) 1990-09-13

Family

ID=12890799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5157789A Pending JPH02230747A (en) 1989-03-03 1989-03-03 Charge-coupled device and driving method therefor

Country Status (1)

Country Link
JP (1) JPH02230747A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338524A (en) * 1993-03-31 1994-12-06 Toshiba Corp Charge transfer device
JPH07273314A (en) * 1993-01-14 1995-10-20 Samsung Electron Co Ltd Charge transfer device and switching element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273314A (en) * 1993-01-14 1995-10-20 Samsung Electron Co Ltd Charge transfer device and switching element
JPH06338524A (en) * 1993-03-31 1994-12-06 Toshiba Corp Charge transfer device

Similar Documents

Publication Publication Date Title
JPS6255349B2 (en)
JPH084136B2 (en) Charge transfer device
US6518607B2 (en) Low feed through-high dynamic range charge detection using transistor punch through reset
KR910007841B1 (en) Charge transfer device
JPS6233751B2 (en)
US4998265A (en) Method of driving a charge detection circuit
JPH02230747A (en) Charge-coupled device and driving method therefor
EP0280097A2 (en) Charge transfer device with booster circuit
JPH07106553A (en) Solid state image pickup element
JP2950387B2 (en) Charge coupled device
JP2963572B2 (en) Charge-coupled device
US5172399A (en) Semiconductor charge transfer device including charge quantity detection
GB2222909A (en) Solid state imaging device
US4890307A (en) Input circuit of charge transfer device
US6191440B1 (en) Charge transfer device with improved charge detection sensitivity
JPS6138624B2 (en)
JP2870046B2 (en) Charge-coupled device
JP2768736B2 (en) Charge transfer device
JPH0722611A (en) Charge transfer device
JP2652258B2 (en) CCD output circuit
JPH02272742A (en) Charge transfer device
JPH0518290B2 (en)
JP2744378B2 (en) Driving method of charge-coupled device
JPH04369187A (en) Ccd solid-state image pickup element
JP2965568B2 (en) Charge detection device