JPH02234274A - パイプライン制御論理の自動生成方法及び制御論理 - Google Patents
パイプライン制御論理の自動生成方法及び制御論理Info
- Publication number
- JPH02234274A JPH02234274A JP1053802A JP5380289A JPH02234274A JP H02234274 A JPH02234274 A JP H02234274A JP 1053802 A JP1053802 A JP 1053802A JP 5380289 A JP5380289 A JP 5380289A JP H02234274 A JPH02234274 A JP H02234274A
- Authority
- JP
- Japan
- Prior art keywords
- register
- logic
- file
- template
- control logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパイプライン制御計算機の論理の自動生成方法
に関する。
に関する。
超大型計算機や論理VLSIの論理規模増大に伴い論理
設計を自動化する手段の提案が種々なされている。設計
の初期段階の論理仕様記述から、プール式レベルの論理
を自動的に生成する方法としては特開昭60−1670
60号、特開昭60−204078号等がある。特に近
年ではパイプライン制御方式の設計が計算機を高性能化
する手段として広く用いられ始めており、パイプライン
計算機の論理設計の自動化が重要と成ってきている. 従来では設計の初期段階の論理仕様記述からパイプライ
ン制御方式の制御系論理回路を自動的に設計する方法は
、特開昭61−128374号、特開昭61−2316
0号、特開昭63−24362号に記載されている。こ
れはリソース競・合が発生した場合に、競合によりデー
タが失われることの無いようにデータの転送を制御する
制御論理を生成する方法である。リソース競合とは多段
に接続されたレジスタ群において、並列に転送されたデ
ータがデータ待ち要因の発生点やデータの合流点で衝突
する現象のことである。第2図のブロック図においてデ
ータが転送される様子を第4図のタイムチャーi・に示
し、これに従いリソース競合が発生する様子を示す。
設計を自動化する手段の提案が種々なされている。設計
の初期段階の論理仕様記述から、プール式レベルの論理
を自動的に生成する方法としては特開昭60−1670
60号、特開昭60−204078号等がある。特に近
年ではパイプライン制御方式の設計が計算機を高性能化
する手段として広く用いられ始めており、パイプライン
計算機の論理設計の自動化が重要と成ってきている. 従来では設計の初期段階の論理仕様記述からパイプライ
ン制御方式の制御系論理回路を自動的に設計する方法は
、特開昭61−128374号、特開昭61−2316
0号、特開昭63−24362号に記載されている。こ
れはリソース競・合が発生した場合に、競合によりデー
タが失われることの無いようにデータの転送を制御する
制御論理を生成する方法である。リソース競合とは多段
に接続されたレジスタ群において、並列に転送されたデ
ータがデータ待ち要因の発生点やデータの合流点で衝突
する現象のことである。第2図のブロック図においてデ
ータが転送される様子を第4図のタイムチャーi・に示
し、これに従いリソース競合が発生する様子を示す。
430はレジスタBでデータD1がメモリ参照のための
時間待ちをしている状態を示し,420はデータD1の
時間待ちの間に後述するデータD2がレジスタAからレ
ジスタBに転送できる状態となったことを示している。
時間待ちをしている状態を示し,420はデータD1の
時間待ちの間に後述するデータD2がレジスタAからレ
ジスタBに転送できる状態となったことを示している。
この場合にレジスタBにおいてリソース競合440が発
生する。
生する。
450はメモリから読みだしたデータであり、460は
450と並列にレジスタCにデータD3が存在する場合
を示す、このとき転送先のレジスタDにおいてリソース
競合470が発生する。
450と並列にレジスタCにデータD3が存在する場合
を示す、このとき転送先のレジスタDにおいてリソース
競合470が発生する。
リソース競合が発生した場合には、データの衝突により
データが失われることを防ぐ制御が必要である。例えば
第5図520に示したように、L/ジスタBでのデータ
D1の処理が終了するまでD2をレジスタAで保持する
ための制御である。
データが失われることを防ぐ制御が必要である。例えば
第5図520に示したように、L/ジスタBでのデータ
D1の処理が終了するまでD2をレジスタAで保持する
ための制御である。
従来技術はデータ系論理の構造に基づいて、データの合
流点又はデー待ち要因の発生点でリソース競合が発生す
ることを認識する。例えば第2図に示したデータ系論理
の構造では、メモリMの前段のレジスタB(230)は
セレクタの前段のレジスタC (250)についてリソ
ース競合が発生することが認識される。さらにレジスタ
Cに対してもレジスタBで発生したリソース競合が波及
する可能性もある.そしてリソース競合が発生すること
がiLIItされたレジスタに対し、必要なデータ保持
制御を行なう制御系論理回路の自動生成を行う. 〔発明が解決しようとする課題〕 上記従来技術ではデータ系論理の構造にのみ基づいてリ
ソース競合の発生箇所を自動認識していた。この方法に
よるとデータの合流点と待ち要因の発生点の全てにおい
て、リソース競合が発生する可能性があると認識される
。しかし実際にリソース競合が発生するデータの合流点
と待ち要因の発生点のうちの一部であり、しかもこの方
法ではリソース競合が前段のレジスタにどう波及するか
は判定できない。例えば第2図に示したブロック図にお
いてレジスタB (230)がデータ保持中は200の
入力ピンINOからのデータの入力を禁止してしまう仕
様であれば、レジスタA、レジスタBについてはリソー
ス競合は発生しないことになる。従って従来技術では実
際では発生しないリソース競合についてもその発生を認
識する場合があり、リソース競合の発生が認識された全
レジスタに対し、レジスタのデータ保持状態を示す論理
を生成しそれをもとにデータの転送を制御するので、人
手設計に比べ冗長な制御論理を生成するという問題があ
った6 本発明の目的は論理動作の仕様に基づいて、リソース競
合の発生する箇所を正確に認識することである。これに
よりレジスタのデータ保持状態を示す論理が必要な箇所
にのみ生成されるので、より効率の良い制御論理生成が
可能となる。
流点又はデー待ち要因の発生点でリソース競合が発生す
ることを認識する。例えば第2図に示したデータ系論理
の構造では、メモリMの前段のレジスタB(230)は
セレクタの前段のレジスタC (250)についてリソ
ース競合が発生することが認識される。さらにレジスタ
Cに対してもレジスタBで発生したリソース競合が波及
する可能性もある.そしてリソース競合が発生すること
がiLIItされたレジスタに対し、必要なデータ保持
制御を行なう制御系論理回路の自動生成を行う. 〔発明が解決しようとする課題〕 上記従来技術ではデータ系論理の構造にのみ基づいてリ
ソース競合の発生箇所を自動認識していた。この方法に
よるとデータの合流点と待ち要因の発生点の全てにおい
て、リソース競合が発生する可能性があると認識される
。しかし実際にリソース競合が発生するデータの合流点
と待ち要因の発生点のうちの一部であり、しかもこの方
法ではリソース競合が前段のレジスタにどう波及するか
は判定できない。例えば第2図に示したブロック図にお
いてレジスタB (230)がデータ保持中は200の
入力ピンINOからのデータの入力を禁止してしまう仕
様であれば、レジスタA、レジスタBについてはリソー
ス競合は発生しないことになる。従って従来技術では実
際では発生しないリソース競合についてもその発生を認
識する場合があり、リソース競合の発生が認識された全
レジスタに対し、レジスタのデータ保持状態を示す論理
を生成しそれをもとにデータの転送を制御するので、人
手設計に比べ冗長な制御論理を生成するという問題があ
った6 本発明の目的は論理動作の仕様に基づいて、リソース競
合の発生する箇所を正確に認識することである。これに
よりレジスタのデータ保持状態を示す論理が必要な箇所
にのみ生成されるので、より効率の良い制御論理生成が
可能となる。
上記目的は継続接続された複数のレジスタを含むパイプ
ライン論理回路に関する回路記述であって、該複数のレ
ジスタの一つ一つを指定し、該一つのレジスタが信号保
持状態にないときに概論理回路への新たに入力データの
取り込みを行なうことを指定する回路記述に応答して、
該指定された一つのレジスタに対する制御論理として、
該一つのレジスタの信号保持状態を示す第1の回路と、
該第1の回路の出力に応答して該一つのレジスタへの前
段のレジスタの出力の取り込みを指示する第2の回路を
生成し、該一つのレジスタの前段のレジスタに対する制
御論理として、該前段のレジスタの信号保持状態を示す
回路を生成しないで、該第1の回路の出力に応答して該
前段のレジスタへの入力の取り込みを指示する第3の回
路を生成することを特徴とする、パイプライン制御論理
の自動生業方法により達成される。
ライン論理回路に関する回路記述であって、該複数のレ
ジスタの一つ一つを指定し、該一つのレジスタが信号保
持状態にないときに概論理回路への新たに入力データの
取り込みを行なうことを指定する回路記述に応答して、
該指定された一つのレジスタに対する制御論理として、
該一つのレジスタの信号保持状態を示す第1の回路と、
該第1の回路の出力に応答して該一つのレジスタへの前
段のレジスタの出力の取り込みを指示する第2の回路を
生成し、該一つのレジスタの前段のレジスタに対する制
御論理として、該前段のレジスタの信号保持状態を示す
回路を生成しないで、該第1の回路の出力に応答して該
前段のレジスタへの入力の取り込みを指示する第3の回
路を生成することを特徴とする、パイプライン制御論理
の自動生業方法により達成される。
より具体的には、論理回路の構成要素を表す情報と信号
伝播動作の情報を格納する第1のファイルと、リソース
競合を解消するためにレジスタで信号を保持する動作を
第1のファイルと関連して示す情報として、レジスタの
信号保持条件と、レジスタの信号保持状態を格納する第
2のファイルと、レジスタの信号保持動作を制御するた
めの論理を構成する要素として、レジスタの信号格納可
能性を示す第1の論理テンプレートと、レジスタの信号
保持状態を示す第2の論理テンプレートと、レジスタの
信号保持時間を計測する第3の論理テンプレートと、レ
ジスタの信号保持解除条件の成立を示す第4の論理テン
プレートの4種の論理テンプレートを格納した第3のフ
ァイルを備え、以上3種のファイルを入力としレジスタ
の信号保持動作を制御する論理を生成する方法であって
、第2のファイルの登録内容に基づいて第1のファイル
に登録されたレジスタに対し第3のファイルの論理テン
プレートの割り当てを行い、第2のファイルの内容に基
づいて割り当てたテンプレートの要素数及び相互の結線
関係を定義することで制御論理を生成することである。
伝播動作の情報を格納する第1のファイルと、リソース
競合を解消するためにレジスタで信号を保持する動作を
第1のファイルと関連して示す情報として、レジスタの
信号保持条件と、レジスタの信号保持状態を格納する第
2のファイルと、レジスタの信号保持動作を制御するた
めの論理を構成する要素として、レジスタの信号格納可
能性を示す第1の論理テンプレートと、レジスタの信号
保持状態を示す第2の論理テンプレートと、レジスタの
信号保持時間を計測する第3の論理テンプレートと、レ
ジスタの信号保持解除条件の成立を示す第4の論理テン
プレートの4種の論理テンプレートを格納した第3のフ
ァイルを備え、以上3種のファイルを入力としレジスタ
の信号保持動作を制御する論理を生成する方法であって
、第2のファイルの登録内容に基づいて第1のファイル
に登録されたレジスタに対し第3のファイルの論理テン
プレートの割り当てを行い、第2のファイルの内容に基
づいて割り当てたテンプレートの要素数及び相互の結線
関係を定義することで制御論理を生成することである。
第2のファイルに登録されたレジスタの信号保持状態と
レジスタの信号保持条件を基に、データの合流点及び待
ち要因の発生点のうち実際にリソース競合が発生するレ
ジスタやリソース競合が波及するレジスタを明確に認識
する。さらに認識された箇所に対し第3のファイルの論
理テンプレートを割り当てることで論理生成を行うので
、リソース競合を解消するためのデータ保持制御論理の
冗長な生成は抑止される。
レジスタの信号保持条件を基に、データの合流点及び待
ち要因の発生点のうち実際にリソース競合が発生するレ
ジスタやリソース競合が波及するレジスタを明確に認識
する。さらに認識された箇所に対し第3のファイルの論
理テンプレートを割り当てることで論理生成を行うので
、リソース競合を解消するためのデータ保持制御論理の
冗長な生成は抑止される。
以下本発明の一実施例を図面を用いて詳細に説明する.
第1図は本発明の実施例である論理自動生成処理の構成
を表わす図である。600は自動生成する論理の仕様を
レジスタ・トランスファレベルの言語記述で表現した、
高位論理記述ファイルである.10oは高位論理記述フ
ァイル600を入力としてパイプライン制御計算機用の
論理回路を自動生成する論理自動生成処理である。14
00は論理自動生成処理100の結果、生成されたプー
ル式レベルの論理を格納する機能論理ファイルである。
を表わす図である。600は自動生成する論理の仕様を
レジスタ・トランスファレベルの言語記述で表現した、
高位論理記述ファイルである.10oは高位論理記述フ
ァイル600を入力としてパイプライン制御計算機用の
論理回路を自動生成する論理自動生成処理である。14
00は論理自動生成処理100の結果、生成されたプー
ル式レベルの論理を格納する機能論理ファイルである。
700は論理自動生成処理100の内部処理であり高位
論理記述ファイル600の内容をテーブル形式に変換す
る翻訳処理である。110と900は翻訳処理700に
より作成されるファイルである。110は論理回路の構
成要素を表す情報と信号伝播動作の情報を格納する論理
情報ファイルである。論理情報ファイル110はデータ
系の論理回路をプール式レベルのモジュールとじて登録
した論理要素テーブル800と、論理動作の仕様を登録
した論理動作テーブル850の2種類のテーブルから成
る。900はレジスタの信号保持動作を論理情報ファイ
ル110と関連して示す情報として,レジスタの信号保
持条件と、レジスタの信号保持状態を格納するデータ保
持情報ファイルである。1000はレジスタの信号保持
状態を制御するための論理を構成する要素として、レジ
スタの信号格納可能性を示す論理テンプレート1と、レ
ジスタの信号保持状態を示す論理テンプレート2と、レ
ジスタの信号保持時間を示す論理テンプレート3と、レ
ジスタの信号保持解除条件成立を示す論理テンプレート
4の4種の論理テンプレートを格納した論理テンプレー
トファイルである.1500till0,900.10
00(7)3種のファイルを入力としてレジスタの信号
保持動作を制御する論理を生成する処理であって、デー
タ保持情報ファイル900の登録内容に基づいて論理情
報ファイル110に登録されたレジスタに対して論理テ
ンプレートファイル1000の論理テンプレートの割り
当てを行い、さらにデータ保持情報ファイル900の内
容に基づいて割り当てたテンプレートの要素数及び相互
の結線関係を定義することで制御論理を生成する制御論
理生成処理である。本実施例ではデータ保持情報ファイ
ル900を設けて、これをもとにレジスタごとにリソー
ス競合の発生の有無を認識し、論理テンプレートファイ
ル1000中の論理テンプレートを割り付け、論理生成
を行うところに特徴がある.次に論理自動生成処理の入
出力となる4種のファイルについて説明する。
論理記述ファイル600の内容をテーブル形式に変換す
る翻訳処理である。110と900は翻訳処理700に
より作成されるファイルである。110は論理回路の構
成要素を表す情報と信号伝播動作の情報を格納する論理
情報ファイルである。論理情報ファイル110はデータ
系の論理回路をプール式レベルのモジュールとじて登録
した論理要素テーブル800と、論理動作の仕様を登録
した論理動作テーブル850の2種類のテーブルから成
る。900はレジスタの信号保持動作を論理情報ファイ
ル110と関連して示す情報として,レジスタの信号保
持条件と、レジスタの信号保持状態を格納するデータ保
持情報ファイルである。1000はレジスタの信号保持
状態を制御するための論理を構成する要素として、レジ
スタの信号格納可能性を示す論理テンプレート1と、レ
ジスタの信号保持状態を示す論理テンプレート2と、レ
ジスタの信号保持時間を示す論理テンプレート3と、レ
ジスタの信号保持解除条件成立を示す論理テンプレート
4の4種の論理テンプレートを格納した論理テンプレー
トファイルである.1500till0,900.10
00(7)3種のファイルを入力としてレジスタの信号
保持動作を制御する論理を生成する処理であって、デー
タ保持情報ファイル900の登録内容に基づいて論理情
報ファイル110に登録されたレジスタに対して論理テ
ンプレートファイル1000の論理テンプレートの割り
当てを行い、さらにデータ保持情報ファイル900の内
容に基づいて割り当てたテンプレートの要素数及び相互
の結線関係を定義することで制御論理を生成する制御論
理生成処理である。本実施例ではデータ保持情報ファイ
ル900を設けて、これをもとにレジスタごとにリソー
ス競合の発生の有無を認識し、論理テンプレートファイ
ル1000中の論理テンプレートを割り付け、論理生成
を行うところに特徴がある.次に論理自動生成処理の入
出力となる4種のファイルについて説明する。
高位論理記述ファイル600には計算機の設計の初期段
階で決定されるデータ系論理の構造の仕様と、データが
転送される様そを示す論理動作の仕様記述が格納されて
いる。高位論理記述の動作仕様を表現する記述の例を第
6図(a),(}+)に示す.第6図(a)は文610
以降文650までで示した動作STORE2と、文66
0以降文694までで示した動作STORE6の2種類
の論理動作の記述例を示している。文620中のREQ
2&6BUSY (REGB) 、文670中のREQ
6&’BUSY (REGB)は前述した2種の論理動
作が開始される条件である。.REQ2,REQ6はそ
れぞれSTORE2,STORE6の動作の起動を要求
する信号である。&、゜は論理和と否定を表す記号であ
り、REGA.REGBはレジスタA,レジスタBのこ
とである。
階で決定されるデータ系論理の構造の仕様と、データが
転送される様そを示す論理動作の仕様記述が格納されて
いる。高位論理記述の動作仕様を表現する記述の例を第
6図(a),(}+)に示す.第6図(a)は文610
以降文650までで示した動作STORE2と、文66
0以降文694までで示した動作STORE6の2種類
の論理動作の記述例を示している。文620中のREQ
2&6BUSY (REGB) 、文670中のREQ
6&’BUSY (REGB)は前述した2種の論理動
作が開始される条件である。.REQ2,REQ6はそ
れぞれSTORE2,STORE6の動作の起動を要求
する信号である。&、゜は論理和と否定を表す記号であ
り、REGA.REGBはレジスタA,レジスタBのこ
とである。
文630中のTo REGA←■N;はデータが入力
ピンINからレジスタAへタイミングTOで転送される
ことを表現する基本動作の記述である. E記の基本動作の記述に加えて、文620中のBUSY
(REGB)と文640中のHOLDFOR.(2)
はパイプライン制御方式の論理動作仕様記述においてレ
ジスタのデータ保持動作を記述するために用いた句であ
る。文620中のBUsy (REGB)はレジスタB
がデータを格納中である状態を句として表している。文
640中のHOLD FOR (2)はレジスタBが
2サイクルのデータ保持が必要であることを示す句であ
る。
ピンINからレジスタAへタイミングTOで転送される
ことを表現する基本動作の記述である. E記の基本動作の記述に加えて、文620中のBUSY
(REGB)と文640中のHOLDFOR.(2)
はパイプライン制御方式の論理動作仕様記述においてレ
ジスタのデータ保持動作を記述するために用いた句であ
る。文620中のBUsy (REGB)はレジスタB
がデータを格納中である状態を句として表している。文
640中のHOLD FOR (2)はレジスタBが
2サイクルのデータ保持が必要であることを示す句であ
る。
動作STORE2の記述が示す論理仕様は第2図に示し
たブロック図の入力ビンINO、レジスタA、レジスタ
B、メモリMの直列に接続されたデータ系論理構造の部
分と、第5図に示すタイムチャートテアル。BUSY句
とHOLD FOR句の利用により、文620はレジ
スタBのデータ保持中は動作の起動要求REQ2が成立
しても動作STORE2は起動されないことを示す。
たブロック図の入力ビンINO、レジスタA、レジスタ
B、メモリMの直列に接続されたデータ系論理構造の部
分と、第5図に示すタイムチャートテアル。BUSY句
とHOLD FOR句の利用により、文620はレジ
スタBのデータ保持中は動作の起動要求REQ2が成立
しても動作STORE2は起動されないことを示す。
文640はレジスタBはレジスタAから転送されたデー
タを2サイクル保持する必要があることを示す。この仕
様では第5図の520に示したようにレジスタBがデー
タ保持状態になった次のサイクルはレジスタAで後続す
るデータを保持し、その後は次のデータは受け付けない
ことになる。
タを2サイクル保持する必要があることを示す。この仕
様では第5図の520に示したようにレジスタBがデー
タ保持状態になった次のサイクルはレジスタAで後続す
るデータを保持し、その後は次のデータは受け付けない
ことになる。
このような複雑なパイプライン制御方式の論理動作が文
610以降文650までの記述として簡単に表現される
。一方、レジスタのデータ保持解除条件が信号値の成立
によって示される場合は、第6図(b)に示した記述と
なる。これは第6図(a)と同様のデータ系論理の構造
に対する論理動作の記述であり、文695以降文699
までで動作STORESを示している。文699中のR
EQS’BUSY (REGB)は論理動作が開始され
る条件であり、REQSはSTORESの動作の起動を
要求する信号である。
610以降文650までの記述として簡単に表現される
。一方、レジスタのデータ保持解除条件が信号値の成立
によって示される場合は、第6図(b)に示した記述と
なる。これは第6図(a)と同様のデータ系論理の構造
に対する論理動作の記述であり、文695以降文699
までで動作STORESを示している。文699中のR
EQS’BUSY (REGB)は論理動作が開始され
る条件であり、REQSはSTORESの動作の起動を
要求する信号である。
文698中のHOLD UNTIL(STREND)
はBUSY句やHOLD FOR句や同様にパイプラ
イン制御方式の論理動作仕様記述においてレジスタのデ
ータ保持動作を記述するために用イる句であり、レジス
タBにいったん格納したデータは信号STRENDが成
立するまで保持しておくことを示す。高位論理記述ファ
イル600はパイプライン制御方式のハードウェア動作
を容易に記述できることが特徴である。
はBUSY句やHOLD FOR句や同様にパイプラ
イン制御方式の論理動作仕様記述においてレジスタのデ
ータ保持動作を記述するために用イる句であり、レジス
タBにいったん格納したデータは信号STRENDが成
立するまで保持しておくことを示す。高位論理記述ファ
イル600はパイプライン制御方式のハードウェア動作
を容易に記述できることが特徴である。
高位論理記述ファイル600のBUSY句、HOLD
FOR句、HOr.,D UNTIL句の記述の部
分からデータ保持情報ファイル1200が、その他の記
述の部分から論理情報ファイル1−10がそれぞれ作成
される。
FOR句、HOr.,D UNTIL句の記述の部
分からデータ保持情報ファイル1200が、その他の記
述の部分から論理情報ファイル1−10がそれぞれ作成
される。
第8図(a).(b)は論理情報ファイル110を構成
する論理要素テーブル800と論理動作テーブル850
の例である。
する論理要素テーブル800と論理動作テーブル850
の例である。
論理要素テーブル80oは対応する複数の行からなるテ
ーブルである。各行においてフィールド805は論理回
路を構成する論理要素を示す論理要素ベースを格納する
。フィールド810とフィールドにはフィールド805
に格納された論理要素に対応する信号源と信号先を示す
論理要素ソース、論理要素シンクが登録される。フィー
ルド820には論理動作テーブルの対応する登録行をポ
イントする制御論理生成情報が登録される。
ーブルである。各行においてフィールド805は論理回
路を構成する論理要素を示す論理要素ベースを格納する
。フィールド810とフィールドにはフィールド805
に格納された論理要素に対応する信号源と信号先を示す
論理要素ソース、論理要素シンクが登録される。フィー
ルド820には論理動作テーブルの対応する登録行をポ
イントする制御論理生成情報が登録される。
論理動作テーブル850は対応する複数の行からなるテ
ーブルである。フィールド855は論理動作の名称を示
すシーケンス名称を格納する。フィールド860は論理
動作内の順序を示すステップ情報を格納する.フィール
ド865は転送動作の行われるクロックタイミング示す
クロック情報を格納する.フィールドはステップに記述
された動作が実行される条件を示すステップ起動条件を
格納する。
ーブルである。フィールド855は論理動作の名称を示
すシーケンス名称を格納する。フィールド860は論理
動作内の順序を示すステップ情報を格納する.フィール
ド865は転送動作の行われるクロックタイミング示す
クロック情報を格納する.フィールドはステップに記述
された動作が実行される条件を示すステップ起動条件を
格納する。
第9図にデータ保持情報ファイル900の例を示す。デ
ータ保持情報ファイル900は対応する複数の行から成
り、BUSY句、HOLD FOR句HOLD U
NTIL句により記述されたパラメータを格納する。デ
ータ保持情報ファイル900のエントリは論理動作テー
ブル850のエントリに一対一に対応する。ホールド情
報910は論理動作テーブル850の各エントリの転送
勤作に対し、転送先レジスタがデータ保持条件として最
低何サイクル間データを保持するようにH○LD,,=
FOR句で指定されているかを示し、さらにHOLD
NUTIL句で指定されたデータ保持解除条件を示す
信号名称を格納する。ビジー情報920は対応する論理
動作テーブル850のステップ起動条件870のプール
式がBUSY句を項に持っていれば、BUSY句が記述
されているレジスタについて、その名称を登録する。
ータ保持情報ファイル900は対応する複数の行から成
り、BUSY句、HOLD FOR句HOLD U
NTIL句により記述されたパラメータを格納する。デ
ータ保持情報ファイル900のエントリは論理動作テー
ブル850のエントリに一対一に対応する。ホールド情
報910は論理動作テーブル850の各エントリの転送
勤作に対し、転送先レジスタがデータ保持条件として最
低何サイクル間データを保持するようにH○LD,,=
FOR句で指定されているかを示し、さらにHOLD
NUTIL句で指定されたデータ保持解除条件を示す
信号名称を格納する。ビジー情報920は対応する論理
動作テーブル850のステップ起動条件870のプール
式がBUSY句を項に持っていれば、BUSY句が記述
されているレジスタについて、その名称を登録する。
第10図に論理テンプレートファイル1000の例を示
す。論理テンプレートは論理回路中に頻出する論理から
定形の構造を持った部分を抽出したものである。論理テ
ンプレートを構成する論理ゲートをテンプレートベース
1010に登録し、それに対応する信号源、信号先をテ
ンプレートソース1020、テンプレートシンク103
0に登録する. 論理テンプレートファイル1000に登録される論理の
具体例としてレジスタのセット条件を収集する論理テン
プレート1を第11図に示し、レジスタのデータ保持状
態を示すための論理テンプレート2を第12図、レジス
タのデータ保持時間をカウントしデータ保持解除条件が
成立したことを示すための論理テンプレート3を第13
図、レジスタのデータ保持解除条件を示す信号が成立し
たことを示すための論理テンプレート4を第14図に示
す。
す。論理テンプレートは論理回路中に頻出する論理から
定形の構造を持った部分を抽出したものである。論理テ
ンプレートを構成する論理ゲートをテンプレートベース
1010に登録し、それに対応する信号源、信号先をテ
ンプレートソース1020、テンプレートシンク103
0に登録する. 論理テンプレートファイル1000に登録される論理の
具体例としてレジスタのセット条件を収集する論理テン
プレート1を第11図に示し、レジスタのデータ保持状
態を示すための論理テンプレート2を第12図、レジス
タのデータ保持時間をカウントしデータ保持解除条件が
成立したことを示すための論理テンプレート3を第13
図、レジスタのデータ保持解除条件を示す信号が成立し
たことを示すための論理テンプレート4を第14図に示
す。
第11図の論理テンプレート1ではTMP 1 3は各
レジスタの転送動作条件の個数文に展開され、そのぞれ
転送動作条件を信号源とする。TMP11は展開された
TM.P13の論埋の総和を取る。
レジスタの転送動作条件の個数文に展開され、そのぞれ
転送動作条件を信号源とする。TMP11は展開された
TM.P13の論埋の総和を取る。
TMP12はレジスタの使用可能性を示す論理としてレ
ジスタのデータ保持状態を示す信号、つまり論理テンプ
レートの出力TMP20を信号源とする。TMPIOは
TMPIIとTMP12、さらにクロック信号の論理積
を取る。該テンプレートは(転送動作条件)&(クロッ
ク信号)&L(レジスタ使用可能)という、レジスタの
クロックピンに接続する論理を定式化したものである。
ジスタのデータ保持状態を示す信号、つまり論理テンプ
レートの出力TMP20を信号源とする。TMPIOは
TMPIIとTMP12、さらにクロック信号の論理積
を取る。該テンプレートは(転送動作条件)&(クロッ
ク信号)&L(レジスタ使用可能)という、レジスタの
クロックピンに接続する論理を定式化したものである。
第11図の論理テンプレートに対応するファイルの登録
内容を第10図の第1行から第5行に示す。
内容を第10図の第1行から第5行に示す。
第12図に示した論理テンプレート2は、レジスタの状
態を示す論理である。TMP20の論理は(前のサイク
ルにデータ保持している)&(データ保持解除条件が成
立しない)!(新しいデータがセットされた)という論
理を、レジスタと同じクロック相でラッチしたものであ
る。ここで!は論理和を示す.TMP20は割り当てら
れたレジスタと同じクロツク相のフリップフロップであ
り、その出力はレジスタのデータ保持状態を示す。
態を示す論理である。TMP20の論理は(前のサイク
ルにデータ保持している)&(データ保持解除条件が成
立しない)!(新しいデータがセットされた)という論
理を、レジスタと同じクロック相でラッチしたものであ
る。ここで!は論理和を示す.TMP20は割り当てら
れたレジスタと同じクロツク相のフリップフロップであ
り、その出力はレジスタのデータ保持状態を示す。
TMP24はデータ入力がTMP20.クロツク入力,
z.7Mp2oに対し半相遅れのクロック信号のフリッ
プフロップであり,その出力は1サイクル前のレジスタ
のデータ保持状態を示す信号である。TMP22はTM
P24と、データ保持解除条件の成立を示す信号である
論理テンプレート3のTMP30、又は論理テンプレー
ト4のTMP40を信号源とする論理積ゲートである。
z.7Mp2oに対し半相遅れのクロック信号のフリッ
プフロップであり,その出力は1サイクル前のレジスタ
のデータ保持状態を示す信号である。TMP22はTM
P24と、データ保持解除条件の成立を示す信号である
論理テンプレート3のTMP30、又は論理テンプレー
ト4のTMP40を信号源とする論理積ゲートである。
TMP23はレジスタに新しいデータがセットされたこ
とを示す、論理テンプレート1のTMPIIを入力とす
る論理和ゲートである。TMP21はTMP22とTM
P23の論理和をとり、その出力はTMP20のデータ
ピンに接続される。
とを示す、論理テンプレート1のTMPIIを入力とす
る論理和ゲートである。TMP21はTMP22とTM
P23の論理和をとり、その出力はTMP20のデータ
ピンに接続される。
第13図はレシスタのデータ保持サイクル数をカウント
し、指定されたデータ保持時間が終了したかどうかを示
す論理である。TMP35,TMP36,TMP37は
レジスタのデータ保持時間を計測する論理のテンプレー
トであり、TMP35とTMP36はレジスタの最大デ
ータ保持時間Nに対して[ log, N ]のビット
幅を持つ([]はガウス記号)。TMP35はレジスタ
と同相のフリップフロップであり、現在データ保持が何
サイクノレ目になるかを示す。TMP36はTMP37
と論理テンプレート1のTMP 1 1 &TMP12
の否定を入力とし、新たなデータがセットされるとTM
P35の内容を初期化し出力する論理積ゲートである。
し、指定されたデータ保持時間が終了したかどうかを示
す論理である。TMP35,TMP36,TMP37は
レジスタのデータ保持時間を計測する論理のテンプレー
トであり、TMP35とTMP36はレジスタの最大デ
ータ保持時間Nに対して[ log, N ]のビット
幅を持つ([]はガウス記号)。TMP35はレジスタ
と同相のフリップフロップであり、現在データ保持が何
サイクノレ目になるかを示す。TMP36はTMP37
と論理テンプレート1のTMP 1 1 &TMP12
の否定を入力とし、新たなデータがセットされるとTM
P35の内容を初期化し出力する論理積ゲートである。
TMP37の内容に1を加算するための加算回路である
.TMP34はTMP35の内容をデコードするデコー
ダの論理回路である。TMP31,TMP32,TMP
33,TMP38はレシスタのデータ保持時間の種類個
のビット幅を持つ。例えばデータ保持時間が2サイクル
と6サイクルの2種類規定されていれば、ビット幅は2
ビットになる.TMP33はデータ保持時間ごとの転送
条件を収集する。データ保持時間が2サイクルのデータ
に対する転送条件がTMP13であればTMP33はT
MP13を信号源とする。TMP38は着目するレジス
タと同じクロック条件を収集する論理積ゲートである。
.TMP34はTMP35の内容をデコードするデコー
ダの論理回路である。TMP31,TMP32,TMP
33,TMP38はレシスタのデータ保持時間の種類個
のビット幅を持つ。例えばデータ保持時間が2サイクル
と6サイクルの2種類規定されていれば、ビット幅は2
ビットになる.TMP33はデータ保持時間ごとの転送
条件を収集する。データ保持時間が2サイクルのデータ
に対する転送条件がTMP13であればTMP33はT
MP13を信号源とする。TMP38は着目するレジス
タと同じクロック条件を収集する論理積ゲートである。
TMP32は着目するレジスタと同じ条件でクロツクさ
れるブリップフロップでクロックピンはTMP38、デ
ータビンはTMP33を信号源とする。
れるブリップフロップでクロックピンはTMP38、デ
ータビンはTMP33を信号源とする。
TMP31は(データが転送された)&(転送されたデ
ータのデータ保持時間が終了した)ことを示す論理積ゲ
ートであり、TMP32はTMP34を入力とする。T
MP30はTMP31の総和をとる論理和ゲートであり
,出力はデータ保持条件が成立したか否かを示す. 第14図に示した論理テンプレート4は、レジスタのデ
ータ保持解除条件の成立を示す論理である。TMP41
,TMP42,TMP43,TMP44はレジスタのデ
ータ保持解除条件の種類数のビット幅を持つ。例えばデ
ータ保持解除条件が2種硝規定されていれば、ビット幅
は2ビットになる。TMP43はデータ保持解除条件ご
との転送条件を収集する.データ保持解除条件がSTR
ENDのデータに対する転送条件がTMP13であれば
TMP43はTMP13を信号源とする.TMP44は
着目するレジスタと同じクロック条件を収集する論理積
ゲートである.TMP42は着目するレジスタと同じ条
件でクロックされるフリップフロップでクロックピンは
TMP44、データピンはTMP43を信号源とする.
TMP41は(データが転送された)&(転送されたデ
ータのデータ保持解除条件が成立した)ことを示す論理
積ゲートであり、TMP42とデータ保持解除条件を示
す信号を入力とする.TMP40はTMP41の総和を
とる論理和ゲートであり、出力はデータ保持条件が成立
したか否かを示す.第12図と第13図、第14図に示
した論理テンプレートも第11図の論理テンプレートと
同様に第10図に示した論理テンプレートファイルに登
録されている。
ータのデータ保持時間が終了した)ことを示す論理積ゲ
ートであり、TMP32はTMP34を入力とする。T
MP30はTMP31の総和をとる論理和ゲートであり
,出力はデータ保持条件が成立したか否かを示す. 第14図に示した論理テンプレート4は、レジスタのデ
ータ保持解除条件の成立を示す論理である。TMP41
,TMP42,TMP43,TMP44はレジスタのデ
ータ保持解除条件の種類数のビット幅を持つ。例えばデ
ータ保持解除条件が2種硝規定されていれば、ビット幅
は2ビットになる。TMP43はデータ保持解除条件ご
との転送条件を収集する.データ保持解除条件がSTR
ENDのデータに対する転送条件がTMP13であれば
TMP43はTMP13を信号源とする.TMP44は
着目するレジスタと同じクロック条件を収集する論理積
ゲートである.TMP42は着目するレジスタと同じ条
件でクロックされるフリップフロップでクロックピンは
TMP44、データピンはTMP43を信号源とする.
TMP41は(データが転送された)&(転送されたデ
ータのデータ保持解除条件が成立した)ことを示す論理
積ゲートであり、TMP42とデータ保持解除条件を示
す信号を入力とする.TMP40はTMP41の総和を
とる論理和ゲートであり、出力はデータ保持条件が成立
したか否かを示す.第12図と第13図、第14図に示
した論理テンプレートも第11図の論理テンプレートと
同様に第10図に示した論理テンプレートファイルに登
録されている。
第15図に機能論理ファイル1400を示す。
機能論理ファイル1400の内容は論理要素テーブル8
00に対し制御論理生成した結果を追加登録したもので
ある.第15図(a),(b)はそれぞれ第16図(a
)で示した制御論理生成処理の処理1520と処理15
5oが終了した段階で機能論理ファイル1400に登録
される内容を例として示したものである。
00に対し制御論理生成した結果を追加登録したもので
ある.第15図(a),(b)はそれぞれ第16図(a
)で示した制御論理生成処理の処理1520と処理15
5oが終了した段階で機能論理ファイル1400に登録
される内容を例として示したものである。
次に第7図に示した翻訳処理700のフローチャートに
基づいて第6図(a),(b)に示した高位論理記述フ
ァイル600の記述例をテーブル形式に翻訳し、論理要
素テーブル800、論理動作テーブル850、データ保
持情報ファイル900に登録する処理を示す.処理71
0は翻訳処理の前処理であり,高位論理記述ファイル6
00を読み込みBEHAVIOR文を検索する。
基づいて第6図(a),(b)に示した高位論理記述フ
ァイル600の記述例をテーブル形式に翻訳し、論理要
素テーブル800、論理動作テーブル850、データ保
持情報ファイル900に登録する処理を示す.処理71
0は翻訳処理の前処理であり,高位論理記述ファイル6
00を読み込みBEHAVIOR文を検索する。
処理720以降はBEHAVIOR文の一連の記述に対
する処理である.処理720は各STEP文についてS
TEP文の転送動作の記述をもとに各論理要素の結線関
係を解析し、論理要素テーブル800に登録する。例え
ば文630は文640の STEPI TO:REGA←IN;STEP2 T
O:REGB←REGA HOLD FOR(2);よ
り、REGAのソースとしてIN、シンクとしてREG
Bが解析され、それぞれ論理要素テーブル800の第2
行に示すように論理要素ベース805、論理要素ソース
810、論理要素シンク815に登録される。処理73
0は論理要素ベース805に登録された論理要素の個々
について、その論理要素を転送先とする転送動作が記述
されたSTEP文をもとに、各転送動作の動作名称、ス
テップの番号、クロック信号名称、転送動作条件を収集
し,論理動作テーブル850に登録する。
する処理である.処理720は各STEP文についてS
TEP文の転送動作の記述をもとに各論理要素の結線関
係を解析し、論理要素テーブル800に登録する。例え
ば文630は文640の STEPI TO:REGA←IN;STEP2 T
O:REGB←REGA HOLD FOR(2);よ
り、REGAのソースとしてIN、シンクとしてREG
Bが解析され、それぞれ論理要素テーブル800の第2
行に示すように論理要素ベース805、論理要素ソース
810、論理要素シンク815に登録される。処理73
0は論理要素ベース805に登録された論理要素の個々
について、その論理要素を転送先とする転送動作が記述
されたSTEP文をもとに、各転送動作の動作名称、ス
テップの番号、クロック信号名称、転送動作条件を収集
し,論理動作テーブル850に登録する。
例えば文630では動作名称としてSRORE2、ステ
ップの番号として、1、クロック信号名称としてTo、
転送動作条件としてREQ2&BUSY (REGB)
がそれぞれ解析される。文630の解析結果を登録した
ものが、論理動作テーブル850の第1行目である。さ
らに文640ではクロック信号としてTo、転送動作条
件としては、該STEPの起動がREQ2&BUSY
(REGB)が成立してから1サイクル後であることよ
りREQ2&ABUSY (REGB)をToでラッチ
した信号をFFO2と名称付けして解析され,それぞれ
論理動作テーブル850の第2行目のクロック865、
ステップ起動条件870に登録される。さらに論理要素
テーブル800の制御論理生成情報820に対応する論
理動作テーブルの各エントリに対応してBUSY句、H
OLD FOR句、HOLD UNTIL句の記述
をもとに、それぞれの句が持つパラメータをデータ保持
情報ファイル900に登録する処理である.例えば文6
20のBUSY句によりREGBがビジー情報920の
1行目に登録される.また文640のHOLD FO
R句によりパラメータの2がホールド情報910の2行
目に登録される。第6図(b)の翻訳処理ではHOLD
UNTIL句によりパラメータのSTRENDがホ
ールド情報910に登録される. 次に以上で説明したファイルを用いて論理自動生成処理
の制御論理生成処理1500がパイプライン制御方式の
転送制御論理を自動生成する方法を示す.自動生成すべ
き回路の例として第2図の論理システム200の一部分
を用いる。論理システム200のデータ系論理のうちデ
ータ入力ピンINO (205)とレジスタA (22
0),レジスタB (230)とメモリM (240)
によって構成される部分を対象として自動設計を行う。
ップの番号として、1、クロック信号名称としてTo、
転送動作条件としてREQ2&BUSY (REGB)
がそれぞれ解析される。文630の解析結果を登録した
ものが、論理動作テーブル850の第1行目である。さ
らに文640ではクロック信号としてTo、転送動作条
件としては、該STEPの起動がREQ2&BUSY
(REGB)が成立してから1サイクル後であることよ
りREQ2&ABUSY (REGB)をToでラッチ
した信号をFFO2と名称付けして解析され,それぞれ
論理動作テーブル850の第2行目のクロック865、
ステップ起動条件870に登録される。さらに論理要素
テーブル800の制御論理生成情報820に対応する論
理動作テーブルの各エントリに対応してBUSY句、H
OLD FOR句、HOLD UNTIL句の記述
をもとに、それぞれの句が持つパラメータをデータ保持
情報ファイル900に登録する処理である.例えば文6
20のBUSY句によりREGBがビジー情報920の
1行目に登録される.また文640のHOLD FO
R句によりパラメータの2がホールド情報910の2行
目に登録される。第6図(b)の翻訳処理ではHOLD
UNTIL句によりパラメータのSTRENDがホ
ールド情報910に登録される. 次に以上で説明したファイルを用いて論理自動生成処理
の制御論理生成処理1500がパイプライン制御方式の
転送制御論理を自動生成する方法を示す.自動生成すべ
き回路の例として第2図の論理システム200の一部分
を用いる。論理システム200のデータ系論理のうちデ
ータ入力ピンINO (205)とレジスタA (22
0),レジスタB (230)とメモリM (240)
によって構成される部分を対象として自動設計を行う。
この論理システムではレジスタBにセットされたデータ
がメモリを参照しデータを読みだすまでの時間として、
レジスタBで一旦格納したデータは最低2サイクル保持
しておく必要がある。この論理システムの動作の仕様が
第5図のタイムチャートであり、動作仕様の記述例が第
6図(a)に示した例である。タイムチャートが示す動
作仕様と記述との対応は第6図(a)の記述例を説明し
た部分で既に述べた。第2図の論理システムにだいし前
述した制御論理を生成した結果を第3図(a)に示す.
制御論理生成処理によって310のテンプレート1,3
20のテンプレート1,330のテンプレート2、34
0のテンプレート3が第3図(a)に示すように割り当
てられ論理生成される。テンプレート1は第11図に示
したレジスタのセット論理を生成するためのテンプレー
トである。テンプレート2と3第12図と第13図に示
したのはデータ保持制御を行うための論理である。
がメモリを参照しデータを読みだすまでの時間として、
レジスタBで一旦格納したデータは最低2サイクル保持
しておく必要がある。この論理システムの動作の仕様が
第5図のタイムチャートであり、動作仕様の記述例が第
6図(a)に示した例である。タイムチャートが示す動
作仕様と記述との対応は第6図(a)の記述例を説明し
た部分で既に述べた。第2図の論理システムにだいし前
述した制御論理を生成した結果を第3図(a)に示す.
制御論理生成処理によって310のテンプレート1,3
20のテンプレート1,330のテンプレート2、34
0のテンプレート3が第3図(a)に示すように割り当
てられ論理生成される。テンプレート1は第11図に示
したレジスタのセット論理を生成するためのテンプレー
トである。テンプレート2と3第12図と第13図に示
したのはデータ保持制御を行うための論理である。
テンプレート2はレジスタの状態を示す(新しいデータ
をセットして良いかどうかをしめず)論理、テンプレー
ト3はレジスタがデータを格納してからの経過時間をカ
ウントしデータ保持時間が終了したかどうかを示す論理
テンプレートである.第3図(a)では351はSTO
RE2の起動条件を表わす論理和ゲートであり、352
はSTORE2が起動されてから1サイクル後のステッ
プ2の起動条件を表わすフリップフロップである.さら
に361はSTORE6の起動条件を表わす論理和ゲー
トであり、362はSTORE6が起動されてから1サ
イクル後のステップ2の起動条件を表わすフリップフロ
ップである。
をセットして良いかどうかをしめず)論理、テンプレー
ト3はレジスタがデータを格納してからの経過時間をカ
ウントしデータ保持時間が終了したかどうかを示す論理
テンプレートである.第3図(a)では351はSTO
RE2の起動条件を表わす論理和ゲートであり、352
はSTORE2が起動されてから1サイクル後のステッ
プ2の起動条件を表わすフリップフロップである.さら
に361はSTORE6の起動条件を表わす論理和ゲー
トであり、362はSTORE6が起動されてから1サ
イクル後のステップ2の起動条件を表わすフリップフロ
ップである。
さらに第6図(b)の記述に対して、制御論理生成した
結果を第3図(b)に示す.第6図(b)の記述では第
6図(a)の記述とはレジスタBのデータ保持解除条件
がHOLD UNTIL句を用いて記述されている点
が異なっており、制御論理生成処理によって310のテ
ンプレート1、320のテンプレート1、330のテン
プレート2,370のテンプレート4が第3図(b)に
示すように割り当てられ論理生成される。論理テンプレ
ート4はレジスタのデータ保持解除条が成立したかどう
かをしめず論理テンプレートである。
結果を第3図(b)に示す.第6図(b)の記述では第
6図(a)の記述とはレジスタBのデータ保持解除条件
がHOLD UNTIL句を用いて記述されている点
が異なっており、制御論理生成処理によって310のテ
ンプレート1、320のテンプレート1、330のテン
プレート2,370のテンプレート4が第3図(b)に
示すように割り当てられ論理生成される。論理テンプレ
ート4はレジスタのデータ保持解除条が成立したかどう
かをしめず論理テンプレートである。
ここで371はSTORESの起動条件を表わす論理和
ゲートであり、372はSTORESが起動されてから
1サイクル後のステップ2の起動条件を表わすフリップ
フロップである。
ゲートであり、372はSTORESが起動されてから
1サイクル後のステップ2の起動条件を表わすフリップ
フロップである。
次に第15図(a),(b),(C)のフローチャート
を用いて第2図の論理システムに対し制御論理を生成す
る処理を示す。第6図(a)の高位論理記述ファイルを
翻訳処理によりテーブルに展開した結果が第8図,及び
第9図である。第8図及び第9図の登録内容に基づ1工
て、以下処理の詳細を説明する。
を用いて第2図の論理システムに対し制御論理を生成す
る処理を示す。第6図(a)の高位論理記述ファイルを
翻訳処理によりテーブルに展開した結果が第8図,及び
第9図である。第8図及び第9図の登録内容に基づ1工
て、以下処理の詳細を説明する。
制御論理生成処理は第16図(a)に示したように、処
理1510の論理要素テーブルのエントリのうちレジス
タを検出する処理と、 処理1520の各々のレジスタに論理テンプレートを割
り当てる論理テンプレート割り当て処理と、処理155
0の割り当てられた論理テンプレートの結線関係を決定
する結線情報生成処理、さらに処理159oにより論理
要素テーブル800中に制御論理生成が未完のレジスタ
が無くなるまで上記の処理を繰り返すことで制御論理を
生成する。
理1510の論理要素テーブルのエントリのうちレジス
タを検出する処理と、 処理1520の各々のレジスタに論理テンプレートを割
り当てる論理テンプレート割り当て処理と、処理155
0の割り当てられた論理テンプレートの結線関係を決定
する結線情報生成処理、さらに処理159oにより論理
要素テーブル800中に制御論理生成が未完のレジスタ
が無くなるまで上記の処理を繰り返すことで制御論理を
生成する。
第16図(b)に論理テンプレート割り当て処理のフロ
ーチャートを示す. 処理1522はレジスタに対し論理テンプレート4の割
り当てが必要か否か判定する処理である。
ーチャートを示す. 処理1522はレジスタに対し論理テンプレート4の割
り当てが必要か否か判定する処理である。
着目したレジスタに対応するデータ保持情報ファイル9
00のホールド情報910の全てについてデータ保持解
除条件を示す信号が定義されているかどうかを検索する
.データ保持解除条件が定義されていれば、処理153
0の論理テンプレート4を割り当てる処理を行う。
00のホールド情報910の全てについてデータ保持解
除条件を示す信号が定義されているかどうかを検索する
.データ保持解除条件が定義されていれば、処理153
0の論理テンプレート4を割り当てる処理を行う。
テンプレートを割り当てる処理は、論理テンプレートフ
ァイル1000の登録内容を機能論理ファイル1400
の論理要素ベース1410、論理要素ソース1420、
論理要素シンク1430に複写する処理である.論理テ
ンプレート4のTMP41、TMP42,TMP43,
TMP44はレジスタのデータ保持解除条件の種類個に
展開されて割当てられる。本処理では第6図(a)の記
述ではレジスタBについてはデータ保持解除条件を示す
信号値は与えられていないので論理テンプレート4の割
当ては行わない.第6図(b)の記述ではデータ保持解
除条件として信号STRENDが指定されているので論
理テンプレート4の割当てを行う.この場合TMP41
,TMP42,TMP43,TMP44は1ビットに展
開される。
ァイル1000の登録内容を機能論理ファイル1400
の論理要素ベース1410、論理要素ソース1420、
論理要素シンク1430に複写する処理である.論理テ
ンプレート4のTMP41、TMP42,TMP43,
TMP44はレジスタのデータ保持解除条件の種類個に
展開されて割当てられる。本処理では第6図(a)の記
述ではレジスタBについてはデータ保持解除条件を示す
信号値は与えられていないので論理テンプレート4の割
当ては行わない.第6図(b)の記述ではデータ保持解
除条件として信号STRENDが指定されているので論
理テンプレート4の割当てを行う.この場合TMP41
,TMP42,TMP43,TMP44は1ビットに展
開される。
処理1525はレジスタに対し論理テンプレート3の割
り当てが必要か否か判定する処理である。
り当てが必要か否か判定する処理である。
着目したレジスタに対応するデータ保持情報ファイル9
00のホールド情報910の全てについてデータ保持時
間が定義されているかどうかを検索する。データ保持時
間が定義されていれば、処理1530の論理テンプレー
ト3を割り当てる処理を行う。
00のホールド情報910の全てについてデータ保持時
間が定義されているかどうかを検索する。データ保持時
間が定義されていれば、処理1530の論理テンプレー
ト3を割り当てる処理を行う。
論理テンプレート3はTMP35,TMP36,TMP
37がそれぞれ[Log. N ]個(N:レジスタの
データ保持時間の最大数)、TMP31,TEP32,
TMP33,TMP38はレジスタのデータ保持時間の
種類個に展開されて割当てられる。例えばレジスタBに
ついてはTMP35,TMP36,TMP37は[Lo
g26 ] = 3個、TMP31,TMP32,TM
P33,TMP38は2個に展開される. 処理1535はレジスタに対し論理テンプレート2の割
り当てが必要か否か判定する処理である。
37がそれぞれ[Log. N ]個(N:レジスタの
データ保持時間の最大数)、TMP31,TEP32,
TMP33,TMP38はレジスタのデータ保持時間の
種類個に展開されて割当てられる。例えばレジスタBに
ついてはTMP35,TMP36,TMP37は[Lo
g26 ] = 3個、TMP31,TMP32,TM
P33,TMP38は2個に展開される. 処理1535はレジスタに対し論理テンプレート2の割
り当てが必要か否か判定する処理である。
レジスタについて論理記述中にBUSY句を用いた記述
が無い場合は、データ構造上に発生するリソース競合は
該レジスタのデータ保持状態と無関係であることが判定
できる.従って着目したレジスタに対応するデータ保持
情報ファイル900のビジー情報920に登録がある場
合のみ、処理1540の論理テンプレート2を割り当て
る処理を行う. 処理1545の論理テンプレート1を割り当てる処理は
全てのレジスタについて行われる。
が無い場合は、データ構造上に発生するリソース競合は
該レジスタのデータ保持状態と無関係であることが判定
できる.従って着目したレジスタに対応するデータ保持
情報ファイル900のビジー情報920に登録がある場
合のみ、処理1540の論理テンプレート2を割り当て
る処理を行う. 処理1545の論理テンプレート1を割り当てる処理は
全てのレジスタについて行われる。
以上の処理により第2図の論理システムのレジスタBに
対してはホールド情報910にパラメータが登録されて
おり、さらにビジー情報920に名称が登録されている
ので論理テンプレート1,2,3が割り当てられる。さ
らにどちらのフィールドにも登録の無いレジスタAにつ
いては論理テンプレート1が割り当てられる.論理テン
プレート1がレジスタAの制御論理として機能論理ファ
イル1400に登録される例を第15図(a)に示す。
対してはホールド情報910にパラメータが登録されて
おり、さらにビジー情報920に名称が登録されている
ので論理テンプレート1,2,3が割り当てられる。さ
らにどちらのフィールドにも登録の無いレジスタAにつ
いては論理テンプレート1が割り当てられる.論理テン
プレート1がレジスタAの制御論理として機能論理ファ
イル1400に登録される例を第15図(a)に示す。
機能論理ファイル1400の項番6から10に、論理テ
ンプレートファイル1000のテンプレート1に対応す
る部分である項番1から5の登録内容が複写される第1
5図(a)で*で示した部分はこの段階では未定義であ
る.第16図(c)は結線情報生成処理1550のフロ
ーチャートである.結線情報生成処理1550は論理テ
ンプレート割り当て処理1520により各レジスタに割
り当てられた論理テンプレートに対し結線関係が未定義
な部分の結線情報を生成する処理である。
ンプレートファイル1000のテンプレート1に対応す
る部分である項番1から5の登録内容が複写される第1
5図(a)で*で示した部分はこの段階では未定義であ
る.第16図(c)は結線情報生成処理1550のフロ
ーチャートである.結線情報生成処理1550は論理テ
ンプレート割り当て処理1520により各レジスタに割
り当てられた論理テンプレートに対し結線関係が未定義
な部分の結線情報を生成する処理である。
処理1555は論理動作テーブル850のステップ起動
条件870に登録されたプール式のうちBUSY句の部
分を、BUSY句のパラメータであるレジスタに対して
割り当てた論理テンプレート2の出力名称と置き換える
.この処理は句で抽象的に表現された論理を、実信号名
称で置き換える処理である。つまり第8図(b)ステッ
プ起動条件870でBUSY句を利用しているエントリ
の第1項と第3項の論理式に対して置き換えを行う.置
き換えの結果、第1項はREQ2&’REGB−TMP
20、第3項はREQ6&’TMP2oとなる. 処理1560は割り当てられた論理テンプレート1に対
してテンプレートの入力信号のうち未定義な部分(第1
5図(a)で*で示した部分)を定義する処理である.
転送動作条件、ステップ起動条件,クロツク信号を論理
動作テーブル850から収集する.第15図(b)の例
ではレジスタAに割り当てたテンプレートが登録されて
いる第9図REGA−TMP1 3の入力としてステッ
プ起動条件870からREQ2&“REGB−TMP2
0が、第10項REGA−TMP14の入力とLてRE
GAe&AREGB−TMP20、第6項REGA−T
MP10のシンクとしてREGAのクロックビンを指定
する.REGBに対しても同様に入力償号が決定される
。
条件870に登録されたプール式のうちBUSY句の部
分を、BUSY句のパラメータであるレジスタに対して
割り当てた論理テンプレート2の出力名称と置き換える
.この処理は句で抽象的に表現された論理を、実信号名
称で置き換える処理である。つまり第8図(b)ステッ
プ起動条件870でBUSY句を利用しているエントリ
の第1項と第3項の論理式に対して置き換えを行う.置
き換えの結果、第1項はREQ2&’REGB−TMP
20、第3項はREQ6&’TMP2oとなる. 処理1560は割り当てられた論理テンプレート1に対
してテンプレートの入力信号のうち未定義な部分(第1
5図(a)で*で示した部分)を定義する処理である.
転送動作条件、ステップ起動条件,クロツク信号を論理
動作テーブル850から収集する.第15図(b)の例
ではレジスタAに割り当てたテンプレートが登録されて
いる第9図REGA−TMP1 3の入力としてステッ
プ起動条件870からREQ2&“REGB−TMP2
0が、第10項REGA−TMP14の入力とLてRE
GAe&AREGB−TMP20、第6項REGA−T
MP10のシンクとしてREGAのクロックビンを指定
する.REGBに対しても同様に入力償号が決定される
。
処理1656はテンプレート2に対する結線情報の定義
が必要かどうかをレジスタごとに判定する処理である.
テンプレート2が割り当てられていないレジスタAの場
合は処理を終了する。レジスタBに対しては処理157
o以降の処理を続行する。
が必要かどうかをレジスタごとに判定する処理である.
テンプレート2が割り当てられていないレジスタAの場
合は処理を終了する。レジスタBに対しては処理157
o以降の処理を続行する。
処理1570はテンプレート1に対する入力信号のうち
テンプレート2が割り当てられている場合のみ必要な部
分の信号を収集する。REGBに対してはREGB−T
MP12の入力としてテンプレート2の要素であるRE
GB−TMP20(レジスタの状態を示す論理)を信号
源として定義する。
テンプレート2が割り当てられている場合のみ必要な部
分の信号を収集する。REGBに対してはREGB−T
MP12の入力としてテンプレート2の要素であるRE
GB−TMP20(レジスタの状態を示す論理)を信号
源として定義する。
処理1575は自慮テンプレート2に対する入力信号を
収集する。REGBに対して割り当てたテンプレート2
の論理ゲートの入力として以下の信号が収集される。T
MP20のクロック入力として、レジスタと同相のクロ
ック信号.TMP22のソースとしてREGB−TMP
II.TMP23のソースとしてテンプレート3が割当
てられていればREGB−TMP30、テンプレート4
が割当てられていればREGB−TMP30.TMP2
4のクロック入力にレジスタの半相遅れのクロック信号
T1である。
収集する。REGBに対して割り当てたテンプレート2
の論理ゲートの入力として以下の信号が収集される。T
MP20のクロック入力として、レジスタと同相のクロ
ック信号.TMP22のソースとしてREGB−TMP
II.TMP23のソースとしてテンプレート3が割当
てられていればREGB−TMP30、テンプレート4
が割当てられていればREGB−TMP30.TMP2
4のクロック入力にレジスタの半相遅れのクロック信号
T1である。
処理1580はテンプレート3に対する結線情報の定義
が必要かどうかをレジスタごとに判定する処理である。
が必要かどうかをレジスタごとに判定する処理である。
REGBに対しては処理1585以降の処理を続行する
. 処理1585は論理テンプレート3に対する入力信号を
生成する.論理動作テーブル850から、以下の信号を
収集する.TMP32 (0 : 1)(展開されたT
MP32の0から1ビット目を示す)のクロック入力に
レジスタと同相のクロック信号.TMP33 (0)の
ソースに、レジスタのデータ保持で2サイクル必要なケ
ースの転送動作条件としてREGB−TMP13−0。
. 処理1585は論理テンプレート3に対する入力信号を
生成する.論理動作テーブル850から、以下の信号を
収集する.TMP32 (0 : 1)(展開されたT
MP32の0から1ビット目を示す)のクロック入力に
レジスタと同相のクロック信号.TMP33 (0)の
ソースに、レジスタのデータ保持で2サイクル必要なケ
ースの転送動作条件としてREGB−TMP13−0。
TMP33(1)のソースに、レジスタのデータ保持が
2サイクル必要なケースの転送動作条件としてREBB
−TMP13−1.TMP31 (0)のソースにはT
MP32 (0)とデータ保持後2サイクルが経過した
ことを示す信号TMP32 (1)とデータ保持後6サ
イクルが経過したことを示す借号TMP34の第6出力
をとる。TMP36のソースにはREGB−TMP11
&REGB−TMP12の否定をとる。
2サイクル必要なケースの転送動作条件としてREBB
−TMP13−1.TMP31 (0)のソースにはT
MP32 (0)とデータ保持後2サイクルが経過した
ことを示す信号TMP32 (1)とデータ保持後6サ
イクルが経過したことを示す借号TMP34の第6出力
をとる。TMP36のソースにはREGB−TMP11
&REGB−TMP12の否定をとる。
処理159oはテンプレート4に対する結線情報の定義
が必要かどうかをレジタごとに判定する処理である。第
6図(a)の記述の場合はREGBに対しては処理15
95以降の処理を行わない。
が必要かどうかをレジタごとに判定する処理である。第
6図(a)の記述の場合はREGBに対しては処理15
95以降の処理を行わない。
第6図(b)の記述の場合はREGBに対しては、処理
1595以降の処理を続行する。
1595以降の処理を続行する。
処理1595は論理テンプレート4に対する入力信号を
生成する。論理動作テーブル850から、以下の信号を
収集する。TMP44のソースとしてREGB−TMP
11、REGB−TMP12、とレジスタと同相のクロ
ック信号。TMP42のクロック入力にTMP44、デ
ータ入力にTMP43を取る。TMP43のソースに,
レジスタのデータ保持解除条件がSTRENDであるケ
ースの転送動作条件としてREGB−TMPl3−0.
TMP41のソースにはTMP42とデータ保持解除条
件を示す信号STRENDをとる。
生成する。論理動作テーブル850から、以下の信号を
収集する。TMP44のソースとしてREGB−TMP
11、REGB−TMP12、とレジスタと同相のクロ
ック信号。TMP42のクロック入力にTMP44、デ
ータ入力にTMP43を取る。TMP43のソースに,
レジスタのデータ保持解除条件がSTRENDであるケ
ースの転送動作条件としてREGB−TMPl3−0.
TMP41のソースにはTMP42とデータ保持解除条
件を示す信号STRENDをとる。
以上の処理により図3に示したように各々のレジスタに
対しデータ保持を制御する制御論理が生成される。
対しデータ保持を制御する制御論理が生成される。
前述した方法によりパイプライン処理におけるデータ転
送制御論理が論理動作の効果的な記述をもとに少ないゲ
ート数で生成される。
送制御論理が論理動作の効果的な記述をもとに少ないゲ
ート数で生成される。
第1図は論理自動生成処理の構成を示すフローチャート
である。第2図は自動生成対象とする簡単な論理システ
ムのモデルである。第3図は第2図の論埋システム1こ
たいし制御論理の生成を行なった結果である。第4図は
論理自動生成処理によって生成される制御論理の性質を
示すタイムチャートである。第5図は自動生成対象とす
る論理動作の仕様を示すタイムチャートである。第6図
は論理自動生成システムの入力と成る高位論理記述の例
である。第7図は翻訳処理のフローチャートである。第
8図には論理自動生成システムの論理情報ファイルを示
す。第9図にはデータ保持情報ファイルを示す。第1o
図には論理テンプレートファイルを示す。第11図には
論理テンプレート1の例を示す。第12図には論理テン
プレート2の例を示す。第13図には論理テンプレート
3の例を示す。第14図には論理テンプレート4の例を
示す。第15図は機能論理ファイルを示す。第16図は
制御論理生成処理のフローチャートを示す。 茅l回 ′v7 2 図 黛 朶 回 華 図 乎 b団 (へ冫 ′s46回 (レ) 竿?凹(αp goo 事I1!理慢1肇、テーフ゛ル弔 ?団 (トジ ヱ印 言尚理1娼恒テーフ)レ 卒 図 楽 図 乎9図 第 1了 ゜トiD 多15口 (レ2 第161¥1(α) 卿弗Il備1土成処理 15つO 寮!6日(b) t箭狸テン7゜シ一ト劃ソh1処理 系 日 ((A
である。第2図は自動生成対象とする簡単な論理システ
ムのモデルである。第3図は第2図の論埋システム1こ
たいし制御論理の生成を行なった結果である。第4図は
論理自動生成処理によって生成される制御論理の性質を
示すタイムチャートである。第5図は自動生成対象とす
る論理動作の仕様を示すタイムチャートである。第6図
は論理自動生成システムの入力と成る高位論理記述の例
である。第7図は翻訳処理のフローチャートである。第
8図には論理自動生成システムの論理情報ファイルを示
す。第9図にはデータ保持情報ファイルを示す。第1o
図には論理テンプレートファイルを示す。第11図には
論理テンプレート1の例を示す。第12図には論理テン
プレート2の例を示す。第13図には論理テンプレート
3の例を示す。第14図には論理テンプレート4の例を
示す。第15図は機能論理ファイルを示す。第16図は
制御論理生成処理のフローチャートを示す。 茅l回 ′v7 2 図 黛 朶 回 華 図 乎 b団 (へ冫 ′s46回 (レ) 竿?凹(αp goo 事I1!理慢1肇、テーフ゛ル弔 ?団 (トジ ヱ印 言尚理1娼恒テーフ)レ 卒 図 楽 図 乎9図 第 1了 ゜トiD 多15口 (レ2 第161¥1(α) 卿弗Il備1土成処理 15つO 寮!6日(b) t箭狸テン7゜シ一ト劃ソh1処理 系 日 ((A
Claims (1)
- 【特許請求の範囲】 1、継続接続された複数のレジスタを含むパイプライン
論理回路に関する回路記述であって、該複数のレジスタ
の一つを指定し、該一つのレジスタが信号保持状態にな
いときに該論理回路への新たな入力データの取り込みを
行なうことを指定する回路記述に応答して、該指定され
た一つのレジスタに対する制御論理として、該一つのレ
ジスタの信号保持状態を示す第1の回路と、該第1の回
路の出力に応答して該一つのレジスタへの前段のレジス
タの出力の取り込みを指示する第2の回路を生成し、該
一つのレジスタの前段のレジスタに対する制御論理とし
て、該前段のレジスタの信号保持状態を示す回路を生成
しないで、該第1の回路の出力に応答して該前段のレジ
スタへの入力の取り込みを指示する第3の回路を生成す
ることを特徴とする、パイプライン制御論理の自動生成
方法。 2、パイプライン制御の論理回路の構成要素を表す情報
と、論理回路の構成要素であるレジスタ上を信号が伝播
する動作を表す情報を格納する第1のファイルと、パイ
プライン制御により多段に接続されたレジスタ上を複数
の信号が並列に伝播し、レジスタに対し複数の信号が競
合した場合に対し、競合状態を解決するためにレジスタ
で信号を保持する動作を第1のファイルと併せて示す情
報として、レジスタの信号保持状態、及びレジスタの信
号保持条件を表す情報を格納する第2のファイルと、レ
ジスタの信号保持動作を制御する論理を構成するための
テンプレートとして、レジスタの信号格納可能性を示す
第1の論理テンプレートと、レジスタの信号保持状態を
示す第2の論理テンプレートと、レジスタの信号保持時
間を計測する第3の論理テンプレートと、レジスタの信
号保持解除条件の成立を示す第4の論理テンプレートの
4種の論理テンプレートを格納した第3のファイルの、
以上の3種のファイルを入力とし該入力情報から、レジ
スタに対する信号の競合状態を解決するためにレジスタ
で信号を保持する動作を制御する論理を生成する方法で
あって、第3のファイルの登録内容に基づいて第1のフ
ァイルに格納されたレジスタに対し第3のファイルの論
理テンプレートの割り当てを行い、第2のファイルの内
容に基づいて割り段てたテンプレートの要素数及びテン
プレート間の相互の結線関係を定義することで制御論理
を生成することを特徴とする、パイプライン制御論理を
生成することを特徴とする、パイプライン制御論理の自
動生成方法。 3、前記第1のファイルの情報を言語記述で表現し、第
2のファイルの情報をレジスタの信号保持条件を表す句
とレジスタの信号保持状態を表す句によって言語記述中
に表現した第4のファイルを有し、第4のファイルを第
1及び第2のファイルに変換しこれを入力として制御論
理を生成することを特徴とする、特許請求の範囲第2項
に記載のパイプライン制御論理の自動生成方法。 4、特許請求の範囲第1項又は第2項に記載の制御論理
自動生成方法によって生成されたパイプライン制御論理
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1053802A JPH02234274A (ja) | 1989-03-08 | 1989-03-08 | パイプライン制御論理の自動生成方法及び制御論理 |
| US07/489,917 US5274793A (en) | 1989-03-08 | 1990-03-07 | Automatic logic generation method for pipeline processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1053802A JPH02234274A (ja) | 1989-03-08 | 1989-03-08 | パイプライン制御論理の自動生成方法及び制御論理 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02234274A true JPH02234274A (ja) | 1990-09-17 |
Family
ID=12952946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1053802A Pending JPH02234274A (ja) | 1989-03-08 | 1989-03-08 | パイプライン制御論理の自動生成方法及び制御論理 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5274793A (ja) |
| JP (1) | JPH02234274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015125579A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社日立情報通信エンジニアリング | 論理回路設計方法及び方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530841A (en) * | 1990-12-21 | 1996-06-25 | Synopsys, Inc. | Method for converting a hardware independent user description of a logic circuit into hardware components |
| WO2004077555A1 (ja) * | 1992-03-31 | 2004-09-10 | Yasuo Jimbo | Lsi設計部品データの管理装置 |
| JP3175322B2 (ja) * | 1992-08-20 | 2001-06-11 | 株式会社日立製作所 | 論理自動生成方法 |
| JPH0765040A (ja) * | 1993-08-24 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 機能データインターフェース方法および機能データインターフェース装置 |
| US5502645A (en) * | 1993-11-05 | 1996-03-26 | Nec Usa, Inc. | Behavioral synthesis for reconfigurable datapath structures |
| US6044211A (en) * | 1994-03-14 | 2000-03-28 | C.A.E. Plus, Inc. | Method for graphically representing a digital device as a behavioral description with data and control flow elements, and for converting the behavioral description to a structural description |
| US5625565A (en) * | 1994-09-09 | 1997-04-29 | Cadence Design Systems, Inc. | System and method for generating a template for functional logic symbols |
| US5764951A (en) * | 1995-05-12 | 1998-06-09 | Synopsys, Inc. | Methods for automatically pipelining loops |
| US5862361A (en) * | 1995-09-07 | 1999-01-19 | C.A.E. Plus, Inc. | Sliced synchronous simulation engine for high speed simulation of integrated circuit behavior |
| JP2869379B2 (ja) * | 1996-03-15 | 1999-03-10 | 三菱電機株式会社 | プロセッサ合成システム及びプロセッサ合成方法 |
| JP2007272797A (ja) * | 2006-03-31 | 2007-10-18 | Toshiba Corp | パイプライン高位合成システム及び方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167060A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 自動論理設計方式 |
| JPS60204078A (ja) * | 1984-03-28 | 1985-10-15 | Hitachi Ltd | 自動論理設計システム |
| JPS61231670A (ja) * | 1985-04-08 | 1986-10-15 | Hitachi Ltd | 自動論理設計システム |
| JPS6324362A (ja) * | 1986-03-26 | 1988-02-01 | Hitachi Ltd | 自動論理設計システム |
| US4964056A (en) * | 1987-03-25 | 1990-10-16 | Hitachi, Ltd. | Automatic design system of logic circuit |
| US4816999A (en) * | 1987-05-20 | 1989-03-28 | International Business Machines Corporation | Method of detecting constants and removing redundant connections in a logic network |
| US5005136A (en) * | 1988-02-16 | 1991-04-02 | U.S. Philips Corporation | Silicon-compiler method and arrangement |
| US4965758A (en) * | 1988-03-01 | 1990-10-23 | Digital Equipment Corporation | Aiding the design of an operation having timing interactions by operating a computer system |
| US5133069A (en) * | 1989-01-13 | 1992-07-21 | Vlsi Technology, Inc. | Technique for placement of pipelining stages in multi-stage datapath elements with an automated circuit design system |
| US5111413A (en) * | 1989-03-24 | 1992-05-05 | Vantage Analysis Systems, Inc. | Computer-aided engineering |
| US5073855A (en) * | 1989-06-30 | 1991-12-17 | Bull Hn Information Systems Inc. | Resource conflict detection method and apparatus included in a pipelined processing unit |
| US5119495A (en) * | 1989-12-21 | 1992-06-02 | Bull Hn Information Systems Inc. | Minimizing hardware pipeline breaks using software scheduling techniques during compilation |
| US5163016A (en) * | 1990-03-06 | 1992-11-10 | At&T Bell Laboratories | Analytical development and verification of control-intensive systems |
-
1989
- 1989-03-08 JP JP1053802A patent/JPH02234274A/ja active Pending
-
1990
- 1990-03-07 US US07/489,917 patent/US5274793A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015125579A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社日立情報通信エンジニアリング | 論理回路設計方法及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5274793A (en) | 1993-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6367068B1 (en) | Dynamic parsing | |
| JPH0343661B2 (ja) | ||
| JPH02234274A (ja) | パイプライン制御論理の自動生成方法及び制御論理 | |
| Krishnamurthy et al. | Controlled natural language framework for generating assertions from hardware specifications | |
| CN114638184B (zh) | 门级电路的仿真方法、系统、存储介质及设备 | |
| CN110879710B (zh) | 一种rpg程序自动转成java程序的方法 | |
| WO2023087720A1 (zh) | 小程序生成方法、装置、设备及存储介质 | |
| US9378000B1 (en) | Determination of unreachable elements in a design | |
| CN102541614A (zh) | 基于代码分析的计算模块输入输出数据自动解析方法 | |
| Cyre | Capture, integration, and analysis of digital system requirements with conceptual graphs | |
| Lu et al. | AutoEDA: Enabling EDA flow automation through microservice-based LLM agents | |
| CN120509356B (zh) | 数据处理方法、装置、设备、存储介质及产品 | |
| Cartoni | Lexical morphology in machine translation: A feasibility study | |
| Norcliffe | Revisiting agent focus in Yucatec | |
| Corbett | An empirical evaluation of three methods for deadlock analysis of Ada tasking programs | |
| US6161081A (en) | Simulation model for a digital system | |
| US8024681B2 (en) | Hierarchical HDL processing method and non-transitory computer-readable storage medium | |
| US20090293036A1 (en) | Hardware description language and a system and methods for electronic design | |
| JP3582849B2 (ja) | 論理型プログラム検証方法 | |
| Harris et al. | Generation of Verification Artifacts from Natural Language Descriptions | |
| Odawara et al. | A symbolic functional description language | |
| JPS63132379A (ja) | 自然言語文生成方法 | |
| JPH0519187B2 (ja) | ||
| Jain et al. | A Parsing Tool for Short Linguistic Constructions: A Case Study for Indian Languages | |
| CN120430249A (zh) | 基于脚本扩展的动态逻辑优化eda综合工具实现方法及系统 |