JPH02235343A - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH02235343A JPH02235343A JP1056849A JP5684989A JPH02235343A JP H02235343 A JPH02235343 A JP H02235343A JP 1056849 A JP1056849 A JP 1056849A JP 5684989 A JP5684989 A JP 5684989A JP H02235343 A JPH02235343 A JP H02235343A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- mask
- base
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超高速・超高周波デバイスとして有望なヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）およびその製
造方法に関するものである．従来の技術 ＨＢＴの高速・高周波特性を向上させるためには，電流
利得遮断周波敗ｆ，，最大発振周波数ｆ．を大きくする
ことが重要である． 【．は近僚的に、 と表わされる．ここで、Ｒ，はベース抵抗、Ｃｂｃはベ
ース・コレクタ間容量である。ｆｍを大きくするために
は、（１３弐からわかるように、Ｒｈを小さくすること
が！ｌ題の一つである． Ｒｂはエミッタメサの両側にベース電極を設けた構造で
は、 １２ Ｌｓ ２
Ｌｅと表わされる．ここで、Ｒ３はベースのシート抵
抗、Ｌ６はエミッタの長さ、２６はエミッタの巾、ｌ．
，はエミッタメサとベース電極との距離、ρ．はベース
電極のコンタクト抵抗率である．ＨＢＴでは、ベースを
高ドーピングにできるためＲ，は小さくなり、また、高
速・高周波デバイスではｌ．を十分に小さくするため、
（２）式の第１項は十分に小さ《なるが、通常のフォト
リソグラフィーを用いる方法では、Ｉ！．ａｈを小さく
できないため第２項が太き《なる．これを解決するため
、？種の自己整合技術が開発され、！■をサブミクロン
のオーダで小さくし第２項を小さくできる技術が開発さ
れている．例えば、第２図はその一例である（例えば、
特願昭６１−１９３２９４号）．この製法では、基Ｆｉ
．ｌの上に、コレクタコンタクトを形成するための高ド
ーブの半導体層２、コレクタを形成するための半導体層
３、ベースを形成するための高ドーブの半導体層４、エ
ミンタを形成するための半導体層５、エミッタコンタク
トを形成するための高ドープの半導体層６からなる多層
構造材料（第２図（ａ））の上に、エミノタとなる部分
にエミッタマスク８を形成し、これをマスクとして湿式
エッチングを行ってエミッタメサを形成しベース層４を
露出すると、湿式エッチングによるアンダーカットのた
め、マスク８がエミッタメサ７をパラソル状に覆った構
造が形成される（第２図俤））．このあと、試料の表面
をフォトレジスト９で覆って平坦化し（第２図（Ｃ））
、ドライエッチングによりマスク８の頭部を露出し（第
２図（ｄｌ）、マスク８を選択的に除去してエミッタコ
ンククト層６ａの上面の露出した開札部１０を形成し（
第２図（ｅ））、その部分に蒸着とリフトオフによりエ
ミッタ電極１１を形成する（第２図（ｆ）），ついで、
エミッタ電極１１をマスクとして蒸着によりベース電極
ｌ２をエミッタメサ７に近接して自己整合で形成する（
第２図（自））．この方法では、エミッタ電極１１がエ
ミッタメサ７をパラソル状に覆うため、ベース・電極ｌ
２がエミッタメサ７にサブミクロンのオーダで近接して
形成される．この製造方法では、自己整合でエミッタ電
極ｌ１が形成されるため、ｌ０を十分に小さくでき、か
つ、前述したように！．，をサブミクロンのオーダで小
さくできるので、（２）式の第１項と第２項を十分に小
さ《し、Ｒ，を小さくできるメリットを有する。
ロ接合バイポーラトランジスタ（ＨＢＴ）およびその製
造方法に関するものである．従来の技術 ＨＢＴの高速・高周波特性を向上させるためには，電流
利得遮断周波敗ｆ，，最大発振周波数ｆ．を大きくする
ことが重要である． 【．は近僚的に、 と表わされる．ここで、Ｒ，はベース抵抗、Ｃｂｃはベ
ース・コレクタ間容量である。ｆｍを大きくするために
は、（１３弐からわかるように、Ｒｈを小さくすること
が！ｌ題の一つである． Ｒｂはエミッタメサの両側にベース電極を設けた構造で
は、 １２ Ｌｓ ２
Ｌｅと表わされる．ここで、Ｒ３はベースのシート抵
抗、Ｌ６はエミッタの長さ、２６はエミッタの巾、ｌ．
，はエミッタメサとベース電極との距離、ρ．はベース
電極のコンタクト抵抗率である．ＨＢＴでは、ベースを
高ドーピングにできるためＲ，は小さくなり、また、高
速・高周波デバイスではｌ．を十分に小さくするため、
（２）式の第１項は十分に小さ《なるが、通常のフォト
リソグラフィーを用いる方法では、Ｉ！．ａｈを小さく
できないため第２項が太き《なる．これを解決するため
、？種の自己整合技術が開発され、！■をサブミクロン
のオーダで小さくし第２項を小さくできる技術が開発さ
れている．例えば、第２図はその一例である（例えば、
特願昭６１−１９３２９４号）．この製法では、基Ｆｉ
．ｌの上に、コレクタコンタクトを形成するための高ド
ーブの半導体層２、コレクタを形成するための半導体層
３、ベースを形成するための高ドーブの半導体層４、エ
ミンタを形成するための半導体層５、エミッタコンタク
トを形成するための高ドープの半導体層６からなる多層
構造材料（第２図（ａ））の上に、エミノタとなる部分
にエミッタマスク８を形成し、これをマスクとして湿式
エッチングを行ってエミッタメサを形成しベース層４を
露出すると、湿式エッチングによるアンダーカットのた
め、マスク８がエミッタメサ７をパラソル状に覆った構
造が形成される（第２図俤））．このあと、試料の表面
をフォトレジスト９で覆って平坦化し（第２図（Ｃ））
、ドライエッチングによりマスク８の頭部を露出し（第
２図（ｄｌ）、マスク８を選択的に除去してエミッタコ
ンククト層６ａの上面の露出した開札部１０を形成し（
第２図（ｅ））、その部分に蒸着とリフトオフによりエ
ミッタ電極１１を形成する（第２図（ｆ）），ついで、
エミッタ電極１１をマスクとして蒸着によりベース電極
ｌ２をエミッタメサ７に近接して自己整合で形成する（
第２図（自））．この方法では、エミッタ電極１１がエ
ミッタメサ７をパラソル状に覆うため、ベース・電極ｌ
２がエミッタメサ７にサブミクロンのオーダで近接して
形成される．この製造方法では、自己整合でエミッタ電
極ｌ１が形成されるため、ｌ０を十分に小さくでき、か
つ、前述したように！．，をサブミクロンのオーダで小
さくできるので、（２）式の第１項と第２項を十分に小
さ《し、Ｒ，を小さくできるメリットを有する。
発明が解決しようとする課題
しかしながら、湿式エッチングにより、エミンタ・ベー
ス接合部１３が表面に露出するため、露出したその接合
の周辺部の表面再結合の増加によりベース電流！わが増
加し、次式、 β＝ ・
・・・・・（３）Ｉｂ で表わされる電流増幅率βが低下するという問題点があ
った． 課題を解決するための手段 上記課題を解決するために、本発明のＨＢＴは、露出し
たエミッタ・ベース接合部の近傍にエピタキシー形成し
た表面保護膜を付与した構造を有する．この構造を次の
製造方法で実現する。エミノタメサをパラソル状に覆っ
たエミッタマスクをマスクとして、表面保護膜をエピタ
キシー形成し、ついで、上方向からエミッタマスクをマ
スクとして異方性のドライエッチングを行うことにより
、エミッタマスクの直下の領域にエピタキシー形成され
た表面保護膜をそのままにして、この領域の外側のベー
ス領域にエピタキシー形成された表面保護膜を除去する
．ついで、従来の自己整合法を用いて、エミッタマスク
をエミッタ電極に転換し、ベース電極をエミッタメサに
近接して形成する．作用 本発明のＨＢＴの構造では、露出したエミッタ・ベース
接合部の近傍がエピタキシー形成された表面保護膜で覆
われているため、この領域の表面再結合中心の原因とな
る表面ダングリンドポンドが表面保護膜と結合し、再結
合中心の数が減少する．このため、再結合電流が減少し
、微小サイズのＨＢＴでもβが低下しない．また、これ
に加えて、ベース電極がエミッタメサにサブミクロンの
オーダで近接することができるので、ベース抵抗を小さ
くすることもできる。さらに、エミッタ電極が自己整合
で形成されるため、微細なＨＢＴでも作製できるので容
量を低減し高速・高周波特性の向上ができるというメリ
ットを有している．また、本発明の製造方法においては
、エミッタマスクがパラソル状にエミッタメサを覆って
いるので、表面保護膜をエピタキシー形成したのち、上
方向からのドライエッチングにより、表面再結合の最も
大きいエミッタ・ベース接合部の近傍だけに表面保護膜
を残して、他の部分のエピタキシー形成した表面保護膜
を効果的に除去することができる． 実施例 以下本発明の一実施例について、図面を用いて、詳細に
説明する． まず、従来法を用いてＡｌＧａＡｓ−ＧａＡｓ系材料か
らなる第２図（ａ）の多層構造材料の上に、エミッタと
なる部分にＳ ｉｏｘからなるエミッタマスク８を形成
し、これをマスクとして、Ｈ，Ｓｏ４−Ｈ２０２−Ｈ２
０系のエッチャントを用いてエノチングしベース層４を
露出してエミッタメサ７を形成する．これにより、エミ
ッタメサ７の上にＳｉＯｘエミッタマスクがパラソル状
に覆った第２図■》の構造を形成する．ついで、エミッ
タマスク８をマスクとして、分子線エピタキシー（ＭＢ
Ｅ）により、第１図（ａ）のように斜め方向ｌ５から、
非ドープのＧａＡｓ （ｕ−ＧａＡｓ）ｌ４を２００人
程度の厚さにエピタキシー形成する．ついで、上方向１
６からＣＨＦ，ガスを用いた異方性のドライエッチング
を行い、エミッタマスク８の直下の領域に形成されたｙ
−ＧａＡｓの表面保護膜ｌ４を残して、この外側のベー
ス領域に形成されたｕ−ＧａＡｓを除去する（第１図（
ハ））．ついで、従来の自己整合法である第２図（Ｃ）
ないし（噂のプロセスを用いて、エミッタマスク８をエ
ミッタ電極１１に転換し、さらにベース電極１２をエミ
ッタメサ７に近接して形成し第１図（Ｃ）の構造を形成
する． また、次のようにして第１図（Ｃ）の構造を形成できる
。第１図（ａ）のプロセスの後、第２図（Ｃ）ないし（
ｆ）のプロセスを用いてエミッタマスク８をエミッタ電
極１１に転換したのち、エミッタ電極ｌ１をマスクとし
てＣＨＦ８ガスを用いた異方性のドライエッチングによ
り、エミッタ電極２の直下の領域にあるｕ−Ｃ；ａＡｓ
を残して、その外側のべ一ス碩域にあるｕ−ＧａＡｓを
除去し、ついで、第２図（自）のプロセスを用いてベー
ス電極ｌ２をエミッタメサ７に近接して形成し第１図（
Ｃ）の構造を形成する． また、次のようにして第１図（Ｃ）の構造を形成するこ
ともできる．エミッタマスクＢをマスクとしてドライエ
ノチングを行ったあと、エミッタマスク８をマスクとし
て蒸着によりベース電極ｌ２をエミッタメサに近接して
形成し、ついで第２図（Ｃ）ないし（ｆ）のプロセスに
よりエミンタマスク８をエミッタ電極ｌ１に転換し、第
１図（Ｃ）の構造を形成する． 実施例では、ｎ−Ａｌｏ．ｚ Ｇａｏ，ｔ Ａｓエミッ
タ、Ｐ” −ＧａＡｓベースの表面保護膜としてｕ−Ｇ
ａＡｓを用いている゜が、ＧａＡｓと同じ■一Ｖ族材料
である非ドープのｕ Ａｌ！ＧａＡｓやその他の■−
ｖ族材料を用いることができることは勿論のことである
。また、Ｓｔ，Ｇｅなどの■族材料も■−■族材料への
エピタキシーが可能であるから用いることができる．要
するに、エミッタ，ベース材料の表面に露出したダング
リングボンドをエピタキシー形成により除去できればよ
い．また、実施例では、ＨＢＴ材料として Ａｊ！ＧａＡｓ−ＧａＡｓ系の材料を用いているが、他
の系の材料からなるＨＢＴでも本発明の構造および製造
方法を適用できることは勿論のことであまた、実施例で
は、エミッタマスクとしてＳｉＯｘを用いているが、Ｓ
ＩＮｘやその他の材料であっても、エミノタコンタクト
層と反応せず、フォトレジストに対して選択的に除去で
きる材料であれば種々のものを用いることができる。
ス接合部１３が表面に露出するため、露出したその接合
の周辺部の表面再結合の増加によりベース電流！わが増
加し、次式、 β＝ ・
・・・・・（３）Ｉｂ で表わされる電流増幅率βが低下するという問題点があ
った． 課題を解決するための手段 上記課題を解決するために、本発明のＨＢＴは、露出し
たエミッタ・ベース接合部の近傍にエピタキシー形成し
た表面保護膜を付与した構造を有する．この構造を次の
製造方法で実現する。エミノタメサをパラソル状に覆っ
たエミッタマスクをマスクとして、表面保護膜をエピタ
キシー形成し、ついで、上方向からエミッタマスクをマ
スクとして異方性のドライエッチングを行うことにより
、エミッタマスクの直下の領域にエピタキシー形成され
た表面保護膜をそのままにして、この領域の外側のベー
ス領域にエピタキシー形成された表面保護膜を除去する
．ついで、従来の自己整合法を用いて、エミッタマスク
をエミッタ電極に転換し、ベース電極をエミッタメサに
近接して形成する．作用 本発明のＨＢＴの構造では、露出したエミッタ・ベース
接合部の近傍がエピタキシー形成された表面保護膜で覆
われているため、この領域の表面再結合中心の原因とな
る表面ダングリンドポンドが表面保護膜と結合し、再結
合中心の数が減少する．このため、再結合電流が減少し
、微小サイズのＨＢＴでもβが低下しない．また、これ
に加えて、ベース電極がエミッタメサにサブミクロンの
オーダで近接することができるので、ベース抵抗を小さ
くすることもできる。さらに、エミッタ電極が自己整合
で形成されるため、微細なＨＢＴでも作製できるので容
量を低減し高速・高周波特性の向上ができるというメリ
ットを有している．また、本発明の製造方法においては
、エミッタマスクがパラソル状にエミッタメサを覆って
いるので、表面保護膜をエピタキシー形成したのち、上
方向からのドライエッチングにより、表面再結合の最も
大きいエミッタ・ベース接合部の近傍だけに表面保護膜
を残して、他の部分のエピタキシー形成した表面保護膜
を効果的に除去することができる． 実施例 以下本発明の一実施例について、図面を用いて、詳細に
説明する． まず、従来法を用いてＡｌＧａＡｓ−ＧａＡｓ系材料か
らなる第２図（ａ）の多層構造材料の上に、エミッタと
なる部分にＳ ｉｏｘからなるエミッタマスク８を形成
し、これをマスクとして、Ｈ，Ｓｏ４−Ｈ２０２−Ｈ２
０系のエッチャントを用いてエノチングしベース層４を
露出してエミッタメサ７を形成する．これにより、エミ
ッタメサ７の上にＳｉＯｘエミッタマスクがパラソル状
に覆った第２図■》の構造を形成する．ついで、エミッ
タマスク８をマスクとして、分子線エピタキシー（ＭＢ
Ｅ）により、第１図（ａ）のように斜め方向ｌ５から、
非ドープのＧａＡｓ （ｕ−ＧａＡｓ）ｌ４を２００人
程度の厚さにエピタキシー形成する．ついで、上方向１
６からＣＨＦ，ガスを用いた異方性のドライエッチング
を行い、エミッタマスク８の直下の領域に形成されたｙ
−ＧａＡｓの表面保護膜ｌ４を残して、この外側のベー
ス領域に形成されたｕ−ＧａＡｓを除去する（第１図（
ハ））．ついで、従来の自己整合法である第２図（Ｃ）
ないし（噂のプロセスを用いて、エミッタマスク８をエ
ミッタ電極１１に転換し、さらにベース電極１２をエミ
ッタメサ７に近接して形成し第１図（Ｃ）の構造を形成
する． また、次のようにして第１図（Ｃ）の構造を形成できる
。第１図（ａ）のプロセスの後、第２図（Ｃ）ないし（
ｆ）のプロセスを用いてエミッタマスク８をエミッタ電
極１１に転換したのち、エミッタ電極ｌ１をマスクとし
てＣＨＦ８ガスを用いた異方性のドライエッチングによ
り、エミッタ電極２の直下の領域にあるｕ−Ｃ；ａＡｓ
を残して、その外側のべ一ス碩域にあるｕ−ＧａＡｓを
除去し、ついで、第２図（自）のプロセスを用いてベー
ス電極ｌ２をエミッタメサ７に近接して形成し第１図（
Ｃ）の構造を形成する． また、次のようにして第１図（Ｃ）の構造を形成するこ
ともできる．エミッタマスクＢをマスクとしてドライエ
ノチングを行ったあと、エミッタマスク８をマスクとし
て蒸着によりベース電極ｌ２をエミッタメサに近接して
形成し、ついで第２図（Ｃ）ないし（ｆ）のプロセスに
よりエミンタマスク８をエミッタ電極ｌ１に転換し、第
１図（Ｃ）の構造を形成する． 実施例では、ｎ−Ａｌｏ．ｚ Ｇａｏ，ｔ Ａｓエミッ
タ、Ｐ” −ＧａＡｓベースの表面保護膜としてｕ−Ｇ
ａＡｓを用いている゜が、ＧａＡｓと同じ■一Ｖ族材料
である非ドープのｕ Ａｌ！ＧａＡｓやその他の■−
ｖ族材料を用いることができることは勿論のことである
。また、Ｓｔ，Ｇｅなどの■族材料も■−■族材料への
エピタキシーが可能であるから用いることができる．要
するに、エミッタ，ベース材料の表面に露出したダング
リングボンドをエピタキシー形成により除去できればよ
い．また、実施例では、ＨＢＴ材料として Ａｊ！ＧａＡｓ−ＧａＡｓ系の材料を用いているが、他
の系の材料からなるＨＢＴでも本発明の構造および製造
方法を適用できることは勿論のことであまた、実施例で
は、エミッタマスクとしてＳｉＯｘを用いているが、Ｓ
ＩＮｘやその他の材料であっても、エミノタコンタクト
層と反応せず、フォトレジストに対して選択的に除去で
きる材料であれば種々のものを用いることができる。
また、実施例では表面保護膜の形成法として、ＭＢＨに
より斜め方向から成長する方法を用いているが、これは
ＭＢＥでは異方性の成長が行われるためである．異方性
のないエピタキシー成長法を用いることもでき、その場
合にはＭＢＨの場合と違って斜め方向からエピタキシー
を行う必要はない． 発明の効果 本発明のＨＢＴの構造では、エミッタメサの周辺部の露
出したエミッタ・ベース結合の近傍がエピタキシー形成
した表面保護膜で覆われているため、表面再結合を抑制
することができる。このため、微小サイズのエミッタメ
サを有するＨＢＴにおける表面再結合による電流増幅率
βの低下を防止することができる。また、エミノタ電極
を自己整合で形成することができるので撓めて微小なＨ
ＢＴでも作製可能であるため、容量の低減が可能であり
、この面からもＨＢＴの高速・高周波特性の向上に有利
である．また、ベース電極をエミッタにサブミクロンの
オーダで近接して形成できるため、ベース抵抗の低減も
可能であり、ＨＢＩ’の高速・高周波特性の向上にこの
面からも有利な構造である。
より斜め方向から成長する方法を用いているが、これは
ＭＢＥでは異方性の成長が行われるためである．異方性
のないエピタキシー成長法を用いることもでき、その場
合にはＭＢＨの場合と違って斜め方向からエピタキシー
を行う必要はない． 発明の効果 本発明のＨＢＴの構造では、エミッタメサの周辺部の露
出したエミッタ・ベース結合の近傍がエピタキシー形成
した表面保護膜で覆われているため、表面再結合を抑制
することができる。このため、微小サイズのエミッタメ
サを有するＨＢＴにおける表面再結合による電流増幅率
βの低下を防止することができる。また、エミノタ電極
を自己整合で形成することができるので撓めて微小なＨ
ＢＴでも作製可能であるため、容量の低減が可能であり
、この面からもＨＢＴの高速・高周波特性の向上に有利
である．また、ベース電極をエミッタにサブミクロンの
オーダで近接して形成できるため、ベース抵抗の低減も
可能であり、ＨＢＩ’の高速・高周波特性の向上にこの
面からも有利な構造である。
本発明の製造方法では、エミンタメサと高温でも反応し
ないエミッタマスクを用いるため、高温で表面保！！＃
をエピタキシー形成することができ、かつ、エミッタマ
スクがパラソル状にエミンタメサを覆っているため、ド
ライエノチングにより、表面保護膜を表面再結合の最も
大きい部分にのみ形成できる．また、このパラソル状マ
スクまたはそれより転喚して形成したエミッタ電極を用
いてベース電極をエミノクメサに近接して形成できるた
め、ベース抵抗の顕著な低減もできる．また、エミノタ
電極が自己整合で形成できるため、ＨＢＴを微細化し容
量を低濾することができる。
ないエミッタマスクを用いるため、高温で表面保！！＃
をエピタキシー形成することができ、かつ、エミッタマ
スクがパラソル状にエミンタメサを覆っているため、ド
ライエノチングにより、表面保護膜を表面再結合の最も
大きい部分にのみ形成できる．また、このパラソル状マ
スクまたはそれより転喚して形成したエミッタ電極を用
いてベース電極をエミノクメサに近接して形成できるた
め、ベース抵抗の顕著な低減もできる．また、エミノタ
電極が自己整合で形成できるため、ＨＢＴを微細化し容
量を低濾することができる。
第１図は本発明のＨＢＴの製造方法および構造を示す断
面図、第２図は従来の製造方法および構造を示す断面図
である． ｌ・・・・・・半絶縁性のＧａＡｓ基板、２・・・・・
・コレクタコンタクトを形成するためのｎ” −ＧａＡ
ｓ，３・・・・・・コレクタを形成するためのｎ− −
Ｇ ａ Ａ ｓ ，４・・・・・・ベースを形成するた
めのＰ’ −ＧａＡｓ、５・・・・・・エミッタを形成
するためのｎ Ａｌｍ．３ Ｇａａ．，Ａｓ，５ａ・
’・”’５のエミッタ領域、６・・・・・・エミンタコ
ンタクトを形成するためのｎ”−ＧａＡｓ，６ａ・・・
・・・６のエミッタコンタクト領域、７・・・・・・エ
ミッタメサ、８・・・・・・ＳｉＯχエミッタマスク、
９・・・・・・フォトレジスト、ｌＯ・・・・・・６ａ
の上面の露出した開孔部、１１・・・・・・エミノタ電
極、１２・・・・・・ベース電極、・１３・・・・・・
露出したエミッタ・ベース接合部、ｌ４・・・・・・Ｕ
−ＧａＡｓ表面保護膜、ｌ５・・・・・・分子線エピ
タキシ、ｌ６・・・・・・ドライエッチング．第 １
図 ｊ５ ／ ／ ５：）” １４ 、〜４ ゝ〜３ ＝二二二二＝二２ ＼｛ 私１４ 一＝＝子 Ｈ−−’ｆｔｆｋ’ｒ’ｌ（ｓｕＡｓＬＭ反２−ｎ”−
ＧａＡｓｘＱ夕ｖンｑ＊Ｌｉ３−．ｎ−ＣｍＡ５フ一ク
９１ ＋−Ｐ”−θＡ５Ｎ−ズ畳 ＳＬ−ｎ−４Ｌ．ｚＱａａ．７．’Ｉｓエミ−，９４ｘ
収ｋ−Ｊｌ’Ｑ久Ａ５Ｌｂ）４ｊｙダ７）４４７−−Ｌ
ミ・ｊ４ゾプ ９−−ＳｉＯｘエミＱタマス２ ｌ−・エし：９ｔル ｆ２・−・〜−ズ電石＆ １３−１二ぐ．ｌ９へ゜一又七Ｆａレヤ＋４−ｕ−ｈＡ
ｘ人ｋ保Ｌ＜＃＜ １５−−−ら・各＾梨エピク〜 ＩＣ−・−ｋラ｛Ｌ−ノキンゲ ■＝＃ ｄ （ク
面図、第２図は従来の製造方法および構造を示す断面図
である． ｌ・・・・・・半絶縁性のＧａＡｓ基板、２・・・・・
・コレクタコンタクトを形成するためのｎ” −ＧａＡ
ｓ，３・・・・・・コレクタを形成するためのｎ− −
Ｇ ａ Ａ ｓ ，４・・・・・・ベースを形成するた
めのＰ’ −ＧａＡｓ、５・・・・・・エミッタを形成
するためのｎ Ａｌｍ．３ Ｇａａ．，Ａｓ，５ａ・
’・”’５のエミッタ領域、６・・・・・・エミンタコ
ンタクトを形成するためのｎ”−ＧａＡｓ，６ａ・・・
・・・６のエミッタコンタクト領域、７・・・・・・エ
ミッタメサ、８・・・・・・ＳｉＯχエミッタマスク、
９・・・・・・フォトレジスト、ｌＯ・・・・・・６ａ
の上面の露出した開孔部、１１・・・・・・エミノタ電
極、１２・・・・・・ベース電極、・１３・・・・・・
露出したエミッタ・ベース接合部、ｌ４・・・・・・Ｕ
−ＧａＡｓ表面保護膜、ｌ５・・・・・・分子線エピ
タキシ、ｌ６・・・・・・ドライエッチング．第 １
図 ｊ５ ／ ／ ５：）” １４ 、〜４ ゝ〜３ ＝二二二二＝二２ ＼｛ 私１４ 一＝＝子 Ｈ−−’ｆｔｆｋ’ｒ’ｌ（ｓｕＡｓＬＭ反２−ｎ”−
ＧａＡｓｘＱ夕ｖンｑ＊Ｌｉ３−．ｎ−ＣｍＡ５フ一ク
９１ ＋−Ｐ”−θＡ５Ｎ−ズ畳 ＳＬ−ｎ−４Ｌ．ｚＱａａ．７．’Ｉｓエミ−，９４ｘ
収ｋ−Ｊｌ’Ｑ久Ａ５Ｌｂ）４ｊｙダ７）４４７−−Ｌ
ミ・ｊ４ゾプ ９−−ＳｉＯｘエミＱタマス２ ｌ−・エし：９ｔル ｆ２・−・〜−ズ電石＆ １３−１二ぐ．ｌ９へ゜一又七Ｆａレヤ＋４−ｕ−ｈＡ
ｘ人ｋ保Ｌ＜＃＜ １５−−−ら・各＾梨エピク〜 ＩＣ−・−ｋラ｛Ｌ−ノキンゲ ■＝＃ ｄ （ク
Claims (10)
- （１）コレクタ、ベース、エミッタをこの順に基板上に
有するヘテロ接合バイポーラトランジスタにおいて、メ
サ型のエミッタを有し、かつ、露出したエミッタ・ベー
ス接合の近傍にエピタキシー形成した表面保護膜を有す
ることを特徴とするヘテロ接合バイポーラトランジスタ
。 - （２）エミッタメサをパラソル状に覆ったエミッタ電極
を有することを特徴とする請求項（１）記載のヘテロ接
合バイポーラトランジスタ。 - （３）エミッタ電極の直下のベース領域に隣接してベー
ス電極を有することを特徴とする請求項（２）記載のヘ
テロ接合バイポーラトランジスタ。 - （４）コレクタ、ベース、エミッタを形成するための半
導体層をこの順序で基板上に有するヘテロ接合バイポー
ラトランジスタを作製するための多層構造材料の上に、
エミッタとなる部分に形成したエミッタマスクを用いて
エッチングし、前記エミッタマスクがパラソル状に上面
を覆ったエミッタメサを形成し、かつ、ベースを形成す
るための半導体層を露出する工程１と、前記エミッタマ
スクをマスクとして用いて、露出したエミッタとベース
の表面に表面保護膜をエピタキシー形成する工程２と、
前記エミッタマスクをマスクとして上方からドライエッ
チングして前記エミッタマスク直下のベース領域の外側
のベース領域の上にエピタキシー形成された前記表面保
護膜を除去する工程３とを有することを特徴とするヘテ
ロ接合バイポーラトランジスタの製造方法。 - （５）工程３の後、試料の表面をフォトレジストで覆っ
て平坦化し、ドライエッチングにより前記エミッタマス
クの頭部を露出したのち、前記エミッタマスクを選択的
に除去してエミッタメサの上面の露出した開孔部を形成
し、その部分にエミッタ電極を蒸着とリフトオフにより
形成する工程４を有することを特徴とする請求項（４）
記載のヘテロ接合バイポーラトランジスタの製造方法。 - （６）工程４ののち、エミッタ電極をマスクとして蒸着
により、エミッタ電極直下のベース領域に隣接してベー
ス電極を形成する工程５を有することを特徴とする請求
項（５）記載のヘテロ接合バイポーラトランジスタの製
造方法。 - （７）工程３の後、エミッタマスクをマスクとして用い
て蒸着により、エミッタマスク直下のベース領域に隣接
してベース電極を形成する工程６を有することを特徴と
する請求項（４）記載のヘテロ接合バイポーラトランジ
スタの製造方法。 - （８）工程６の後、試料の表面をフォトレジストで覆っ
て平坦化し、ドライエッチングにより前記エミッタマス
クの頭部を露出したのち、前記エミッタマスクを選択的
に除去してエミッタメサの上面の露出した開孔部を形成
し、その部分にエミッタ電極を蒸着とリフトオフにより
形成する工程を有することを特徴とする請求項（７）記
載のヘテロ接合バイポーラトランジスタの製造方法。 - （９）コレクタ、ベース、エミッタを形成するための半
導体材料層をこの順序で基板上に有するヘテロ接合バイ
ポーラトランジスタを作製するための多層構造材料の上
に、エミッタとなる部分に形成したマスク（エミッタマ
スク）を用いてエッチングしてエミッタメサを形成し、
かつ、ベースを形成するための半導体層を露出する工程
と、前記エミッタマスクをマスクとして用いて、露出し
たエミッタとベースの表面に表面保護膜をエピタキシー
形成する工程と、表面をフォトレジストで覆って平坦化
し、ドライエッチングによりエミッタマスクの頭部を露
出し、エミッタマスクを選択的に除去してエミッタメサ
の上面の露出した開孔部を形成し、前記開孔部に蒸着と
リフトオフによりエミッタ電極を形成する工程と、前記
エミッタ電極をマスクとして上方からドライエッチング
して前記エミッタ電極の直下のベース領域の外側のベー
ス領域の上にエピタキシー形成された表面保護膜を除去
する工程とを有することを特徴とするヘテロ接合バイポ
ーラトランジスタの製造方法。 - （１０）請求項（９）記載のヘテロ接合バイポーラトラ
ンジスタの製造方法の工程の後、エミッタ電極をマスク
としてベース電極を蒸着によりエミッタメサに近接して
形成することを特徴とするヘテロ接合バイポーラトラン
ジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056849A JPH02235343A (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| EP19900302391 EP0387010A3 (en) | 1989-03-08 | 1990-03-06 | Hetero-junction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056849A JPH02235343A (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235343A true JPH02235343A (ja) | 1990-09-18 |
Family
ID=13038867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056849A Pending JPH02235343A (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235343A (ja) |
-
1989
- 1989-03-08 JP JP1056849A patent/JPH02235343A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| US5739062A (en) | Method of making bipolar transistor | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JPH02235343A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2770587B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3189878B2 (ja) | バイポーラトランジスタ | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3323368B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3470281B2 (ja) | 半導体装置の製造方法 | |
| JPH02235340A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| EP0387010A2 (en) | Hetero-junction bipolar transistor | |
| JP3558881B2 (ja) | 半導体素子の製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2830515B2 (ja) | 半導体装置，およびその製造方法 | |
| JPH08107117A (ja) | 化合物半導体装置及びその製造方法 |