JPH02236714A - アレイ型ディスク駆動機構システム及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンピューターの記憶システムに関する。本
発明は、特に、複数のディスク駆動機構をアレイに配列
し、該アレイに構成上の柔軟性を持たせることに関する
。該アレイの柔軟な特質としては、該ディスク駆動機構
の論理構成、利用可能な冗長性のレベル、及び予備のデ
ィスク駆動機構の配分がある。

（従来技術とその問題点） ディスク駆動機構は周知された記憶装置である。

ディスク駆動機構には基本的に２種類のものがある。そ
の一方は磁気媒体を使用するもの、他方は光ディスクを
使用するものである。記憶装置の性能を改善するために
、ディスク駆動機構の転送速度及び記憶密度を高める試
みがなされてきた。残念なことに、物理学の進歩は、コ
ンピューターシステムの速度に対する要求と歩調を合わ
せることが出来なかった。この様な限界があるので、並
列のチャネルを持っていてアクセス時間の短い太きな記
憶装置を作る試みがなされたが、構成要素の総数が増え
るので信鯨性に間題があった。

一つの実例は、ディスク駆動機構アレイの創出であった
。或るディスク駆動機構アレイがミクロポリス（Ｍｉｃ
ｒｏｐｏｌｉｓ　ｏｆ　Ｃｈａｔｓｗｏｒｔｈ，　Ｃｏ
）により組み立てられた．このアレイにおいては、上位
コンピューターはディスク駆動機構アレイを一つの大き
な記憶装置と看做す。しかし、冗長性技術を利用し、小
直径ディスク駆動機構を使って転送速度と信頼性とを高
めることが出来るので、性能は向上する．該ディスク駆
動機構アレイは、帯域幅の広いデータを記憶装置に書き
込むことを可能にするものであるので、有益である。即
ち、多数のディスク駆動機構があるので記憶装置への経
路が多数あることになり、従って、駆動機構が１個だけ
の場合よりも大量のデータをディスク駆動機構アレイと
の間でやり取りすることが出来る。

この剛直な構成の概念は、カリフォルニア大学バークレ
ー校からも開示されている。この大学のコンピューター
科学部は、ディスク駆動機構アレイの使用を論ずる論文
を出した。この論文は、ミラー付きディスク（ｍｉｒｒ
ｏｒｅｄ　ｄｉｓｋｓ）から始まって、性能及び信頬性
の異なる色々なものを通って進む、ディスクアレイの５
種類の編成の分類法を与えている。

第１レベルの編成は、ディスク駆動機構の信鯨性を改善
する慣習的方法であるミラーディスクを使用する。これ
は、データディスクへの書き込みが全てチェックディス
クへの書き込みでもあるので、高価な方法である。．ミ
ラー付きディスクを使ったタンデム社（Ｔａｎｄｅｍ　
　Ｃｏｒｐｏｒａｔｉｏｎ）は、読み出しを並列に行な
うことが出来る様にコントローラの数を２倍にした。

前記従来技術の論文の定めた第２レベルの編成は、ハミ
ングコードを使用する。このレベルは、チェックディス
クの数を減らそうとするものである。数個のアクセスが
ディスクのグループに対してあるので、第２レベルは、
或るグループのディスクを横断してデータのビット・イ
ンターリービングを行ない、次に充分なチェックディス
クを加えて単一のエラーを検出し訂正する。単一のバリ
ティディスクは単一のエラーを検出することが出来るが
、エラーを訂正するには充分なチェックディスクでエラ
ーのあるディスクを特定する必要がある。１０個のデー
タディスクのグループサイズについては４個のチェック
ディスクが必要であり、２５個のデータディスクでは５
個のチェックディスクが必要である。

更に、第３レベルでは、１グループ当り１個のチェック
ディスクについての概念的議論が提示されている。ディ
スクインターフェースに設けられた特別の信号を通じて
、又はエラーを検出し訂正するセクターの端部の余分の
チェック情報を通じて、多くのディスクコントローラは
、ディスクが故障したか否かを知らせることが出来る。

従来技術によると、故障したディスク上の情報は、残っ
ている良好なディスクのパリテイを計算し、次に、元の
完全なグループについて計算されたパリティとビット毎
に比較することにより、再構成される．これら二つのバ
リティが一致する時、故障したビットはＯであるか、さ
もなければ１である。

第４レベルでは、異なるディスクを横断する読み出し及
び書き込みが考慮される。当該グループ内の全てのディ
スクを横断する転送を散布する利点は、アレイ全体の転
送帯域幅を活用することが出来るので大きな又はグルー
プ化された転送時間が短縮されることである。次の欠点
も生じる。グループ内のディスクへの読み出し／書き込
みを実行するには、グループ内の全てのディスクへ読み
出し／書き込みを必要とする。また、ディスク同士が同
期化されていなければ、平均回転遅延が観察されない。

第４レベルは、読み出しについては平行性を達成するが
、グループへの書き込みはチェックディスクの読み出し
及び書き込みを必要とするので、書き込みはなお１グル
ープ当り１個の書き込みに限定される。

ところで、第５レベルは、チェックディスクを含む全て
のディスクを横断させてセクター毎にデータ及びチェッ
ク情報を分布させることについて論じている。第５レベ
ルは、グループ毎に複数の個別の書き込みを持つという
考えを支持する。従って、この構成では、第３及び第４
レベルのディスク当りの大転送性能と高使用可能容量率
を維持しながら第１レベルのディスク当り速度に近い速
度で小一読み出し一修正書き込みが行なわれる。

そこで、第５レベルは、単一の大きなディスク駆動機構
に較べて性能及び信鯨性が高い。

従来技術のこれらのレベルは、ディスクアレイの使用の
根底にある基本的ではあるが概念的な原理である。ディ
スク駆動機構アレイの５種類の剛直な構成が論じられ、
各々の利点及び欠点が提示された。タンデムとミクロポ
リスの実例も記載された。これらの実例は同様に剛直で
範囲が狭い。

各実例が、特定のユーザーに有益な一つの特徴を強調し
ている。これらの装置及び概念に伴う短所は、色々な顧
客の、或は単一の顧客の多様な必要に答える柔軟性を持
っていないことである。

色々な顧客は、格納するデータの種類及び量に応じて異
なる要求を持っている。また、同じ顧客が色々なデータ
を格納しなければならない場合もある。残念ながら、従
来技術は個々の性能及び／又は信頼性方式を提案するも
のに過ぎない。従来技術は、顧客の要求に答えるために
、帯域幅の大きさ、トランザクション速度、或は冗長性
の度合い等を決定する柔軟性を顧客に提供するものでは
ない。ディスク駆動機構アレイの開発コストが与えられ
ると、顧客に柔軟性を提供することが出来ないならば、
一つのアプリケーションについてのその設計は殆ど禁止
的に高価なリスクとなる。

（発明の概要） 従って、本発明の目的は、個々のディスク駆動機構の全
てをアレイ型ディスク駆動機構内に包含する１個の完全
なディスク駆動機構として、或は全ての別々のディスク
駆動機構の集合体として、或はそれの中間のディスク駆
動機構の構成として論理的に構成することの出来る柔軟
性を有するアレイ型ディスク駆動機構システムを提供す
ることである。

本発明の他の目的は、高い動作帯域幅又は高いトランザ
クション速度、又はその間の妥協態様を有するアレイ型
ディスク駆動機構システムを提供することである． 本発明の他の目的は、ユーザーの要求に応じてゼロから
複数のレベルの冗長性で作動するアレイ型ディスク駆動
機構システムを提供することである． 本発明の他の目的は、アレイ型ディスク駆動機構へのデ
ータのストライピングがブロックで行なわれるアレイ型
ディスク駆動機構システムを提供することである。

本発明の他も目的は、駆動機構を除去したり置換したり
してもアレイ型ディスク駆動機構の動作に影響が及ばな
い様になっているアレイ型ディスク駆動機構システムを
提供することである。

本発明の他の目的は、複数の予備ディスク駆動機構を持
っていて、その予備ディスク駆動機構が、除去されたデ
ィスク駆動機構或は欠陥のあるディスク駆動機構の論理
的地位を引き受ける様になっているアレイ型ディスク駆
動機構システムを提供することである。

本発明の他の目的は、オペレーティング・システムを内
蔵したディスクコントローラを有するアレイ型ディスク
駆動機構システムを提供することであるを提供すること
である。

本発明の他の目的は、コンピューターからの要求を待ち
合わせさせることの出来るディスクコントローラを有す
るアレイ型ディスク駆動機構システムを提供することで
ある。

本発明の他の目的は、コンピューターからの要求し対し
て優先順位を付けることの出来るアレイ型ディスク駆動
機構システムを提供することである。

本発明の他の目的は、百標を再設定することの出来る（
ｒｅｔａｒｇｅｔａｂｌｃ）ディスクコントローラソフ
トウェアを有するアレイ型ディスク駆動機構システムを
提供することである。

本発明の他の目的は、ディスク駆動機構のアレイ中のデ
ィスク駆動機構の位置を正しく画定することの出来るア
レイ型ディスク駆動機構システムを提供することである
。

本発明の更に他の目的は、共通のデータバスを介して接
続された複数のプロセッサー及びバッファ−の同時作動
に対処し得る様になっているアレイ型ディスク駆動機構
システムを提供することである。

これらの目的及びその他の関連する目的は、本書に開示
した新規なアレイ型ディスク駆動機構システム及び方法
の使用を通じて達成することが出来る。本発明によるア
レイ型ディスク駆動機構システムは、記憶装置をコンピ
ューターに提供するディスク駆動機構のアレイを有し、
該アレイは複数のディスク駆動機構を有する。このアレ
イに配置されたディスク駆動機構は、複数のチャネルか
らアクセスされ、その各チャネルが複数のディスク駆動
機構にアクセスする。

アレイに配置されたディスク駆動機構の論理的構成を、
コンピューターからは該アレイが考えられる随意のディ
スク駆動機構の配列として見える様に制御するディスク
制御手段が設けられ、これにより該アレイ型ディスク駆
動機構はコンピューターからは複数のディスク駆動機構
として見え、或は該アレイ内の全てのディスク駆動機構
から成る一つの大きなディスク駆動機構として見え、或
はその中間の随意の組み合わせとして見える様になる。

また、コンピューターから該アレイ型ディスク駆動機構
に読み出され或は逆に書き込まれるデータの冗長性に複
数のレベルを提供する手段も含まれる。最後に、該アレ
イ型ディスク駆動機構から読み出し又は書き込みされる
データに対してゼロから前記の複数の冗長性レベルで作
用することを可能にする、該ディスク制御手段により制
御される手段もある。

（実施例） 第１図には、アレイ型ディスク駆動機構システムの好適
な実施例１０が示されている．アレイ型ディスク駆動機
構システム１０は、コンピューター３２の記憶装置とし
て作用する。その第１の機能は、コンピューター３２か
らディスク駆動機構１４に対して読み出し及び書き込み
を行なうことである。読み出し及び書き込みの両方を言
い表わすためにデータ転送という用語を使う。トランザ
クションは、上位コンピューター３２からアレイ型ディ
スク駆動機構システム１０への１個の完全な読み出し又
は書き込み要求である。後述する様に、システム１０は
高トランザクション速度で大量のデータを転送させ、或
は少量ずつの他数個のデータを高トランザクション速度
で転送させ或はその中間の実現可能な組み合わせを行な
わせることの出来る柔軟性を提供する。

アレイ型ディスク駆動機構システム１０の好適な実施例
は、個々のディスク駆動機構１４のアレイ１２を有する
。該アレイ１２は、１１個の垂直なチャネル１６を有す
る様に配列されている。これらのチャネル１６は、各々
、６個のディスク駆動機構１４を有する。ディスク駆動
機構１４は、磁気型又は光学であり、第２図のＳＣＳＩ
データバス６０を通してチャネルコントローラ１８によ
りアクセスされる．しかし、ディスクアレイ１２のチャ
ネルやディスクの個数は、前記の個数には服定されない
。２２個のチャネルに何個のディスクを配置しても良い
。

各チャネルは小型コンピューターシステムインターフェ
ース（ＳＣＳＩ）チャネルコントローラ１８により制御
される。ｓｃｓｒコントローラ１８について以下に詳し
く説明する。チャネル１６は各々ｓｃｓｒコントローラ
１８を通して共通のデータバス２０にアクセスする。デ
ータバス２０上にはエラー訂正及び制御（ＥＣＣ）エン
ジン２２もある。ＥＣＣエンジン２２は、アレイ型ディ
スク駆動機構システム１０ソフトウエアと共同して、デ
ィスク駆動機構１４に格納されるデータに１ないし２レ
ベルの冗長性を与える。

システムディスクコントローラ２４はアレイ型ディスク
駆動機構システム１０のための主コントローラである。

コントローラ２４はマイクロプロセッサ２５を有する。

マイクロプロセッサ２５は１秒当り１千万回の演算を行
なう能力を持っている。このマイクロプロセッサ２５は
、そのアーキテクチャがアレイ型ディスク駆動機構シス
テム１０の動作に特に適しているので選ばれたものであ
る。ディスクコントローラ２４は、更に、命令キャッシ
ュ２６と、該命令キャッシュ２６に隣接するオペランド
キャッシュ２８とを包含する。オペランドキャッシュ２
８は６４Ｋバイトの容量を持っている。書き込みバッフ
ァ−３０もディスクコントローラ２４内に設けられてい
る。

ディスクコントローラ２４は、メモリー及び冗長性配分
の見地から、アレイ型ディスク駆動機構及びコンピュー
ター３２間のデータ転送を制御する。コンピューター３
２とアレイ型ディスク駆動機構システム１０との間の通
信を容易にするために、上位インターフェースカード３
４がコンピューター３２の内部に置かれている。上位イ
ンターフェースカード３４は、上位ＶＭＥバス３６と、
コンピューター３２をディスクアレイシステム１０に接
続するＤＭＡケーブル３８との間のインターフェース兼
バッファーとして作用する。

ＤＭＡケーブル３８はケーブル・駆動機構４０に接続さ
れている。ケーブル駆動機構４０は２方向バッファーで
ある。これは、他方の端部においてはデータバス２０に
接続されて、ケーブル３８からのデータをデータバス２
０に送り、或はその逆に送る。

マイクロプロセッサメモリー４２　（これをメモリーバ
ッファ−４２とも称する）もデータバス２０上に配置さ
れている。書き込み要求時にコンピューターからデータ
が書き込まれる時、そのデータはこのバッファーに格納
される。コンピューター読み出し要求に応じてデータが
ディスク駆動機構から読み出される時、そのデータも同
様にこのマイクロプロセッサメモリー４２に格納される
．エラー検出及び訂正装置４４がマイクロプロセッサメ
モリー４２に接続されている。これは、マイクロプロセ
ッサメモリー４２に読み書きされる全てのデータに対し
てエラー検出及び訂正の方式を実行する。これは、ＥＣ
Ｃエンジン２２の実行する冗長性には無関係である。

最後に、顧客エンジニアリング・パネル４６が設けられ
ている。これも共通データバス２０に接続されている。

顧客エンジニアリング・パネル４６は複数の機能を提供
する。その巾には、診断ソフトウェアを走らせるための
データバス２０への顧客のアクセスを可能にする機能と
、ディスク駆動機構の論理的構成を変更するためのソフ
トウェアの入力を可能にするフロッピー駆動機構を提供
する機能と、保守ソフトウェアを走らせるｍ能とがある
。顧客エンジニアリング・パネル４６は、保守マイクロ
プロセッサの一つを収容する。このプロセッサーは、デ
ィスクコントローラ２４と共に、保守プロセス（詳しく
後述する）を走らせる。

顧客エンジニアリング・パネルは、当該技術分野におい
て広く知られているものである。

アレイ型ディスク駆動機構システムのハードウェア アレイ型ディスク駆動機構システム１０のハードウェア
に関して、第１図の左側に注目する。上位インターフェ
ースカード３４はコンピューター３２内に置かれている
。設計に関しては該カードは単純なカードで、色々なイ
ンターフェースを持った顧客の便宜を計るために色々な
インターフェースに適用することの出来るカードである
。また、このインターフェースを、色々なインターフェ
ースのうちのいずれかを提供するディスクコントローラ
２４内に置くことも出来る。好適な実施例では、選択さ
れたインターフェースは標準的国際インターフェースで
あるＶＭＥであった。ケーブル３８はＤＭＡ　（直接メ
モリーアクセス）ケーブルである。それは、インターフ
ェースの保護される無指定３２ビットデータラインであ
る。ケーブル３８は、実際にはプロセッサーカード４８
上にあるケーブル駆動装置４０を通って伸びる。ケーブ
ル駆動装置４０は、カード４８上のいわゆるＴＴＩ．（
トランジスタートランジスターロジック）信号を、上位
コンピューター３２に送り返されるデータ及び状況のた
めのケーブル３８の差分信号に変換する。

ケーブル３８には、５０種類の信号を与える１００個の
ピンがある。この５０種類のうち、３２種類はデータピ
ットであり、残りは制御信号のいずれかのパリティであ
る。差分信号を使うので、上位コンピューター３２とカ
ード４８上のアレイ型ディスク駆動機構１０との間のグ
ラウンド電位の差に起因する問題を解消することが出来
る。

プロセッサーカ一ド４８上のデータ信号は、普通は０−
５ボルトのディジタルロジックであるＴＴＬ信号である
。

ケーブル駆動装置４０を介して上位コンピューターから
アレイ型ディスク駆動機構に到来するデータは、最初は
マイクロプロセッサメモリー４２に格納される。エラー
検出及び訂正装置４４は、マイクロプロセッサメモリー
４２に書き込まれ、その後に読み出されるデータについ
てのエラー訂正及び検出を行なう。装置４４は、マイク
ロプロセッサメモリーに出入りするデータにのみ作用す
る。装置４４は、データの修正型ハミングコード・オペ
レーションを行なう。修正型ハミングコードは当該技術
分野において周知されている．これは全ての２ビット・
エラーを検出する。メモリーパフファ−４２に随伴する
ハミングコードは、メモリーに書き込まれる検査ビット
を生成する。読み出し時には、それは、検査ビットを生
成し、データに対して検査を行ない、所要の訂正を行な
う．ハミングコードが生成される時、上位コンピュータ
ー３２から来るパリティも検査される，インターフェー
ス・カッド３４はそのデータについてのバリティを生成
し、その同じバリティがハミングコードを下って送られ
、ハミングコードはパリティビットを剥取って検査ビッ
トを生成する。逆に、データがマイクロプロセッサメモ
リー４２から読み出される時には、検査ビットが検査さ
れ、バイトレベルバリティが再生されるので、内部バス
の全てが３２ビットのデータと４ビットのパリティとを
持つことになる。

好適な実施例においては、マイクロプロセッサメモリー
４２は、集積回路（ＩＣ）チップとして包装されたＲＡ
Ｍである。従って、ＩＣチップを所望の大きさのメモリ
ーと置換することにより、マイクロプロセッサメモリー
の大きさを増減することが出来る。マイクロプロセッサ
メモリー４２は二つの機能を持っている。その一つは速
度整合である。換言すれば、該メモリーは、上位コンピ
ューター３２の取ることの出来る随意の速度で上位コン
ピューター３２と転送を行なうことを可能にするもので
ある。また、マイクロプロセッサメモリー４２は、スト
ライピング・データの蓄積が行なわれる場所にある。上
位コンピューターから受け取られたデータはマイクロプ
ロセッサメモリー４２のセグメントに置かれる。同じく
、ディスク駆動機構アレイｌ２からのデータは、上位コ
ンピューター３２へのバス上に置かれる前にマイクロプ
ロセッサメモリー４２にセグメントとして収集される。

これらのセグメントは一般にストライプと呼ばれ、該セ
グメントをアレイ型ディスク駆動機構の全体に亘って配
置する特別の方法をストライピングと称する。

ストライピング手段は、単一のデータファイル（上位コ
ンピューターからのデータの完全なトランザクション）
を多数のディスク駆動機構を越えて渡して、信顧性を高
め、トランザクション時間を速める。仮に一つの駆動機
構が悪くなっても、他の駆動機構上のデータには影響が
及ばない。また、チャネルコントローラ１８が並列処理
能力を持っているので、データを複数のディスク駆動機
構に書き込むことにより、トランザクション速度を向上
させることが出来る。例えば、１秒当り１メガバイトで
各々機能する２個のディスク駆動機構があり、２キロバ
イトのファイルにストライピングが行なわれる場合、１
キロバイトのデータが各ディスク駆動機構に書き込まれ
、実効転送速度は毎秒２メガバイトとなる。アレイ型デ
ィスク駆動機構システム１０は記憶装置であり、殆どの
上位コンピューターはそれ自身の内部キャッシェメモリ
ーを持っているので、マイクロプロセッサメモリー４２
はキャッシュメモリーの代わりに使われる。このマイク
ロプロセッサメモリー４２は、先読み（ｒｅａｄ　　ａ
ｈｅａｄｓ）その他の性能向上動作を行なう様にも使う
ことの出来るものである。

データがマイクロプロセッサメモリー４２に格納される
と、ＤＭＡがマイクロプロセッサメモリー４２から装置
４４のハミングコードを通してデ一タバス２０へ、更に
ディスク駆動機構アレイ１２へ立てられる．ＤＭＡは、
単に、転送がハードウェア制御され、プロセッサーの介
在が無いことを意味する。バスの各サイクルで別々の情
報転送が行なわれる。ＤＭＡは一般には開始アドレスを
与え、次に、特別のトランザクションについての全ての
データを転送するのに充分な回数の連続する転送を行な
う。実際には、アドレスは、アドレスと、ディスクと、
到来するデータが格納されることとなるセクターの番号
とを指定する。そこで、開始アドレスが与えられ、次に
、アドレス空間の配分を別に行なうことなく、５１２バ
イトのデータのバーストが転送される。ワードバースト
の大きさはＬ　Ｑ　２　４，又は１　５　３　６、又は
２０４８等である。

この点で、ディスクは、中心から始まって該中心から半
径方向外方に増大する複数の円筒形区域から成ることに
注意することが大切である。これらの区域は、各々、複
数のセクターから成る。ディスクコントローラ２４の視
点から、これらのセクターは、ゼロから始まって、その
ディスク上のセクターの総数に至る番号を順に付される
。セクターの普通の大きさは５１２バイトである。

５１２バイトの倍数も容易に使用することが出来る。各
ディスク１４は同一である。従って、ディスク５上のセ
クタ一番号Ｏのディスク５に関しての位置は、ディスク
１１上のセクタ一番号Ｏのディスク１１に関しての位置
と同じ位置にある、等々である。ディスク１４は、番号
Ｏから始まり、６５に至る。

アレイ１２において、データは複数のチャネルコントロ
ーラ１８に受信される。アレイ１２の１１個のチャネル
の各々に１個のチャネルコントローラ１８が設けられて
いる。例えば右端のチャネル１９を予備として指定する
ことが出来る。各チャネルコントローラ１８は相当の量
のハードウェアから成る。第２図を参照すると、該ハー
ドウエアは８ビットマイクロプロセッサ５０、３２キロ
バイトのダイナミックＲＡＭ又はスタティックＲＡＭ　
（ランダムアクセスメモリー）５２、２ボ一トＲＡＭ　
（ＤＲＡＭ）５４、ＤＭＡエンジン５６及び８ビット小
型コンピューターインターフェースシステムインターフ
ェース（ＳＣＳＩ）チャネルプロセッサー５８を含む。

一旦チャネルコントローラ１８内で、ＳＣＳ　Ｉプロセ
ッサー５８はデータをディスク駆動機構にＤＭＡする。

チャネルコントローラ１８は、マイクロプロセッサメモ
リー４２から受信されたディスクについてパリティ処理
をする。このパリティはＳＣＳ　Ｉコントローラ１８を
通じてディスク駆動機構１４に渡される。データを通す
ＳＣＳ　Ｉバス６０は９ビット幅（８データピットと１
パリティビット）である。エンベデッドＳＣＳ　Ｉコン
トローラが各ディスク駆動機構１４に配置されている。

このエンベデッ｝’ＳＣＳＩコントローラはバリティビ
ットを生成し、このバリティビットを、対応するチャネ
ルコントローラ１８から送られて来たものと比較する。

この検査は、データがディスクに書き込まれる前に行な
われる。上記のパリティ方式のいずれかで検出されたエ
ラーとハミングコードとはディスクコントローラ２４で
ログされる。

エンベテフドＳＣＳＩコントローラの使ウパリティ又は
エラーの検出及び訂正の方式は一般にファイアコードと
称する。ファイアコードは、非常に長いフィールド内で
エラーの短いバーストを検出し訂正する全く別の数学的
コードである。ファイアコードは、ほぼ１９５５年以来
ディスク駆動機構に使われてきており、当該技術分野で
周知されている。ファイアコード生成器、マイクロプロ
セッサ及びマイクロプロセッサメモリーは全てディスク
駆動機構１４自体の中に配置されている。

再び第１図を参照すると、ディスクコントローラ２４は
アレイ型ディスクシステム１０の主プロセッサーである
。ＳＣＳＩチャネルコントローラ１８も、各々、マイク
ロプロセッサ５０を持っている。これらプロセッサー２
４及び５０は各々バス調停能力を持っている。バス調停
及びバス配分を行なうために「グレイコード」生成器が
使われる。グレイコードは当該技術分野で周知されてい
る。バスアクセス能力を持ったプロセッサー及びメモリ
ーは、いずれも、ＤＭＡ　（直接メモリーアクセス）転
送をすることが出来る．グレイコード生成器は、各チャ
ネルに待ち合わせされたものがあって且つ要求があれば
、各チャネルがＤＭＡをおこなうことを可能にする。Ｓ
ＣＳＩコントローラプロセッサー５０の各々は、ダレイ
コード生成器が該コントローラがＤＭＡを行なうことを
許す様に゜なった時に生成することの出来る割り込みを
持っている。従って、複数のデータ転送トランザクショ
ンがコントローラ１８で同時に処理され得る。一つのコ
ントローラ１８がディスクアレイ１２に読み書きしてい
る間に他のコントローラ１８がデータバス２０にアクセ
スすることが出来る。ディスクコントローラ２４は、デ
ータバス２０の１回おきのアクセスサイクルを与えられ
るという優先順位を持っている。

ディスクコントローラ２４は、基本的には、（第１図の
）マイクロプロセッサ２５と、該マイクロプロセッサの
キャッシュ及びバッファーの上で走らされるソフトウェ
アである。適当なマイクロプロセッサは、カリフォルニ
ア州サニーベールのＭＩＰＳの製造しているＭＩＰＳ　
　Ｒ２０００である。マイクロプロセッサ２５、命令キ
ャッシュ２６、オペランドキャッシュ２８、及び書き込
みバッファ−３０の組み合わせがディスクコントローラ
２４を構成する。保守プロセッサー２７もディスクコン
トローラ２４内のマイクロプロセッサ２５に配置されて
いる。これは保守機能を行なう。

保守装置は、保守プロセッサー２７と、顧客エンジニア
リングパネル４６内に配置された第２の保守プロセッサ
ー４５とから成る。第２保守プロセッサー４５は、スイ
ッチと、装置の状況を示すランプとを制御する。２個以
上のアレイ型ディスク駆動機構システム１０がコンピュ
ーターに接続される場合には、追加のシステム１０はデ
ィスクコントローラ２４を持たなくても良い。最初のシ
ステムのディスクコントローラ２４が使用される．しか
し、追加のシステムは、ディスクの状況と割り込みとを
監視／制御する、それ自身の第２保守プロセッサー４５
を有する。該保守プロセッサーは、保守装置において作
動する。

ディスクコントローラ２４に戻ると、該ディスクコント
ローラ２４の命令キャッシュ２６は６４キロバイトのス
ペースを持っていて、極めて頻繁に要求されるディスク
コントローラ２４の命令を格納する。ディスクコントロ
ーラ２４に対する命令のセントはマイクロプロセッサメ
モリー４２に格納される。命令は、使用される時にディ
スクコントローラ２４により呼び出されて命令キャッシ
ュ２６に格納される。命令キャッシュ２６は約９０−９
５％のビット率を有する。即ち、ディスクコントローラ
２６は、別の低速マイクロプロセッサメモリー４２まで
出て行って命令を得る代わりに、希望する命令を命令キ
ャッシュから９０−９５％の時間得ることが出来る。命
令キャッシュ２６はディスクコントローラがプロセッサ
ー速度を維持することを可能にする。

ディスクコントローラには６４キロバイトのオペランド
キャッシュ２８とスタティックメモリー書き込みバッフ
ァ−３０も取り付けられている。

オペランドキャッシュ２８はソフトウェアデータ用であ
って、顧客データ用ではない。キャッシュ２８は、ディ
スク駆動機構１４に書き込まれる顧客データを全く内蔵
していない。例えば、ソフトウェアデータは、未決のト
ランザクションの量はどの程度か？、データはどの様な
コンピューターから到来したか？、それはどんな種類の
データか？、等々である。マイクロプロセッサメモリー
４２はディスクコントローラ２４より相当遅い速度で作
動する。マイクロプロセッサメモリーは約１５０ナノ秒
で走る。オペランドキャッシュ及び命令キャッシュは約
２５ナノ秒で走る。従って、マイクロプロセッサメモリ
ー４２に読み出し又は書き込みを１回行なうのに要する
のと同じ時間でスタティックＲＡＭ３０に６回の読み出
し又は６回の書き込みを行なうことが出来る。スタティ
ックＲＡＭ書き込みバッファ−３０は、本質的に、ディ
スクコントローラ２４とマイクロプロセッサメモリー　
４２との間の速度整合装置である。

エー晋　び′ エラー訂正及び制｛ＩＩ（ＥＣＣ）ハードウェア又はエ
ンジン２２はデータバス２０上に置かれている。

ＥＣＣエンジン２２は、ディスクコントローラ２４の走
らせるソフトウエアと共同して２レベルに及ぶ冗長性を
提供する。この冗長動作は実際には５個の面を持ってい
る。その第１は、ｓｃｓｒコントローラ１８であり、こ
れは、エラーについての情報を報告する時にディスク駆
動機構１４にエラーについて質問をする。第２は、排他
的ＯＲ冗長性情報生成器である。第３は、リードーソロ
モン冗長性情報生成器である。第４は、冗長性シンドロ
ームの生成である。第５は、冗長性プログラムを調整す
るディスクコントローラで走らされるソフトウエアであ
る。

冗長性は、失われたデータを数学的に再生する追加のデ
ータ記憶容量又は記憶装置を利用する。

排他的ＯＲ及びリードーソロモン冗長性情報の具体的計
算はエラー訂正及び制御（ＥＣＣ）エンジン２２により
行なわれる。顧客が１レベルの冗長性を希望するならば
、排他的ＯＲ冗長性アルゴリズムが作動可能にされる。

顧客が２レベルの冗長性を希望するならば、ｐ及びｑの
両方の冗長性が設けられる。記述を簡潔にするために、
排他的ＯＲ冗長性を「ｐ冗長性」と称する。同様に、リ
ードーソロモンを「ｑ冗長性」と称する。

ＥＣＣエンジン２２は、データがディスクコントローラ
２４からチャネルコントローラ１８へデータバス２０に
沿ってＤＭＡされる時にｐ冗長性及びｑ冗長性を計算す
る。例えば、３セクター相当のデータがデータバス２０
を介して色々な駆動機構に転送されていて、１レベルの
冗長性が望ましい場合には、ｐ冗長性情報を含む追加の
セクターがＥＣＣエンジン２２により計算されて４番目
の駆動機構に書き込まれる。同じ３セクターのデータに
ついて、２レベルの冗長性が望ましい場合には、ＥＣＣ
エンジン２２の計算したｐ冗長性及びｑ冗長性が第４及
び第５の駆動機構にそれぞれ書き込まれる。

ハードウェアの設計は、データがデータバス２０に沿っ
て転送される時に冗長性の計算が「大急ぎで」　（“ｏ
ｎ　ｔｈｅ．ｆｌｙ”）行なわれる様になっている。即
ち、ハードウェアで行なわれる冗長性計算は、データバ
ス２０に沿うデータの各トランザクションについて行な
われる。ｐ冗長性及び冗長性関数はデータバス上のデー
タ信号で単純にクロックされる。これらの関数の結果が
ディスク駆動ａ構ｌ４に書き込まれるか否かは完全にソ
フトウェアで制御される。若し顧客が冗長性を全く希望
しなければ、ディスクコントローラ２４のソフトウェア
は、冗長性関数を計算しない様にアレイ型ディスク駆動
機構システム１０を構成する。顧客がたった１レベルの
冗長性を希望するならば、アレイ型ディスク駆動機構シ
ステム１０はｐ冗長性情報のみをディスクに書き込む様
に構成される。

同様に、２レベルの冗長性が要求される場合には、ＥＣ
Ｃエンジン２２により計算されたｐ冗長性及びｑ冗長性
の両方がディスクに書き込まれる。

ＥＣＣハー゛ウェア 第３図を参照するは、ＥＣＣエンジンのプロック図が示
されている．ｐ冗長性について最初に説明する。ディス
クに書き込むべき情報セクターを３個持っているとディ
スクコントローラ２４が判断すると、該ディスクコント
ローラは情報の各ブロックに同じトランザクションの一
部であるとのタグを付する。実例として、３ブロックの
うちの第１のブロックは、（第１図の）第１チャネルコ
ントローラ１８ａに送られて該コントローラ１８ａのデ
ィスク駆動機構１４の一つのセクターに書き込まれる（
換言すれば、該セクターにストライピングされる）。一
一方、データバス上で第１ブロックのデータはＥＣＣエ
ンジン２２によりビックアップされ排他的ＯＲ機能ブロ
ック６４を通して走らされて、ここで全部ゼロと排他的
ＯＲ演算される。従って、機能ブロック６４の出力は、
入力されたものと同じである。この出力はＤＰＲＡＭ６
２に格納される。

情報の第２ブロックはディスクコントローラ２４により
第２チャネルコントローラ１８ｂに転送され、第２コン
トローラ１８ｂのディスク駆動機構１４の一つの適当な
セクターに書き込まれる．情報の第２ブロックはＥＣＣ
エンジン２２によりデータバス２０から取り出される。

それは次に、ＤＰＲＡＭ６２内の場所から検索された第
１情報ブロックと排他的ＯＲ演算される。この排他的Ｏ
Ｒ関数の結果は第１排他的ＯＲ演算の結果と同じＤＰＲ
ＡＭ６　２内の記憶場所に格納される．同様に、情報の
第３ブロックが（ストライピングを行なうために）ディ
スクコントローラ２４により第３チャネルコントローラ
１８ｃに送られる時、該第３ブロックはｐ冗長性関数ブ
ロック６４により先の排他的ＯＲ関数の結果と排他的Ｏ
Ｒ演算される。この結果は３セクター相当のデータの全
部の排他的ＯＲである。該関数は１ビットずつ行なわれ
るが、結果は５１２ブロックのｐ冗長性として得られる
。この関数は、このトランザクションについての先の結
果と同じＤＰＲＡＭ６２内の記憶場所に読み込まれる。

ＥＣＣエンジンは、ディスクコントローラ２４により送
られた３個のデータブロックの各々のタグ又はトランザ
クション番号を監視する。第３データブロックが残りと
排他的ＯＲ演算されてあると見ると、ＥＣＣエンジンは
同じＤＰＲＡＭ６２は、又はチャネル、の記憶場所にあ
るｐ冗長性関数の結果ブロックを第４セクターに書き込
む。トランザクションはこの時完成し、３セクターのデ
ータとｐ冗長性の１セクターがディスクに書き込まれて
ある。

読み出し時に、冗長性セクターに対して、データセクタ
ーにエラーが検出されると、ｐ冗長性は、失われたデー
タを再生することが出来る。ＳＣＳＴコントローラ１８
は、どのセクターから読み出しが出来なかったかを書き
留めてある。それは、これについてディスクコントロー
ラに知らせる。すると、ディスクコントローラ２４は、
上記の例をたどると、正しいデータを持っている２個の
駆動機構を知る。３個のディスクのうちの２個が知られ
て、３個全部についてのバリティ（ｐ冗長性）も知られ
れば、失われたセクターについて各ビットを再生するの
は節単なプロセスである。他と排他的ＯＲ演算された時
、ｐ冗長性セクターを作るのはどちらかの状態でなけれ
ばならない。ＥＣＣエンジン２２は、この計算を自動的
に行ない、その結果をＤＰＲＡＭ６２に置く。

ＤＰＲＡＭ６２内の、結果が格納される記憶場所の各々
がチャネルと称される。ＤＰＲＡＭ６　２内には１６個
のチャネルがあり、その各々が５１２ビットのボリュー
・ム（データ転送ブロックの大きさ）を持っている。も
っと多数のチャネル、例えば１２８又は２５６チャネル
、を使用することも出来る。データがデータバス２０で
転送され且つ冗長性が行なわれるべき時には、ディスク
コントローラ２４は、これらのチャネルの一つを初期化
し、作動可能にするので、冗長性関数を生成して、初期
化されたチャネルにそれを格納することが出来る。動作
が完了すると、即ち、冗長性情報がディスクに書き込ま
れると、同チャネルを再初期化して他のデータ転送冗長
性動作に使用することが出来る。

２レベルの冗長性が必要であれば、上記の様にｐ冗長性
が行なわれるのに加えて、ｑ冗長性が行なわれる。ｑ冗
長性関数はりードーソロモン・アルゴリズムである。リ
ードーソロモン・アルゴリズムは、基本的に、３個のセ
クター内のデータを特別の多項式に乗じる計算から成り
、この特別の多項式は、データを特定するのに使うこと
の出来る定数である。リードーソロモンは周知のアルゴ
リズムである。前記した様に、ｐ冗長性と関連して、デ
ィスクコントローラ２４により第１チャネル１８ａに転
送されるデータの第１ブロックは、ｑ関数ブロック６８
に入力される。これは、共通のＥＣＣバス７０が両方の
関数ブロック６４及び６８をデータバス２０に接続する
ので、該データがｐ関数ブロック６４に入力されるのと
同時に行なわれる。ｑ関数ブロック６８において、第１
ブロックのデータに特別の多項式（明確な定数）が乗じ
られる。

完了後、結果はｑ冗長性ＤＰＲＡＭ６６内の記憶場所、
又はチャネル、に格納される。第２セクターのデータが
データバス２０で転送される時、第１乗算の結果と組み
合わされて同じｑ関数がそれに行なわれる。この結果は
、ＤＰＲＡＭ６６内の、第１の結果が格納されたのと同
じ記憶場所に格納される。第３ブロックのデータは同様
に処理され、それに対するｑ冗長性演算の結果は、ＤＰ
ＲＡＭ内の、同じトランザクション番号のブロックにつ
いての先の結果が格納されたのと同じ記憶場所に書き込
まれる。計算されると、ｐ冗長性は、本例では、第５セ
クターに書き込まれる。

その後、ｑ冗長性チャネルを次のデータ転送のために再
初期化することが出来る。エラー検出及び訂正の別の方
法を使うことも出来る。

この点で、読み出しが行なわれる毎にＳＣＳＩコントロ
ーラ１８はエラーを検出することが出来るだけでなく、
ｐ冗長性及びｑ冗長性関数はエラーを検出することが出
来る。読み出し時に、両方の冗長性関数が、転送される
データについての冗長性情報を生成する。これは、一方
又は両方のレベルの冗長性が要求されれば、ディスクの
ｐ冗長性セクター又はｑ冗長性セクターに書き込まれた
のと同じ冗長性情報である。この生成された情報は、次
に、それぞれのｐ冗長性セクター及びｑ冗長性セクター
の冗長性情報と排他的ＯＲ演算される。読み出されたも
のが読み込まれたものと同じであれば、この排他的ＯＲ
の結果はゼロとなるべきである。若しそれがゼロでなけ
れば、それは、書き出されるデータが書き込まれるデー
タと同じではないことを意味し、従って、エラーが生じ
たことを意味する。それ自体とのｐ冗長性排他的ＯＲ演
算の結果はｐシンドロームと呼ばれる。同様に、それ自
体とのｑ冗長性排他的ＯＲ演算の結果はｑシンドローム
と呼ばれる。シンドロームがゼロでなければ、エラーが
生じている。ディスクコントローラ２４のソフトウェア
は、その時、ＥＣＣエンジン２２を使って失われたデー
タを作り直すことが出来るか否かを調べる。

ＥＣＣソフトウエア ＥＣＣエンジン２２は、冗長データを生成するハードウ
ェア的方法である。しかし、アレイ型ディスク駆動機構
システム１０における冗長性能力の大部分はソフトウェ
アの産物である。これは、エラー訂正及び制御の項目で
序べた冗長性動作の第５の面である。ソフトウェアは、
主としてディスクコントローラ２４内にあり、縁が保守
プロセッサー２７内にあり、複数の状況信号と、データ
ブロックの転送と、生成された冗長性情報とを整合させ
る。ＥＣＣソフトウェアがどの様に機能するか、そして
それがＥＣ−Ｃエンジン２２とどの様に相互作用するか
を一層良く理解するため、発生することのある何種類か
のエラー状態を伴う読み出し及び書き込みを分析する。

アレイ型ディスク駆動機構システム１０は、データをデ
ィスクに書き込む時にｐ冗長性及びｑ冗長性の両方が計
算することが出来る。冗長読み出し時には、アレイ型デ
ィスク駆動機構システム１０はｐ冗長性シンドローム及
びｑ冗長性シンドロームを再計算する。シンドロームは
、冗長グループ内の全てのデータセクターの、そのデー
タセクターグループについてのｐ冗長性セクターとの排
他的ＯＲ演算の、ｐ冗長性についての、結果である。ｐ
シンドロームはゼロであるべきである．若し該ｐシンド
ロームがゼロでなければ、エラーが生じている。ｑシン
ドロームは、基本的には、一定の割合で増減された（明
確な定数を乗じられた）データの、ｑ冗長性セクターと
の排他的ＯＲである。また、この演算の結果がゼロでな
ければ、エラーが生じている。このＥＣＣ情報を使って
、多くの場合に、アレイ型ディスク駆動機構システム１
０は誤ったデータを特定して訂正することが出来る。

多数のエラーが発生し得るが、それらの結果として数種
類の動作、即ち、未知のエラーの識別、エラー訂正、及
びエラーの報告、が行なわれる。

ｓｃｓ　ｒチャネルコントローラ１８が悪いディスクを
報告しないけれどもＥＣＣデータがエラー（ゼロでない
シンドローム）を示していれば、エラーは「未知」であ
ると看做される。一般に、冗長グループ内に一つの余分
な駆動機構があれば、１個の既知のエラーを訂正するこ
とが出来る。余分な駆動機構が２個あれば、既知の２個
のエラーを訂正するか、又は１個の未知の故障（ＳＣＳ
Ｉによりフラグが立てられない）を特定し且つ訂正する
ことが出来る。

訂正不可能なエラーは、逆に上位コンピューターに対し
てエラーを生成すると共に、顧客エンジニアリングパネ
ル４６内に収容されている保守プロセッサーに対してエ
ラー報告を生成する。特定不能又は訂正不能の場合の中
には、（１）たった１レベルの冗長性が設けられる未知
の故障の正体、及び（２）余分な駆動機構が２個あれば
、２個以上の未知の故障の特定と訂正、が含まれる。こ
れに留意して、色々な冗長性レベルが発動された場合の
読み出し要求の実行について以下に説明する．単純な読
み出しから始める。アレイ型ディスク駆動機構システム
１０はＶＭＥバス３６を介して読み出し要求を受け取る
。読み出し要求はｎセクターのデータに対する要求であ
り、ここでｎは、１から、利用可能なデータセクターの
総数までの数である。ディスクコントローラ２４は、論
理セクターを物理的セクターに写像し、これらセクター
が冗長性グループに属すると決定する。冗長性グループ
は、データセクターと、それに対応するｐ冗長性ブロッ
ク又はｑ冗長性ブロック及びｑ冗長性ブロックのグルー
プである。

各冗長性グループについて、ディスクコントローラ２４
はＥＣＣチャネル（ＥＣＣエンジン２２には各々冗長性
を行なうことの出来るチャネルが１６個ある）を保有し
、データバス２０を介して冗長性グループ内の全てのセ
クターを読み出す。

ＥＣＣエンジンは、データがデータバス２０を介して流
れる時、読み出したデータからｐシンドローム及びｑシ
ンドロームの両方の値を計算する。

要求されたデータは、ディスクコントローラ２４により
制御されるプロセッサーメモリー４２内に保留されてい
る記憶場所に書き込まれる。その読み出しについては要
求されなかったけれども該冗長性グループの一部である
他のセクターのデータは、ＥＣＣエンジン２２を介して
流された後に捨てられる。ＥＣＣエンジン２２を介して
データを流すことにより、ＥＣＣエンジンはｐシンドロ
ームを再計算することが可能となる。

次に、ディスクコントローラ２４はＦＣＣエンジン２２
に質問して、ｐ（余分の駆動機構が２個あればｑも）シ
ンドロームがゼロでないか否かを確かめる。シンドロー
ムの状況と、ＳＣＳＩチャネルコントローラ１８から報
告された既知のエラーとを使って、ディスクコントロー
ラ２４は該当するエラー状況を判定し、該エラーに対処
するのに必要なステップを取る。これらのステップは、
エラーの種類と、ディスクコントローラ２４が利用する
ことの出来る冗長性のレベルとに応じて変わる。

１　の　　データセク　ーエラーと　ーエラーが読み出
し時に発生した場合には、そのディスク駆動機構１４の
一つの上の指定されたセクターから読み出しを行なうこ
とが出来ないと言うのは普通はｓｃｓ　ｒチャネルコン
トローラ１８である。その点で、チャネルコントローラ
１８は、それを読むことが出来なかったのであるから（
エラー状況を生じさせる引きがねとなった事象）、エラ
ーのあるセクターのデータを伝送することが出来ない。

その時は、エラーのあるセクターが、冗長グループの一
員であるという理由でアクセスされたに過ぎないセクタ
ーではなくて、読み出し要求されたデータセクターであ
るか否か判定される。エラーが、読み出し要求されたセ
クター内に無ければ、読み出し要求されたデータセクタ
ーは正しいはずであるということが分かる。その場合、
エラーは保守プロセッサーに報告され、冗長性を処理す
るのに使われるＥＣＣエンジン２２内のチャネルは（再
初期化されるべく）解放され、データ転送が継続して行
なわれる。

一方、エラーのあるセクターが要求されたセクターであ
ったならば、ディスクコントローラ２４は、訂正された
データを求めてＥＣＣエンジン２２を見る。前述した様
に、ｐ冗長性は、失われたセクター（これは読み出しに
おいて要求されたものである。）からデータを自動的に
再生し、それをｐバッファ−６２に格納する。その後デ
ィスクコントローラ２４は、ｐバッファ−６２からのデ
ータを、要求されているセクターに配分された記憶場所
に複写する。データを再生するために使われる特定のＥ
ＣＣチャネルは開放され、データ転送が続けて行なわれ
る。１個の当該既知エラーがｐ冗長性セクターにあれば
、要求されたセクターは正しいに違いない。従って、そ
れは上位コンピューター３２に送られ、冗長性セクター
のエラーについて保守プロセスに通知がされる。保守プ
ロセスは、悪いディスクセクターと、その身元とについ
て置換のために上位コンピューターにＷ戒させる。これ
により、ｐ冗長性で１個の既知エラーがある場合の読み
出しが完了する。ｐ冗長性及びｑ冗長性で既知エラーが
１個あり、ここでｐ冗長性が悪くなった場合について以
下に説明する。

既知エラーが要求されたセクター内にあるが否か判定が
行なわれる。若し既知エラーが要求されたセクター内に
あれば、ｑバッファ−６６及び冗長グループのディスク
数（ＳＣＳＩチャネルコントローラにより提供される）
を使って、ディスクコントローラ２４は正しいデータを
計算することが出来る。次に、訂正されたセクターは、
読み出し不能のセクターに配分されたマイクロプロセッ
サメモリー４２の記憶場所に書き込まれる。次に、ｐ冗
長性及びｑ冗長性が設けられていて既知エラーが２個あ
る時に取られるステップについて説明する。

この直上で言及した訂正方式は、２レベルの冗長性、ｐ
及びｑの両方、が設けられている時にＳＣＳＩチャネル
コントローラ１８により検出された既知データセクター
エラーが２個ある場合と類似している。エラーのあるセ
クターが要求されたセクターであれば、ｐバンファ−６
２及びｑバッファ−６６及び冗長グループのディスク数
（ＳＣＳＩチャネルコントローラ１８の表示する）、を
使って、ディスクコントローラ２４は読み出し不能のセ
クターの一つについて正しいデータを計算することが出
来る。２レベルのエラー訂正で２個のエラーのうちの１
個を訂正するプロセスは、複雑ではあるが、周知されて
いる．その時ディスクコントローラ２４は、エラーのあ
る第１セクターについての訂正されたデータを、データ
バス２０を介して、マイクロプロセッサメモリー内の、
そのセクターに配分された記憶場所へ送る。該データが
ＥＣＣエンジンを介してデータバスを流れ下った後は、
唯一の既知エラーのある状態が残る。

この状態は、既知のエラーが１個とｐ冗長性がある時、
上記と同様にして解決される。ｐ冗長性関数は、失われ
たセクターのデータを自動的に再生し、それをＤＰＲＡ
Ｍ６２内のｐバッファーに置く。この時ディスクコント
ローラ２４は、２番目の読み出し不能セクターについて
の正しいデータであるｐバッファ−６２の内容を複写し
、それを、マイクロプロセッサメモリー４２の、２番目
の読み出し不能セクターに配分された緩衝記憶場所に書
き込む。その後、ＥＣＣチャネルは解放され、転送が続
けて行なわれる。次に、未知のエラーが１個あって、ｐ
冗長性及びｑ冗長性が設けられている時に取られるテス
ップについて説明をする。

１　　デー　セクターエー一と　　び　一ＳＣＳ　Ｉチ
ャネルコントローラ１８が悪いセクターを指摘しない（
データセクターからの読み出しミス（又は書き込みミス
）を示すフラグを立てない）が、ｐ冗長性シンドローム
又はｑ冗長性シンドロームがゼロでなければ、未知のエ
ラーが生じたと看做される．この状態では、悪いセクタ
ーの身元は未知である。若しｐシンドローム及びｑシン
ドロームが共にゼロでなければ、ｐ冗長性セクター及び
ｑ冗長性セクターの値を使って、ディスクコントローラ
２４は悪いセクターの身元を計算することが出来る．特
定が行なわれた後、１既知エラーとｐ冗長性が存在する
状態となる．ディスクコントローラ２４は、ｐバッファ
−６２及びｑバッファ−６６を再初期化し、今既知とな
った悪いセクターを除いて他の全てのセクターを読み出
し、悪いセクターを除いて他の全てのセクターをＥＣＣ
エンジン２２を介して流す。ＥＣＣエンジン２２内のｐ
冗長性関数は、失われたセクターに相当するデータを自
動的に計算し、それをｐバッファ−６２に格納する。デ
ィスクコントローラ２４は、読み出し不能のセクターの
データを、ｐバフファ−６２から、（マイクロプロセッ
サメモリー４２内の）このセクターに配分されたバッフ
ァーに複写する。ＥＣＣエンジン２２を介して該バフフ
ァーを読み出した後、ｑシンドロームはゼロとなるべき
である。これは、訂正が首尾よく行なわれたことを証明
するものである．この冗長性動作中に使用されたＥＣＣ
チャネルはその後解放され、データ転送が続けて行なわ
れる。

々なエ一一　　での　　゛み 同様に、ディスクコントローラ２４に収容されているＥ
ＣＣソフトウェアは書き込み動作時に冗長性を行なう。

ソフトウェアの見地からの、書き込みの例は、次の通り
である。アレイ型ディスク駆動機構システム１０はコン
ピューター、３２から書き込みの要求を受け取る。この
書き込み要求はｎ個のセクターについてのものである。

この要求を受け取ると、ディスクコントローラ２４は、
論理セクターを物理的セクターに写像し、これらのセク
ターが冗長性グループの一員であるか否かを判定する．
冗長性グループは、それについてｐ冗長性データ又はｑ
冗長性データの単一のセクターが生成される、ｐセクタ
ー及びｑセクターを含むデータセクターの全てを包含す
る。それらが若し冗長性グループの一員であれば、ｐ冗
長性及びｑ冗長性の計算を、エラーの種類及び使用可能
な冗長性方式に応じて、色々な方法で行なうことが出来
る。それでも、ＥＣＣエンジン２２は、ｑ冗長性を計算
するために冗長性グループ内のディスクのディスク識別
子を知らなければならない。それは、ディスク識別子が
、データに乗じられる明確な定数を示すからである。こ
れを割って元のデータを作ることが出来る様に、この定
数を知る必要がある．全ての場合に、ＥＣＣチャネルの
一つが保留され、冗長性プロセスのために初期化される
。

書き込み要求は、冗長性グループのデータセクターの、
全てではなくて幾つかのデータセクターの書き込みを必
要とするに過ぎないことがある。

この場合、書き込みされるべきセクターを除いて他の全
てのセクターがディスク駆動機構１４から読み出され、
（冗長性グループを完成させるため）ｐバフファ−６２
及びｑバッファ−６６に加えられる。上記の例に続いて
、３セクターのうちの最初のものだけが書き込まれるな
らば、他の２個はディスクから読み出されるので、それ
らを、入ってくるセクターと組み合わせて新しいｐ冗長
性セクター又はｑ冗長性セクターを作ることが出来る．
続いて、要求されたセクターは、それらの宛先ディスク
駆動機構に書き込まれ、ｐバンファ−６２及びｑバッフ
ァ−６６に加えられる。ｐ冗長性セクター及びｑ冗長性
セクターが計算された後、それらは、適切なディスク駆
動機構記憶場所に書き込まれる。これで書き込み動作の
一般的な例が完了する． 他の書き込み動作シナリオは、冗長性グループの全ての
セクターがディスク駆動機構アレイ１２に書き込まれる
時に生じる。ｐ冗長性及びｑ冗長性情報は、ｓｃｓｉチ
ャネルコントローラ１８ヘの道程でＥＣＣエンジン２２
によりデータストリームとして計算される。この時ＥＣ
Ｃエンジンは冗長性グループについてｐ冗長性セクター
及びｑ冗長性セクターを作り、結果をそれぞれバッファ
一６２及び６６に格納する。該冗長性セクターは、それ
らの適切なディスク駆動機構記憶場所に書き込まれる。

書き込み時にエラーを検出することが出来る。

エラーが検出されると、保守プロセスに通知がされる。

冗長性グループによりそのエラーを治雁することが出来
なければ、書き込み故障が上位コンピューター３２へ送
り返される。

読み出し及び書き込みの両方について、冗長性を計算す
るために、ＥＣＣエンジン２２は、データが流れるＥＣ
Ｃチャネルを知らなければならない。従って、各ブロッ
クにヘソ，ダが設けられる。

ヘッダは、流れるブロックがどのトランザクションの一
部であるかを指定する。またｑ冗長性を計算するために
、ＥＣＣエンジン２２は、データに付随する冗長性グル
ープ内のディスクを知らなければならない。この知識は
、ＥＣＣソフトウェアにより連続的に検査されるアレイ
型ディスク駆動機構システム１０の構成ファイルから提
供される。

ＥＣＣソフトウエアは、構成ファイルにアクセスし、情
報を、適切と認めたＥＣＣハードウエアに渡す。構成フ
ァイルは、論理メモリーがら物理的メモリーへの写像と
、冗長性グループ写像とを提供する。書き込み時にエラ
ーが全く生じなければ、ディスクコントローラ２４内の
主プロセスブロックＨＴＡＳＫ　（これについては後述
する）は、データ転送が始まって完了する間にＥＣＣチ
ャネルを配分し、再配分する。ＨＴＡＳＫは、ｐ冗長性
シンドローム及びｑ冗長性シンドロームの値も検査し、
エラーが生じたか否か判定する。

エラーの場合、ＨＴＡＳＫは、ＳＣＳ　Ｉチャネルコン
トローラ１８から返送された状況を検査すると共にｐシ
ンドローム及びｑシンドロームを検査（ゼロでなければ
、それはエラーを意味する）することにより、エラーが
あるが否かを判定し（若し可能ならば）その位置を突き
止める。

ＨＴＡＳＫは、判定、呼出し、ＥＣＣソフトウエア／ハ
ードウェアを行なって、（若し可能ならば）エラーを特
定し訂正する。また、ＨＴＡＳＫはエラーを保守プロセ
スに記録する。

一般に、１個の既知エラーを訂正するには１個の冗長性
駆動機構が使われる。１個の未知エラーを判定し、それ
を訂正するには２個の冗長性駆動機構を必要とする。２
個の既知エラーを訂正するにも２個の冗長性駆動機構を
必要とする。これらの原理は良く知られている。また、
これらは、余分の駆動機構を１個又は２個持っているシ
ステムにおいて可能な動作の全てである。これらの場合
に限ってＨＴＡＳＫは、冗長性を提供するＥＣＣソフト
ウエア／ハードウェアを呼び出す。

一゛イスクコントロ一一ソフトウエア 第４図を参照すると、ディスクコントローラ２４が走ら
せるソフトウェアについてのプロセス連結図が示されて
いる。このプロセス連結図は、プロセス及びデータのブ
ロックから成る。ソフトウエアの挙動は、非同期、同時
、相互作用プロセスの集合体として記述することが出来
、ここで、プロセスブロックにより特定されるプロセス
は、相互に関連する動作の特定可能なシーケンスとして
緩やかに定義することの出来るものである。プロセスは
、フロダラムの１回の実行の計算で特定される。プロセ
スは、三つの状態、即ち（１）作動している状態、（２
）遊んでいるが、実行を開始し得る状態、及び（３）遊
んでいて、実行が一時的に停止されている状態、のいず
れかである。

コンピューターにおけるプロセス同士の相互作用の多く
は、システムの資源を共有することから生じる。プロセ
スの実行は、それが必要とする資源が他のプロセスによ
り先取りされていれば、一時停止される。

コンビ二−ターシステムに同時プロセスが多数存在する
ので、全体の制御を行ない、システム資源の配分を監督
し、動作の一覧表を作り、異なるプログラム同士の干渉
を防ぐ、等々を行なうエンティティーが必要である。こ
のエンティティーを指す用語はオペレーティング・シス
テムである。

オペレーティング・システムは一般には複雑なプログラ
ムであるが、その機能のいつくかをハードウェアで実行
させることが出来る。好適な実施例においては、オペレ
ーティング・システムは主としてソフトウェアである。

アレイ型ディスク駆動機構システム１０の重要な面は、
マイクロプロセッサ２５でオペレーテイング・システム
を使用することである。これにより、ディスクコントロ
ーラ２４は、別々のプロセスが独立に機能し得る様にそ
れらを管理するので、処理するのに逼かに大きな柔軟性
を持つことが出来る。よって、トランザクション速度及
び完成されるトランザクションの数の両方が増大する。

ＨＩＳＲプロセスブロック７２は、上位コンピューター
３２割り込みサービスルーチンプロセスである。ＨＩＳ
Ｒプロセス７２は、上位コンピューターとの全ての初期
接続手順を行なう。ＨＩＳＲは、或る制御信号と共に入
出力パラメータブロック（ＩＯＰＢ）７４を上位コンピ
ューターからＨＴＡＳＫへ送る。ＨＴＡＳＫプロセスブ
ロック７６は、主プロセスブロックである。これは上位
コンピューター３２からの全ての入出力（書き込み／読
み出し）要求を扱う．これは、また、（１）可変冗長性
方式の実行、（２）５１２、１０２４等のデータのブロ
ックのストライピング、ブロック分配、（３）論理ディ
スクメモリーの物理的ディスク駆動機構１４への写像、
（４）冗長性動作の実行、余分のＩＯＰＢの待ち合わせ
、（５）予備ディスク駆動機構１５へのアクセス、（６
）物理的セクターが除去され或は欠陥を持っている時に
その物理的セクターに似る様にマイクロプロセッサメモ
リー４２を配分すること、等の任務も持っている。

読み出し又は書き込み動作時には、ＨＴＡＳＫ７６はト
ランザクション記録７８（ＴＲＥＣ）を作る。このトラ
ンザクション記録は、ＨＴＡＳＫプロセスにより作られ
る複数のＳＲＥＣ　（ＳＣＳＩ記録）から成る。ＳＲＥ
Ｃは、トランザクシッンを形成するデータセクターの各
転送についての記録である。同じトランザクション時に
、５１２プロック又はセクターのデータの全てが同じト
ランザクション番号を受け取る。例えば、最大運転のた
めにディスク駆動機構８個とストリップとでは、上位コ
ンピューター３２がアレイ型ディスク駆動機構システム
１０とやり取りすることの出来る最小データ片は４キロ
バイト、即ち５１２Ｘ８＝４キロバイトである．この大
きなデータのブロック又は塊は、ディスク駆動機構との
間で転送されるために５１２個のブロックに分解される
。最小片のデータ転送の大きさは、使用することの出来
る駆動機構の数に基づいて変わる。基本的には、５１２
個のバイトブロックに、使用することの出来る駆動機構
の数を乗じると、上位コンピューターが送ることの出来
るデータの最小片となる。勿論、これは１チャネル１８
当りストリッフ゜１ディスク駆動機構１４を仮定してい
る。

従って、これら５１２個のセクターブロックは、正しい
データの一部として特定されなければならない．データ
は５１２のブロックでディスクアレイ１２へ転送される
けれども、１０２４又はその他の５１２の倍数のブロッ
クを使用することも出来る。ＨＴＡＳＫは、特定のトラ
ンザクション番号のブロック転送の数を監視することに
より、書き込み動作が完了したことを知ることが出来る
．同じトランザクシッン番号のブロックが全てディスク
に書き込まれた時、書き込みは完了する。同様に、ＥＣ
Ｃエンジンが特定の書き込みトランザクションの最後の
データブロックを受け取った時、ＥＣＣエンジンは冗長
性計算の結果をディスクに書き込むことが出来る。

第４図を参照すると、各ＴＲＥＣ７８は、対応するＩＯ
ＰＢ，複数（７）ＳＣＳ　Ｉ記録（Ｓ　Ｒ　Ｅ　Ｃ）８
０（その各々は、特定のセクターに書き込まれるべきデ
ータブロックはディスクアレイ１２である）、及びＳＲ
ＥＣの総数８１から成る。各ＳＲＥＣ８　０ばＳＴＡＳ
Ｋ８２プロセスブロックへ送られる。ＳＴＡＳＫ８　２
は、ＳＣＳ　Ｉコントローラ１８へのデータの書き込み
を監督し、また、ＳＣＳ　Ｉコントローラ１８からのデ
ータの読み出しも監督する。書き込みでは、ＳＴＡＳＫ
はＳＣＳ　Ｉコントロールブロック（ＳＣＢ）８４の形
でデータをＳＣＳＩコントローラ１８へ送る。

各ＳＣＢ８４は、そのトランザクション番号を特定しそ
の宛先に関連するタグ８５を含む。

ＳＴＡＳＫ８２は、ＳＣＳ　ＩのためのＳＣＳＩチャネ
ルコントローラ（ＳＣＳＩ）８６に割り込んでＳＣＢ８
４を受け取る。ＳＣＳ　Ｉチャネルコントローラ８６は
、チャネルコントローラ１８から個々のディスク１４へ
のデータの書き込みと、これからのデータの読み出しに
責任を持つ。一度個々のディスク１４で、ディスク駆動
機構１４上のエンベデッドＳＣＳ　Ｉコントローラは適
当なセクターへデータを書き込み或はそれを読み出す。

これはブロック８８で行なわれる。

読み出し動作時に、それが上位コンピューター３２から
の読み出し要求であるか或は冗長性情報を計算する読み
出し要求であるかに拘らず、データはエンベデッドＳＣ
ＳＩ（これもブロック８８の中の）により個々のディス
ク駆動機構セクターから検索される。要求されたデータ
の各プロックはＳＣＳ　Ｉ状況ブロック（ＳＳＢ）９０
となる．各ＳＳＢ９０は、ＳＣＢ８４のタグ８５と類似
したタグ９１を持っている。これらのＳＳＢ９０はＳＣ
ＳＩ割り込みサービスルーチンプロセスブロック（Ｓ　
Ｉ　ＳＲ）９　２へ送られる．各ＳＩＳＲ９２は、割り
込み時ニＳＣＳ　Ｉ　８　６からＳＳＢ９０を受け取る
．ＳｒＳＲはタグ９５を持ったＳＳＢ９４を作る。タグ
９５は、タグ９１がブロック９０に対して行なうのと同
じ機能を持っている。

ＳＩＳＲはＳＳＢ９４を対応するＳＴＡＳＫ８２へ送る
．データは状況エラーと共にＨＴＡＳＫへ送られ、（若
し書き込みであれば）上位コンピューター３２に書き込
まれる。

ＨＩＳＲプロセス 第５図は、ＨＩＳＲ７２が実行するサブルーチンを詳し
く示す。ステップ１００でＨＩＳＲはＨＴＡＳＫプロセ
ッサー７６への経路を確立する。

１個のＨＴＡＳＫプロセス７６について１個の経路があ
る。該経路は、ＨＴＡＳＫ７６を始動させるために使わ
れる。開始されるプロセスは、新しい要求を処理するた
めに使用することができなければならない。随意のＨＴ
ＡＳＫである。メッセージは、単にＨＴＡＳＫプロセス
７６を開始させるメカニズムとして使われる。ＨＴＡＳ
Ｋプロセス７６が掛かる同期化変数が設けられ、１番目
の使用可能なＨＴＡＳＫが、必要とされた時に始動され
る。

ステップ１０２で、ＨＴＡＳＫセマホアがイ乍られる。

セマホアは、実行順序を制御するソフトウェアメカニズ
ムである。セマホアのメカニズムは一連の読み出しであ
る。セマホアを「下ろす」という言葉は、特定のプロセ
ス又はその一部を保留することを意味する。逆に、セマ
ホアが「上げられる」時には、それが制御している特定
のプロセス又はプログラムにアクセスすることが出来る
。

セマホアは同時性の要素も提供する。

ステップ１０４ではＩＯＰＢ構造が初期化される。それ
は、予め配分されて使用可能なＩＯＰＢのチェーンに置
かれる一組の構造である。チェーンは、構造又はデータ
セクターを適当な順に繋ぎ合わせる方法である。ステッ
プ１６０割り込み可能化は、プロセスを開始した初期化
構造に、上位コンピューターから割り込みを受け入れる
準備が整っていることを知らせる。これは、全てが初期
化される時に主初期化プロセスが割り込みを可能にする
ことを要求する。ステップ１０８は主ループの始まりで
ある。それは上位コンピューター３２からの割り込みを
常に持っている．ＨＩＳＲ７２は上位コンピューター３
２からの割り込みにより目覚めさせられる。ステフフ゜
１１０でｒＯＰＢが使用可能なリストから選択される。

マロック（ｍａｉｌｏｃｓ）が使われるならば、使用可
能ならば一つが配分されるマロックはメモリーを配分す
る方法である。メモリーの量は普通は限られている。

従って、使用可能なメモリーを賢く配分するためにマロ
ックが使用される。マロソクが許されず、しかも使用可
能なメモリーがそれ以上無ければ、エラー状況が生成さ
れ、該情報が上位コンピューター３２に送り戻される。

リターンメッセージは、単なる割り込みルーチンである
から、ＨＩＳＲから送られない。

ステップ１１２において、使用可能リストから１０ＰＢ
構造が除去され、データがＶＭＥ３６を介して上位コン
ピューター３２から複写される。

該構造内のフィールド（若しあれば）は初期化され、該
構造は、保留されているＩＯＰＢのチェーンの終に付加
される。このステップは、このチェーンからの項目のＨ
ＴＡＳＫプロセス７６除去を妨げない。ＨＴＡＳＫは割
り込みを行なわないので、ＨＩＳＲプロセス７２のみが
保護を行なわなければならない。時間的順序を確実にす
るために、ＩＯＰＢ項目は該チェーン又はキューの柊に
加えられる。

ステップ１１４において、セマホアが「上げられ」、こ
れにより、使用可能なＨＴＡＳＫプロセスが次のＩＯＰ
Ｂ要求に答え得ることになる。ステップ１１６において
、ステップ１０６で作動可能にされた割り込みが再び作
動可能にされ、従って次の要求が処理され得ることとな
る。このステップと、ＨＩＳＲが休眠状態に戻る場所と
の間に生じるウィンドウを考慮に入れる様に注意が払わ
れる。若し保留されている割り込みがあれば、それは発
火し、ステップ１０８の割り込み処理ポイントに入る．
ステップ１１６は、その割り込みを再び作動可能にした
後にステップ１０８に戻る。

上位コンピューター３２から受信されたＩ　ＯＰＢ７４
は、今、ＨＴＡＳＫプロセスブロック７６に送られてあ
る． ＨＴＡＳＫプロセス 第６図に゜ＨＴＡＳＫプロセス７６のフローチャートが
示されている．ステップ１２０で、ＨＴＡＳＫはＳＴＡ
ＳＫプロセス８２への経路を確立する。

各ＨＴＡＳＫ７６につき１個のＳＴＡＳＫ８２が確立さ
れる．ステップ１２２で、ＨＴＡＳＫプロセスにより使
用されるべき構造が確立され、初期化される。各ＨＴＡ
ＳＫ７６は同一であり、ＩＯＰＢ要求を始めから柊まで
処理する責任を担う。配分されるＨＴＡＳＫプロセスの
数はｌ６より多《無くても良いが、その理由は、それが
ＥＣＣエンジン２２により同時に処理され得る要求の最
大数だからであるＣＥＣＣエンジン２２は１６個のチャ
ネルしか持っていないから）。或る要求はＩ／Ｏを必要
としないが、大多数はＩ／Ｏ要求である。

ステップ１２４において、ＳＲＥＣ構造が配分又は予備
配分される．各ＳＴＡＳＫ要求のためにＳＲＥＣ構造が
必要となる。ＩＯＰＢは普通は複数の装置からの読み出
し又は書き込みを要求する。

このステップにおいて、メモリー等の資源が、これらの
場合に対処し得る配分される。例えば、ｌチャネル当り
１個の保留されている動作があり得るので、１チャネル
当り１個のＳＲＲＣを確立させるのが合理的である。必
要なＳＲＥＣＯ数は、ディスクアレイ１２の論理的構成
にも依存する９冗長性のないディスク駆＠機構１４が１
０個あり、それらがｌＯ個の論理的（別々の）ディスク
として構成されているならば、必要なＳＲＥＣは１個だ
けである。

ステップ１２６において、マイクロプロセッサメモリー
４２内のバッファーが、データを読み書きするＨＴＡＳ
Ｋプロセスのために確立される。

バッファーの大きさは少なくとも１セクター分でなけれ
ばならないが、実際の大きさはプロセッサー２５内の使
用可能なスペースの合計と、ＳＣＳＩコントローラ１８
との通信に理想的な大きさとに依存する。次に、ステッ
プ１２８で、ＴＲＥＣ構造が各要求について確立される
。これは局所的配分であり、一つのＨＴＡＳＫプロセス
について一つある。ＴＲＥＣ構造は、ＩＯＰＢ，バッフ
ァ一及びＳＲＥＣ構造等の、要求を処理するのに必要な
情報を内蔵している。該構造は、新しい要求が受信され
る毎に初期化されるけれども、この点でも初期化される
。

ステップ１３０はＨＴＡＳＫセマホアの主ループを開始
させる。このステップで、ＨＴＡＳＫプロセスは、ＨＩ
ＳＲステップ１１４で上げられてあったＨＴＡＳＫセマ
ホアを「下ろす」。セマホアを下ろすことにより、保留
されているＩＯＰＢ７４へのアクセスがＨＴＡＳＫに与
えられる。ステップ１３２で、保留されているＩＯＰＢ
が保留１０ＰＢキューの頂部から除去される。ステンプ
１３４では、ステップ１３２でスタックから取り去られ
たＩＯＰＢ要求についてのＴＲＥＣ構造内のフィールド
が初期化される。ステップ１３６で、要求が読み出し要
求であるか否か判定される。若しそうならば、ＨＴＡＳ
Ｋプロセスは第６（ｂ）図の読み出しサブルーチンに入
る。若し読み出し要求でなければ、書き込みか否か？と
いう照会がなされる。若し書き込み要求であれば、該プ
ロセスは第６　（ｂ）図の書き込みサブルーチンへ移動
する。それが書き込みでも読み出しでもなければ、エラ
ーが記録されて保守プロセスへ送られる。

第６（ｂ）図を参照すると、ＨＴＡＳＫプロセス７６の
読み出し及び書き込みのサブルーチンが示されている。

読み出しサブルーチンのステップ１４０において、なさ
れるべきＳＲＥＣ要求についての情報が、与えられたセ
クタ一番号と論理装置（ディスク駆動機構の構成）とか
ら計算される。

指定された論理装置に使用される冗長性のレベルもこの
点で決定されなければならない。適当なＳＲＥＣ構造が
（若し必要ならば）配分され初期化されて、要求された
ＥＣＣチャネルに対応するＳＴＡＳＫプロセスへ送られ
る。

次に、ステップ１４２において、冗長性が要求されてい
るか否か判定される。若しそうならば、どのレベルの冗
長性が要求されているのか調べるための冗長性検査につ
いて考慮する様にＥＣＣエンジン２２をセットする。ス
テップ１４２の判定の結果に拘らず、流れはステップ１
４６に着《。

ステップ１４６で、要求された冗長性が行なわれる。若
しエラーがあれば、可能ならば訂正が行なわれる。如何
なるエラーも正し《報告され、或る場合には保守プロセ
スに通知されるので、該プロセスは更にエラー状態を調
査することが出来る。

正しいデータを確実にディスク駆動機構から読出させる
ために冗長性が行なわれた後、データはユーザーデータ
領域に複写され、そこから上位コンピューター３２へ転
送される。この複写動作はステップ１４０で行なわれ、
読み出しサブルーチンは完了する。

書き込みサブルーチンを参照すると、これはステソプ１
５０から始まる。このステップで、データはマイクロプ
ロセッサメモリー４２内のユーザーデータ領域から複写
される。ステップ１５２で、セクタ一番号と論理装置と
が与えられて、行なわれるべきＳＲＥＣコマンドについ
て情報が計算される。このステップは、指定された論理
装置（物理的ディスク駆動機構１４構成）に使用される
冗長性のレベルが何であるかについての判定も要求する
。適切な塊の大きさ（上位コンピューター３２内のユー
ザーデータがプロセスバッファ一４２より大きい場合）
を使って、ユーザーデータがバフファーに転送される。

適切なＳＲＥＣ構造が（若し必要ならば）配分されて初
期化され、要求されたチャネルに対応するＳＴＡＳＫへ
送られる。

次に、冗長性が要求されているか否か、そのレベルはど
れか、判定が行なわれる。この判定はステップ１５４で
行なわれる。冗長性が要求されていればそれはステップ
１５６で確立される。次に、ステップ１５８で、ＥＣＣ
情報に応じて情報が生成される。若しエラーがあれば、
可能ならば訂正が行なわれる。如何なるエラーも正しく
報告され、或る場合には保守プロセスに通知されるので
、該プロセスはエラー状態を更に調査することが出来る
。

第６　（ａ）図を参照すると、読み出し及び書き込みの
両方のサブルーチンがステップ１．６０に入る。ステッ
プ１６０では、プログラムはトランザクションが完了す
るまで待機する。普通、これは、与えられたトランザク
ションの全てのＳＲＥＣの処理を伴う。トランザクショ
ンの完了時に、ステップ１６２は状況報告を上位コンピ
ューター３２へ送り戻す。次に、配分された資源につい
て検査がなされる。配分される資源の一例は、或る動作
の始めに、その動作を完了させるのに使われるべく取り
のけて置かれるメモリーである。配分された資源がステ
ップ１６４で検出されれば、それらはステップ１６６で
解放される。次にプログラムは主ＨＴＡＳＫループの出
発点へ巡って行き、資源は次のトランザクションに再配
分され得る。

ＳＴＡＳＫ／ＳＣＳ　Ｉ／Ｓ　Ｉ　ＳＲプロセス第７図
を参照すると、ステップ１６８で、ＳＴＳＫ８２は、対
応するＨＴＡＳＫ７６からのＳＲＥＣ又は対応するＳ　
Ｉ　ＳＲ９　２からのＳＳＢ９４を待つ。ステップ１７
０で、ＳＴＡＳＫは、ＳＲＥＣを有するか否か判定を行
なう。若しＳＲＥＣを見出せば、そのＳＲＥＣはチェー
ン上に保存され、それについてタブが生成される。この
動作によりＳＣＳＩコントロールブロック（ＳＣＢ）が
作られる。第７　（ｂ）図を参照すると、ＳＣＢ８４は
実際にはコントロールデータブロック（ＣＤＢ）１７１
を内蔵しており、このデータブロックは、ＳＲＥＣ８　
４の一部として転送されたデータである。ＳＣＢ８４の
タグ１７３は、ＳＴＡＳＫ８２により生成され、ＳＣＳ
　Ｉ　８　６に情報を提供する（第７　（ｂ）図のタグ
１７３は、第４図のタグ８５と同じである）。ＳＣＢ８
４が生成されると、それはステップ１７４により対応す
るＳＣＳ　Ｉ　８　６へ送られる。その後プログラムは
ＳＴＡＳＫプログラムの始まりへ戻る。

若しステップ１７０でＳＲＥＣが発見されなければ、Ｓ
ＴＳＫは怠慢によりＳＳＢ９０を持っていることを知る
。この判定はステップ１７６でなされる。ＳＳＢ９０が
発見されると、そのタグ９５（第４図の）が、チェーン
化されたＳＲＥＣと照合される。ステップ１８０で一致
が見出されなければ、「エラー」信号がＨＴＡＳＫと保
守装置とへ送られる。一致が見出されれば、プロセスは
ステップ１８２へ進む。ここでチェーン内の照合された
ＳＲＥＣがＳＳＢからの状況と共に、呼出しをかけてい
るＨＴＡＳＫへ送られる。次にプロセスはその出発点へ
戻る。

ＳＴＡＳＫプロセス８２が完了すると、制御を行なう次
のプロセスはＳＣＳＩプロセス８６である。ＳＣＳＩプ
ロセスを作動させるコードのセグメントは完全にディス
クコントローラ２４上に存在するのではない。一部はＳ
ＣＳＩコントローラ１８上にある。ＣＳＩチャネルコン
トローラ１８の分解図である第２図を参照すると、ｓｃ
ｓｒプロセスコードはマイクロプロセッサ５０に収容さ
れている。これは２層の通信を提供する。一つはディス
クコントローラ（ＳＣＳ　Ｉ　　ＤＭＡ５　３によりピ
ックアップされるデータバス２０上のデータにより）と
ＳＣＳ　Ｉマイクロプロセッサ５０との間のものである
。他は、マイクロプロセッサ５０と、強化されたＳＣＳ
Ｉプロセッサー５８との間のものである。２番目の層は
、データ及び制御信号をＳＣＳＩ言語又はフォーマ，ト
に変換する。第３通信層があり、それは、強化されたＳ
ＣＳＩプロセッサーと、ディスク駆動機構１４の各々の
上のエンベデフドｓｃｓｒコントローラとの間にある。

データがディスクコントローラ２４からＳＣＳＩチャネ
ルコントローラへデータバス２０に添って送られる時、
それは所望のチャネル、駆動機構及びセクターの番号を
送る。

第４図のプロセス連結図を参照すると、破線Ａ−Ａ’は
、ディスクコントローラ２４上のランに収賽されたソフ
トウェアと、ｓｃｓ　ｒチャネルコントローラ１８のソ
フトウェアランとの間の分割を表わす。破線Ａ−Ａ’の
下、破４５Ｂ−Ｂ’の上に、ＳＣＳＩチャネルコントロ
ーラ（第２図の主題）上のソフトウェアランがある。ブ
ロソク８８のＳＣＳＩコントローラは、単に各ディスク
駆動機構１４上のエンベデフドＳＣＳＩである。ディス
ク８８上のｓｃｓｒは、そのディスク駆動機構上のセク
ターに読み書きを行なう。これは強化されたｓｃｓｒプ
ロセッサー５８（第２図の）のＳＣＳ　Ｉチャネルコン
トローラ１８と通信する。

ディスク８８に対するＳＣＳＩの動作は、エンベデッド
ＳＣＳＩの製造者により提供されるものであり、業界で
知られている。

第８図を参照すると、ＳＣＳ　Ｉプロセス８６のフロー
チャートが示されている。ステップ１８４で、＝亥プロ
セスは２ボートＲＡＭ５４からコマンドを得る。２ボー
トＲＡＭは、データバス２ｏが出てくるデータが格納さ
れる場所である。受信されるコマンドはＳＣＢも含む。

ディスク駆動機構が使用可能になると、ステップ１８６
で、該プロセスは、読み出しが要求されたのか書き込み
が要求されたのかに応じて特定のディスク駆動機構に対
して読み出し又は書き込みを行なう。読み出し又は書き
込みが完了すると、ステップ１８８で、ＳＣＳＩプロセ
スは状況をＳＳＢ９０の形でＨＴＡＳＫへ送る。ＳＳＢ
９０は、読み出しが要求された場合には、データも含む
。これで、絶えず自身を巡るＳＣＳＩプロセスブロック
８６が完了する。

ＳＣＳＩの受信側端部で、プロセスブロック８６はＳＣ
ＳＩ割り込みサービスルーチン（ＳＩＳＲ）プロセスブ
ロック９２である。このプロセスブロックについてのフ
ローチャートは第９図に示されている。ＳＣＳＩプロセ
スブロック９２のステップ１９０において、プロセス９
２はＳＣＳ　Ｉプロセス８６からの割り込みを待つ。割
り込みがあると、ｓｃｓ　ｒプロセスはＳＳＢ９０をＳ
ＣＳ　Ｉプロセス８６から受け取る。これはステップ１
９２で行なわれる。ステップ１９４で、ＳＳＢ９０は、
対応するＳＴＡＳＫプロセス８２を通じて、対応するＨ
ＴＡＳＫプロセス７６へ送られる。そこから、実行され
る様に希望され又は構成されたアレイ型ディスク駆動機
構システム１０の他の特徴に加えて、データ及び／又は
状況を上位コンピューター３２へ戻すことが出来、且つ
／又は冗長性を実行することが出来る。

これで、個々のプロセスの記述を終える。アレイ型ディ
スク駆動機構システム１０のソフトウェアがどの様に働
くかは、以下の、冗長性があったり無かったりする読み
書き動作の実例から一層深く理解することが出来よう。

一　　の無い読み　し　冫 第１０図を参照すると、冗長性の無い読み出しについて
のフローチャートが示されている。

ＨＴＡＳＫが読み出し要求をＩＯＰＢの形で受け取る時
、論理ディスク名、開始セクタ一番号、及びセクター数
がＨＴＡＳＫ内にある。ＨＴＡＳＫは、論理ディスク名
と開始アドレスとを物理的ディスク駆動機構及び開始セ
クターに写像する。ディスクコントローラ２４は、各プ
ロセスが、必要ならば最善の速度より遅い速度でも走る
ことが出来るべき最小限の数のＳＲＥＣ構造及びバッフ
ァ一を得ることが出来ることを確かめる。第１０図は、
上位コンピューター３２が冗長性を希望しない時に論理
的ディスク駆動機構からの読み出し要求を処理するのに
使われるプログラムを示す。

開始セクタ一番号が与えられると、ステップ１９８は、
第１セットについて処理されるべきディスク及び物理的
セクタ一番号の対のセットを生成する。ディスク及び物
理的番号の対のセントは、上位コンピューター３２及び
アレイ型ディスク駆動機構システム１０の間の転送を完
了させるのに要する全てのディスク及び物理的番号の対
である。

換言すれば、該セットは、該アレイ内の各物理的ディス
クについて一つの要求を持つのに要する数の対（ユーザ
ーが請求したセクターの数により限定される）から成る
。読み出しは冗長性検査を伴わないので、読み出しを単
一のセクターに限定する理由はない。従って、ステップ
２００において、要求のチェーンである読み出しがＳＣ
Ｓ　Ｉから生成される。バフファ−を使用するならば、
即ち上位コンピューターのユーザーデータ領域へ直接転
送する代わりにマイクロプロセッサメモリー４２をバッ
ファーとして使用するならば、読み出しの大きさは、使
用可能なバッファーの量により決定されなければならな
い。ステップ２０２において、画定される対のセットに
対してＳＲＥＣ構造が配分される。構造は、或る方法で
観察される２進数を有する一片のメモリーである。この
場合、ＳＲＥＣ構造はバッファ一内のデータのアドレス
を内蔵する。データセクターの全部のために充分なＳＲ
ＥＣ構造及び／又はバッファーが無い場合には、成るべ
く多《がなされ、他のＳＲＥＣ構造及びバフファーにつ
いてマークが作られる。

ステップ２０４で、識別子ＯがＥＣＣエンジン２２に対
してセットされ、それが使用されないことをそれに知ら
せる。ステップ２０６で、読み出し要求についてのＳＲ
ＥＣ構造及びバッファーが確立される。該ＳＲＥＣ構造
は適当なＳＴＡＳＫプロセスへ送られる。ＳＲＥＣ構造
を持ったセットの各メンバーについて、ステップ２０８
で、ディスク及び物理的セクターの次の対が生成される
．ステップ２１０で、主ループに入る。読み出されるべ
く保留されているセクターがあるか否か判定がなされる
。全部が既に読み出されていれば、プログラムはステッ
プ２２８で読み出しサブルーチンの終へ移動する。全部
の読み出しが終っていなければ、保留されているエラー
があるか否か判定がなされる。エラーが生じていれば、
保守プログラム及びＨＴＡＳＫ７６に通知がなされる。

若しステップ２１２においてエラーが発見されなければ
、プログラムは受信で休眠して読み出し要求を待つ。こ
れはステップ２１４で生じる。

ＨＴＡＳＫが完了を受け取ると、ステップ２１６で、ど
の要求が完了したのか判定される。エラーが起きれば、
要求はそれ以上は生成されない。若し要求が存在すれば
、それを取り消すことが出来なければ、それを完了する
ことが許される。バッファーが使用されるならば、ステ
ップ２１８はデータを該バッファーから上位コンピュー
ター３２へＤＭＡＬ、他のバッファ一記憶場所が次の要
求のために使われる。要求のセントのために充分なＳＲ
ＥＣ構造が無ければ、ステップ２１８の結果として解放
されたＳＲＥＣ構造が保留セントのメンバーの一つのた
めに使われる。要求は次にステップ２２０で主張され、
適当なＳＴＡＳＫプロセスへ送られる。しかし、充分な
ＳＲＥＣ構造があるか又は該セットが完了すれば、ステ
ップ２２２は次の要求をＳＲＥＣ構造で生成し、それを
適当なＳＴＡＳＫプロセスへ送る。

ステップ２２４は、該セットの次の要求された項目につ
いて次のディスク及び物理的セクターの対を生成する。

ステップ２２６において、セクター総数がデクリメント
され、読み出されるべきセクターの数がゼロより大きい
間はサブルーチンは巡回し続ける。次にプログラムはス
テップ２２８へ進み、ここでＳＲＥＣ及びバッファ一資
源が解放される。ステップ２３０において、上位コンピ
ューター３２へ状況復帰が生成され、これで読み出しが
完了する。この時、上位コンピューター３２は、完成し
た読み出しデータを持っており、読み出し処理していた
ＨＴＡＳＫプロセスは他の要求を処理するべく解放され
る。

一　　のある読み　し　冫 冗長性のある読み出しについて説明をする。第１１図を
参照すると、冗長性のある読み出しのプログラムが示さ
れている。冗長性の無い読み出しの場合と同様に、論理
ディスク名、開始セクター番号及びセクター数がＨＴＡ
ＳＫに受け取られる。

また、第１０図の場合と同様に、ＨＴＡＳＫは、最適速
度以下でも走ることが出来るべき最小限の数のＳＴＲＥ
Ｃ構造及びバッファーを各プロセスが得ることが出来る
ことを確実にする。ステップ２３２から始まり、開始セ
クタ一番号が与えられると、プログラムは、冗長性ブロ
ックを形成するディスク及び物理的セクタ一番号の対を
生成する。

上位コンピューター３２のために読み出しされるものと
は異なって、冗長性検査のみのためのセットはマークさ
れる。冗長性検査のためのデータはユーザーデータ領域
に読み込まれる。干渉記憶が行なわれるならば、バッフ
ァーを使用してそれを達成することが出来る。

ステップ２３４で、冗長性ブロンク内のセクターはロッ
クされるので、ＥＣＣブロックが読み出しされている間
に他のブロックがそれを変更しようと試みることはない
。従って、ステップ２３４は、このロックが解除される
のを待ちながら休眠するプロセス、即ちセマホア、も提
供する。ロックは、他のプロセスのアクセスを妨げるメ
カニズムである。ステップ２３Ｇで、使用可能なＥＣＣ
チャネルが得られ、或は一つが使用可能になるまでセマ
ホアが掛けられる。適切な識別子がＥＣＣエンジンに送
られ、ＥＣＣチャネルが初期化される。ステップ２３８
は、定義された対のセットにＳＲＥＣ構造及びバソファ
ーを配分する。若し充分なＳＲＥＣ構造及び／又はバッ
ファーが無ければ、出来るだけ多くを行なって、他を、
行なわれるべきものとマークする。要求のためのＳＲＥ
Ｃ構造及びバフファーはステップ２４０で確立され、Ｓ
ＲＥＣ構造は適当なＳＴＡＳＫ７６プロセスへ送られる
。ステップ２４２で、ＳＲＥＣ構造を持ったセットの各
メンバーについて次のディスク及び物理的セクタ一番号
の対が生成される。

次に読み出しプログラムの主ループに入る。読み出しさ
れるべきセクターの数がゼロより多く、エラーが生じて
いなければ（ステップ２４４及び２４６）、プログラム
は受信で何らかの読み出しの完了を待ちながら休眠する
（ステップ２４８）。

ステップ２５０で、どの要求が完了したか判定される。

データがバッファーから上位コンピューター３２へ複写
される（ステップ２５２）。要求のセットのために充分
なＳＲＥＣ構造がなかったならば、ステップ２５４は、
保留されているセットのメンバーの一つのためにステッ
プ２５２で解放されたＳＲＥＣ構造を使う。この保留さ
れているメンバーはその時主張され適当なＳＴＡＳＫプ
ロセスへ送られる。充分なＳＲＥＣ構造が無く、或は該
セントが完了すると、ステップ２５６はＳＲＥＣ構造に
ついて次の要求を生成する。ステップ２５８で、セクタ
ー総数がデクリメントされ、サブルーチンは、読み出さ
れるべく残っているセクターが無くなるまで巡回する。

ステップ２４６に戻り、ディスク駆動機構から要求され
たデータを読み出している間にエラーが起きたか否か判
定される。エラーが起きていたら、プログラムはステッ
プ２６０へ流れ、ここで、ＨＴＡＳＫにおいて、そのエ
ラーが訂正可能であるか否か判定される。その答えが肯
定であれば、流れはステップ２６６へ行く。若し上位コ
ンピューター３２が要求したセクターにエラーがあれば
、今訂正されたデータはＥＣＣエンジン２２からユーザ
ーデータ領域に複写される。ＥＣＣチャネルは再初期化
される（ステップ２６８）。すると、立てられた要求は
ＳＳＢとして適当なＳＴＡＳＫプロセスへ送られる（ス
テップ２７０）。上位コンピューターからの読み出し要
求についてディスク駆動機構とセクタ一番号との次の対
が生成される（ステップ２７２）。セクター総数がステ
ップ２７４でデクリメントされ、全てのセクターが読み
出されるまで訂正サブルーチンは巡回し続ける。

読み出し要求について全てのセクターが読み出された後
、プログラムはステップ２７６へ移動する。ステンプ２
７６で、ＳＲＥＣ及びバンファ一資源は解放される。そ
の時、上位コンピューター３２への状況復帰が生成され
、冗長性のある読み出しは完了する（ステップ２７８）
． ステップ２６０において、エラーが訂正不能であると看
做されると、即ち訂正し得る数よりも多い数のセクター
にエラーがあると、エラーに関する情報が生成され、保
守プロセスに通知される。

この動作はステップ２８０で行なわれる。その後、プロ
グラムの流れは主ループから脱落する（ステップ２８２
）。これで、冗長性のある読み出しについてのプログラ
ムが完了する。

一　　の缶い　き゛み　　の アレイ型ディスク駆動機構システム１０が書き込み要求
を受け入れる時、ディスクコントローラ２４は、上位コ
ンピューター３２から、論理ディスク名、開始セクタ一
番号、及び要求されたセクターの数を受け取る。ディス
クコントローラ２４は、最適速度以下でも走ることが出
来るべき最小限の数のＳＲＥＣ構造及びバッファーを各
プロセスが確実に得ることが出来る様にする。第１２図
を参照すると、冗長性の無い書き込みの初期化階段は、
冗長性の無い読み出しのそれと非常に似ている。プログ
ラムは、開始セクタ一番号が与えられると、処理される
べきディスク及び物理的セクタ一番号の対のセットを生
成する（ステップ２８４）。冗長性は無いので、要求を
、ＳＣＳＩコントローラ１８に対する要求のチェーンと
して確立することが出来る（ステップ２８６）。定義さ
れた対のセットに対してＳＲＥＣ構造及びバッファ一（
干渉記憶を行なうならば）を配分する（ステップ２８８
）。最後に、識別子０をＥＣＣエンジン２２に送ってそ
れを使用不能にする（ステップ２９０）。

最初の違いステップ２９２で生じる。そこでは、ＳＲＥ
Ｃが割り当てられているセクターがロックされる。この
点では読み出しサイクルでは所望のデータがなおディス
ク駆動ａ構アレイ１２上にあるので、これは読み出しと
異なる。ステップ２９４において、緩衝記憶を行なわな
いならば、上位コンピューターからのデータがユーザー
領域からバフファ−に複写される。ＳＲＥＣ構造及びバ
ッファーが確立されて適当なＳＴＡＳＫ８２へ送られる
（ステップ２９６）。ＳＲＥＣ構造を持ったセットの各
メンバーについて次のディスク及び物理的セクタ一番号
の対が生成される（ステップ２９８）。緩衝記憶が行な
われる場合、次の部分又は書き込みデータがユーザー領
域からバッファーへ複写される（ステップ３００）。

この点で、初期化段階は完了し、冗長性の無い書き込み
Ｌよその主ループに入る。ステップ３０２及び３０４に
おいて、書き込まなければならないセクターがまだある
か否か、エラーが生じたか否か判定される。セクターが
あり、エラーが無ければ、プログラムは受信で休眠して
、完了されるべき書き込みを持つ（ステップ３０６）。

その時、どの要求が完了したか判定される（ステップ３
０８）。完了後、セクターはアンロックされる（ステッ
プ３１０）。処理される要求のセットのために充分なＳ
ＲＥＣ構造が無ければ、保留されているセットのメンバ
ーのーっのために、完了しアンロックされたセクターか
らのＳＲＢＣ構造を使うことが出来る。次に要求が主張
され、ＳＲＥＣ構造が適当なＳＴＡＳＫプロセスへ送ら
れる（ステップ３１２）。充分なＳＲＥＣ構造があり、
或はセントが完了すると、ＳＲＥＣ構造について次の要
求が生成され、それは適当なＳＴＡＳＫプロセスへ送ら
れる（ステップ３ｌ４）。

その後、現在のセットの中の項目についての次のディス
ク及び物理的セクタ一番号の対が生成される（ステップ
３１６）。緩衝記憶を行なう場合には、次の書き込みか
らのデータがユーザーデータ領域からバフファーへ複写
される（ステップ３１８）。その後、書き込みを持って
いるセクターの総数がデクリメントされ（ステップ３２
ｏ）、特定の書き込み要求についてのセクターの全ての
書き込みが終るまでサブルーチンは巡回を繰り返す。書
き込み要求についての全てのセクターが書き込まれ、ス
テップ３２０の条件が無くなると、書き込むべきセクタ
ーは最早無く、流れはステンプ３２２へ移動する。この
ステップで、ＳＲＥＣ構造及びバッファーは解放される
。その時状況復帰が生成されて上位コンピューター３２
へ送ラレる（ステップ３２４）。このステップで、冗長
性の無い書き込みの動作は完了する。このプログラムは
、データの流れが逆で、従ってそれに対する対策を講じ
なければならないことを除いて、ディスクコントローラ
のプロセスの見地からは冗長性の無い読み出しに相当似
ている。冗長性の無い書き込みについての説明を終えて
、次に冗長性のある書き込みに焦点を当てる。

一　　のある　き゛入み　》 上記の３種類のデータ転送プログラムの場合と同様に、
冗長性のある書き込みを処理する時には、上記コンピュ
ーター３２は、ディスクコントローラに、論理的ディス
ク名、開始セクタ一番号及び書き込みされるべきセクタ
ーの数を送る。また、ディスクコントローラ２４は、最
適速度以下でも走ることが出来るべき最小限の数のＳＲ
ＥＣ構造及びバッファーを各プロセスが確実に得る様に
する。

第１３（ａ）図を参照すると、開始セクタ一番号が与え
られると、ＨＴＡＳＫディスク及び物理的セクタ一番号
の対のセントを生成する。ディスク及び物理的セクタ一
番号の対のセットは、全て、冗長性ブロックを形成する
ディスク及び物理的セクタ一番号の対である。ディスク
及びセクターの対のセントが生成された後、ユーザーデ
ータにより変更されるべきセクターがマークされ、使用
される冗長性方式が示される（ステップ３２８）。

冗長性ブロック内のセクターはロックされるので、ＥＣ
Ｃ情報が書き込み要求により変更されている間に他のプ
ロセスがそれを変化させようと試みることは無い。この
保護機能を提供するためにセマホアが使われる（３　０
　０）。次に、使用可能なＥＣＣチャネルが得られ、該
チャネルを使うために適当な識別子（ＩＤ）が生成され
る．その後、該チャネルは妨害データ転送のために初期
化される（ステップ３３２）。

該チャネルが初期化されている間に、ＳＲＥＣ構造及び
バッファ一（必要ならば）が、ステップ３２６で定義さ
れた対のセットのために配分される（ステップ３３４）
。ＳＲＥＣ構造が配分されると、書き込みサブルーチン
が始まる。ステップ３３６及び３３８において、書き込
まれるべきセクターがもっとあるか否か、エラーが生じ
たか否か判定される。セクターがもっとあり、エラーが
生じていなければ、引き算／加算方式を使うか否か判定
される（ステップ３４０）。古いデータを「引き」、新
しいデータを「加える」ことにより、或は冗長性を再生
することにより、冗長性を維持することが出来る。ユー
ザーデータにより変更されるディスクの数が、変更され
ないディスクの数より少ないか或は等しいならば、引き
算／加算方式を使う。そうでなければ、それは使われな
い。

引き算／加算方式が使われるならば、プログラムはステ
ップ３４２へ流れる。

ステップ３４２で、使われるべきＥＣＣチャネルが初期
化される。その後、冗長性セクターについて読み出し要
求が静止され、それらはＥＣＣエンジン２２　（或はバ
ッファ一）のスクラッチ領域に読み出されるので、ＥＣ
Ｃエンジンは冗長性グループデータで確立される（ステ
ップ３４４）。

その時、ＳＲＥＣ構造及びバッファーが確立され、ＳＲ
ＥＣ構造は適当なＳＴＡＳＫプロセスへ送られる。これ
らの要求が主張され、全ての要求が行なわれるまでは復
帰は得られない（ステップ３４６）。次に、プロセス３
４８において、プログラムは、要求の完了を待ちながら
ブロックする．保留されている要求があり、エラーが生
じていない時（ステップ３５４）、ステップ３５６及び
３５８は、どの要求が完了したか判定し、若し全ての要
求を行なうのに充分なＳＲＥＣが無ければ要求を生成す
る。要求処理中にエラーが生じると、保守プロセスに通
知される（ステップ３６０）．この点で、ＥＣＣエンジ
ン２２に新しい冗長性情報（ディスク上のセクターにつ
いて正しい）がある。次に、データ転送要求のためにＳ
ＲＥＣ構造及びバフファーが確立され、ＳＲＣ構造は適
当なＳＴＡＳＫプロセスへ送られる（ステップ３６２）
。保留されているセクターがあってエラーが生じていな
い時は、完了された要求について判定がなされ、若し全
ての要求を行なうのに充分なＳＲＥＣがなかったならば
、他の要求が生成される（ステップ３６４−３６８）。

転送中にエラーが生じると、保守プロセスに通知される
（ステップ３７０）。

ＥＣＣエンジン２２から冗長性セクターを得た後、冗長
性セクターについて書き込み要求が生成される（ステッ
プ３７２）。要求についてＳＲＥＣ構造及びバッファー
が確立され、ＳＲＥＣ構造は適当なＳＴＡＳＫ８２へ送
られる（ステップ３７４）。その後、バッファ一内のデ
ータは転送され、プログラムはブロックして、要求の完
了を待つ（ステップ３７６）。冗長性セクター転送中に
エラーが生じると、保守プロセスに通知される（ステッ
プ３７８）。この点で、ステップ３７８でエラーがない
とするとディスク上には良好なデータがある（ステップ
３８０）。ステップ３８１では、セクター総数がデクリ
メントされ、セクター数が０になるまでサブルーチンは
巡回する。セクターの数がゼロになった時（ステップ３
３６）、プログラムはステップ４１８ヘジャンプし、そ
こでＳＲＥＣ及びバッファ一資源を解放する。次に、ス
テップ４２０で、上位コンピューター３２への状況復帰
が生成され、これで引き算／加算冗長性方式サブルーチ
ンは完了する。

しかし、上記した様に、ユーザーデータにより変更され
るディスクの数が、変更されないディスクの数より多け
れば、引き算／加算方式は使われない。その代わりに、
冗長性セクター生成の方式が使われる。冗長性セクター
生成は、第１３（ａ）図のステップ３４０の判定から始
まる。ステップ３４０のｒｎｏＪは、第１３（ｂ）図ノ
ステップ３８２へ続く。第１３（ｂ）図を参照すると、
引き算／加算が使われなければ、第１ステップはＥＣＣ
チャネルの初期化（ステップ３８２）である。冗長性セ
クターを含まない、変更されないセクターについて読み
出し要求が生成される（ステップ３８４）。読み出され
るデータは重要ではないので、それはスクラッチ領域に
読み込まれる。

ＳＲＥＣ構造とバフフ１−（必要ならば）が該要求のた
めに確立され、適当なＳＴＡＳＫプロセスへ送られる（
ステップ３８６）。

保留されている読み出し要求がある間はデータが読み出
される（ステップ３８８）。ステップ３９０で、どの要
求が完了したか判定される。ステップ３９２において、
全ての要求を行なうのに充分なＳＲＥＣがなかったなら
ば、他の要求が生成される。読み出し中にエラーが生じ
ると、保守プロセスに通知される（ステップ３　９　４
）．この点で、変更されないデータについての冗長性情
報をＥＣＣエンジン２２で使用することが出来ることに
なる。この時、書き込み要求のためにＳＲＥＣ構造及び
バソファ−が確立される（ステップ３９６）。ＳＲＥＣ
構造は適当なＳＴＡＳＫプロセス８２へ送られる（ステ
ップ３９８）。転送されるべく保留されているセクター
がある間（ステップ４００）、ステップ４０２は、どの
要求が完了したか判定する。全ての要求を行なうのに充
分なＳＲＥＣがなかったならば、他の要求が生成される
（ステップ４０４）。何らかのエラーが書き込み中に生
じると、保守プロセスに通知される（ステップ４０６）
。

所望のデータは、この直前に言及した書き込み要求によ
りディスクに書き込まれている。対応する冗長性情報を
ＥＣＣエンジン２２から抽出してディスクに書き込まな
ければならない（ステップ４０８）。ＳＲＥＣ構造及び
バフファーが該要求について確立され、ＳＲＥＣ構造は
適当なＳＴＡＳＫプロセスへ送られる。全ての要求が行
なわれるまでは復帰（メッセージ完了）が得られない様
に、要求が主張される（ステップ４１０）。受信はブロ
ック・オンされる（ステップ４１２）．転送でエラーが
生じると、保守プロセスに通知される（ステップ４１４
）．この点で、ディスク上に良好なデータと冗長性とを
持ったことになる（ステップ４１６）．この時、セクタ
ー総数はステップ４１７でデクリメントされる。セクタ
ー総数がゼロになるまで生成サブルーチンは巡回する。

セクター総数がゼロになると、ＳＲＥＣ及びバッファ一
資源は解放される（ステップ４１８）．次に、上位コン
ピューターへの状況復帰が生成され（ステップ４２０）
、これで冗長性のある書き込みは終る。

ＨＴＡＳＫプロセスにはｎまでの番号が付されるが、こ
のｎはＩ｛ＴＡＳＫチャネルの数である。

各ＨＴＡＳＫはＳＲＥＣ構造を送り出すことが出来る。

このｍはＥＣＣエンジン２２内のＥＣＣチャネルの数で
限定される。トランザクション記録はｍ個までのＳＲＥ
Ｃを保持する。タスクを完了するのに追加のＳＲＥＣが
必要であれば、それらには異なるトランザクション番号
が割り当てられる． アレイ　ー゜イスク　　　　シスームの　のアレイ型デ
ィスク駆動機構システム１０の他の特徴の一つは、ホッ
ト・プラガブル（ｈｏｔ　ｐｌｕｇｇ−ａｂｌｅ）ディ
スク駆動機構である。このホット・プラガブルディスク
駆動機構という用語は、アレイ型ディスク駆動機構の動
作を妨げずにディスク駆動機構１４の置換又は再据え付
けをすることの出来る可能性を指す．換言すれば、シス
テム１０に電源が投入されて通常の状態で作動している
間にディスク駆動機構１４を取り外したり、据え付け直
したり、或は取替えたりすることが出来る。この可能性
は、ディスク駆動機構のビン構成と、ディスクコントロ
ーラ２４が走らせるソフトウェアとが提供するものであ
る。

第１に、ディスクに対する損傷が最も生じ易いのは、そ
れが挿入される時である。従って、グランドより前に電
圧がかからない様に注意することなどが必要である．従
って、ディスク駆動機構１４のピン構成では、最も良い
ピンがグランドとなる。その様にすれば、電圧がかかる
前に共通グランドが確立される。次に長いピンは５及び
１２ボルトピンである．最も短いのは信号ビンである。

ＴＴＬロジックを制御するために信号ピンが接続される
時には、既に電圧が確立されているので、新しい駆動機
構への差し込みの不確定性が最小にされる． ホット・プラガブル・ディスク駆動機構１４の第２の特
徴は、ディスクコントローラ２４内のソフトウェアであ
る。このソフトウエアは、ホット・ブラガブル駆動機構
を「スマート」にすることを可能にするものである。例
えば、１レベルの冗長性が設けられていて、ディスクが
悪くなったとすると、該ソフトウェアは代わりのディス
クが据え付けられたことを確かめることが出来、失われ
たデータはＥＣＣエンジン２２により再生され、新しい
ディスクに書き込まれることが出来る。また、或るレベ
ルの冗長性を使用することが出来るので、ＥＣＣエンジ
ン２２は、悪いディスク駆動機構の失われたデータを、
それが置換されるまで、連続的に再生することが出来る
。上位コンピューター３２は、悪いセクターからのデー
タがその都度再生されたか否かを知る必要はない。しか
し、保守装置は、アレイ型ディスク駆動機構システム上
の表示ランプを点灯させ、どのディスクが悪いかをユー
ザーに表示する。悪いディスクは置換され、再生された
データは新しいディスクに書き込まれるが、上位コンピ
ューター３２はディスクが置換されたことに気付かない
。そこで、悪いディスクが取替えられている時に、その
ディスクに論理的に読み書きをすることが出来る（少な
くとも１レベルの冗長性の存在を前提とする）。

ソフトウエアは、先に取り外されたディスク駆動機構が
再び据え付けられたことを識別することも出来る。その
場合、別の時に同じ場所に据え付けられる別のディスク
駆動機構からデータを読み書きすることが出来る。前述
の場合と同様に、アレイ型ディスク駆動機構システム１
０の電源を切ったり、それと上位コンピューター３２と
の間のデータ転送の流れを中断させたリせずに、この手
順を行なうことが出来る。

えた′　ディスク　　　　と ホット・プラガブル駆動機構に類似した二つの特徴は、
冷えた待機駆動機構と節約である。冷えた待機駆動機構
と節約は二つの独特の特徴を持っている。第１は、余分
の駆動機構（第１図の１５）が物理的に存在することで
ある．第２に、予備の駆動機構を制御し作動可能にする
ソフトウエアである。ディスクアレイ１２の他の駆動機
構と共に連続的に電源が投入されていた予備の駆動機構
１５が悪いディスクに変って電子的にスイッチングされ
た時に節約が行なわれる。冷えた待機駆動機構は、電子
的にスイッチングされるまでは電源投入されない駆動機
構であり、電気スイッチは、予備をブート・アンプする
責任を持っている。冷えた待機駆動機構の利点は、平均
故障間隔（ＭＴＢＦ）がまだ始まっていないことである
。

顧客の要求に応じて、アレイ１２に予備ディスク駆動機
構を内蔵させることが出来る。予備１５は、システムの
構成の中で構成される。普通に作動しているディスク駆
動機構１４が或る程度まで劣化すると、節約又は冷えた
待機ソフトウエアは、悪いディスク駆動機構のアドレス
を予備ディスク駆動機構の一つに自動的に切り替えるこ
とが出来る。前記の劣化の程度は、ユーザーにより定義
される。１個のセクターだけが不良で、１レベルの冗長
性を使用することが出来るならばＥＣＣエンジン２２が
データをその都度再生することを可能にするのは分別あ
ることかも知れない。しかし、特定のディスク駆動機構
上の或る特別の数のセクター又はトラックが悪くなると
、予備又は冷えた待機駆動機構への切り替えが行なわれ
る．一方、何らの冗長性も要求されない場合には、ＳＣ
ＳＩチャネルコントローラ１８又はエンベデソドＳＣＳ
Ｉが読み出し又は書き込みを処理することが出来ない時
に初めて予備又は冷えた待機駆動機構に切り替える様に
することも出来る。それでも、予備１５に切り替えると
、悪いディスクを取替えて元に切り替えることが出来る
。

顧客は、それ自身の予備メカニズムのレベルを持ってい
る。ディスクコントローラ２４は、動作が成功したこと
を示す状況と共に読み出しデータ又は書き込みを送り戻
すことが出来るが、冗長性情報に鎖らなければならない
。その場合、ユーザーは、セクター／トランクを読み出
してそれを同一のディスク１４又は同一のチャネル１６
上のディスクの他のセクター／トラックに論理的に置く
ことにより、ユーザー自身の節約レベルを行なうことが
出来る。しかし、そのためには、上位コンピューター３
２はそのコードを変えなければならない。

予備駆動機構及び冷えた待機駆動機構は、アレイ内の物
理的位置やその冗長性グループに拘らず、他の任意のデ
ィスク駆動機構の論理的位置を占めることが出来る。ま
た、予備駆動機構及び冷えた待機駆動機構１５は、物理
的にはディスク駆動機構内のどの場所にも配置すること
の出来るものであり、全てを同一のチャネルｌ９又はデ
ィスク駆動機構アレイ１２の物理的領域に配置しなくて
も良い。

アレイ型ディスク駆動機構システムエ０の他の特徴は、
色々なレベルの冗長性を提供する様に論理的ディスク駆
動機構の各々を構成することが出来る点にある。例えば
、アレイ１２を、１０個の物理的ディスク駆動機構１４
から成る１個の論理的ディスク駆動機構（１レベルの冗
長性を、即ち１個のディスク駆動機構を、持っている）
と、各々２０個の物理的ディスク駆動機構を有する２個
の論理的駆動機構（各々２レベルの冗長性を、即ち２個
のディスク駆動機構を持っている）と、各々１個の物理
的駆動機構から成る５個の論理的駆動機構（ゼロレベル
の冗長性を持っている）と、６個の予ＯＩ駆動機構（上
記データグループのいずれに対しても予備として働くこ
とが出来る）とに区分することが出来る。この分解は、
単なる例である。論理的ディスク駆動機構、冗長性レベ
ル、予備駆動機構の数の色々な組み合わせを持つ様にア
レイ型ディスク駆動機構システム１０を構成することが
出来る。また、ディスク駆動機構アレイは、６６個のデ
ィスク駆動機構に限定されるものではない。むしろ、デ
ィスク駆動機構アレイはもっと多数の駆動機構、チャネ
ル、等、を持つことが出来る。同様に、予備の個数も第
１図の場合の６個には限定されない。システムは１０個
又は１７個を持つことが出来る。しかし、顧客の希望に
応じてたくさん持つことも出来る。

アレイ型ディスク駆動機構システム１０は、ディスク駆
動機構データグループ内のシリンダが高帯域幅データ転
送用と高トランザクション速度データ転送用とに仕切ら
れる様に構成することの出来るものである。シリンダは
、共通のアライメントを共有する複数のディスク上の同
じトラックを指するのに使う用度である。データグルー
プが、各々１０００個のトラックを有する４個のディス
クを持っている場合、４ディスク深度のシリンダが１０
００個あることになる。これらのシリンダを、例えば、
高帯域幅転送用にＯ−１９９を、高トランザクション速
度データ転送用に２００−９９９を配分することが出来
る。

シリンダ構成に加えて、アレイ型ディスク駆動機構シス
テム１０は、同期又は非同期ディスク（又は、換言すれ
ば、同期又は非同期スピンドル）を持つ柔軟性を提供す
るものである。同期ディスク（又はスピンドル）では、
或る読み書きヘッドが或るトランクまで移動するのと同
時に他のヘッドが他のトランクまで移動する。ヘッドの
速度及び角度位置は常に同一である。逆に、非同期ディ
スクは、これらの特徴を持っていない。一般に、アレイ
は同期ディスクを持っているが、その理由は、それが最
大の性能を提供するからであり、また、特に、個別にデ
ィスクにアクセスする能力が利用可能となっていないか
らである。複数のプロセッサーを伴うアレイ型ディスク
駆動機構システム１０の独立作動構造は、同期又は非同
期式のディスク駆動機構で作動することを可能にするも
のである。これは、非同期駆動機構の価格が同期駆動機
構より低いので、重要である。

ディスクコントローラ上のオペレーティング・システム 上記した様に、ソフトウェアの挙動は、非同期、同時、
及び相互作用プロセスのセットとして説明することの出
来るものである。ここで、プロセスは、相互に関連する
動作の識別可能なシーケンスとして緩やかに定義するこ
との出来るものである。

プロセスは、プログラムの１回の実行の計算で特定され
る。コンピューターにおけるプロセス同士の相互作用の
多くは、システム資源を共有することの結果である。プ
ロセスの実行は、それが必要とする資源が他のプロセス
により先取りされていた場合には、保留される。

全てのプロセスブロックが互いに機能することを可能に
するのはオペレーティング・システムである。オペレー
ティング・システムは、プロセスの全体を制御し、シス
テム資源の配分を監督し、動作の一覧表を作成し、異な
るプログラム同士の干渉を防止する、などの機能を果た
す。オペレーティング・システムの存在は業界では周知
されている。好適な実施例では、オペレーティング・シ
ステムはマイクロプロセッサ２５に置かれる。ディスク
コントローラ２４上のオペレーティング・システムを使
用すると、データ転送を処理する柔軟性及び速度が温か
に大きくなる。例えば、オペレーティング・システムは
、複数のＨＴＡＳＫを並行して実行することを可能にす
る。また、他のプロセスブロックが同時に機能すること
も許される。

ディスクコントロー−にお番る′　ムわせ普通は、上位
コンピューターがメモリーに話しかける時には、上位コ
ンピューターは一時に１個のコマンドを送り、そのコマ
ンドが完了されるのを待つ。上位コンピューターは、応
答割り込みを送り、次のコマンドを送る前に上位コンピ
ューターからの除去の返送を待つ。アレイ型ディスク駆
動機構システム１０は、ディスク駆動機構コントローラ
２４にＩ　ＯＰＢキューを置くことにより、この問題を
軽減する。このキューは、上位コンピューター３２が与
えたいだけの数の要求又はコマンドをアレイ型ディスク
駆動機構システム１０に与えることを可能にする。上位
コンピューター３２は、それらをディスクコントローラ
２４へ送る。それらを処理するＨＴＡＳＫより多くのＩ
　ＯＰＢがある時は、余分のＩ　ＯＰＢはキュー内に置
かれる。その後、上位コンピューター３２は、これから
離れて、状況の返送を待たずに他のタスクを行なうこと
が出来る。

状況は、ＩＯＰＢの状況バイトを介して上位コンピュー
ターに戻される。ＩＯＰＢは二つの応答を持つことが出
来る。ディスクコントローラはトランザクションを首尾
よく完了した。この応答は、例えば、故障が生じて、デ
ータを再生するために冗長性が使用された時には、非常
に複雑となることがある。他の応答は、要求を引き受け
ることが出来ないという応答である。「出来ない」の定
義は、上位コンピューター又は顧客の必要による。

「出来ない」応答が生じた時には、データは捨てられ、
上位コンピューター３２からの他のＩＯＰＢが送られる
。

を　け゛れたディスク アレイ型ディスク駆動機構システム１０は、ディスク要
求に優先順位を付ける能力を上位コンピューター３２に
与える。ディスクコントローラ２４はＩ　ＯＰＢ内の２
個の優先順位ビットに作用する。オペレーティング・シ
ステムはこの能力をディスクコントローラ２４に与え、
プロセスはそれを実行する。優先順位ビットは、ＩＯＰ
Ｂバイトの一つの中のフィールド（或る機能を定めるビ
・７トの組み合わせ）に置かれている。優先順位ビット
は、上位コンピューターがその要求同士の相対的優先順
位を付けることを可能にする。

ＨＴＡＳＫはＴＲＥＣを生成する。ＴＲＥＣは、各々、
ＨＴＡＳＫの受け取ったＩＯＰＢと同じ優先順位ビット
を持っている。ＴＲＥＣ　（トランザクション記録）は
他の全てのプロセスから見られるので、優先順位は他の
全てのプロセスから見られる。優先順位は、データバス
２０について調停をする時、指定されたトランザクショ
ンが上位の順位を持つことを可能にする。

リターゲタブル（ｒｅｔａｒｅｔａｂｌｅ）なソフトウ
エアアレイ型ディスク駆動機構システム１０のソフトウ
エアは、リターゲタブルである。リターゲタブルである
ということは、ソフトウェアが色々なプロセッサー上を
走ることが出来ること、即ち、ソフトウェアプログラム
を変更せずにプロセッサーを変更することが出来ること
を、意味する。これにより、２種類の実質的に異なるハ
ードウェア構造であるパーソナルコンピューターやマイ
クロプロセッサ等の色々なプラントホームでプログラム
を走らせることが出来る。プロセッサーに関するこの様
な柔軟性は、プロセッサーを、更に性能の高いプロセッ
サーと逐次交換してゆくことを可能にする。また、コス
トを考慮しなければならない時には、プロセッサーの速
度や大きさを小さくすることも可能にする。アレイ型デ
ィスク駆動機構システムのソフトウエアは、アプリケー
ションソフトウェアであるが、これをリターゲタブルに
するのは、本質的に二つの原理である。

第１に、該ソフトウエアは、標準的コンパイラに対して
異質ではない高レベル言語で書かれる。

第２に、その上で該ソフトウェアを走らせようとしてい
るプロセッサーに指定された任意のコンパイラで該ソフ
トウエアがコンパイルされる。ソースコードで記述され
たプロセッサー依存機能を変更しなければならないかも
知れない。それには幾つかの新しいコードが必要である
。しかし、それは、リターゲタブルでない場合に必要と
なる９０ないし１００％という割合ではなくて、僅かに
１％程度である。

正しいデー　配　を　　　るアルゴリズムアレイ型ディ
スク駆動機構システム１０は、アレイ型ディスク駆動機
構が作動している間にディスク駆動機構を交換出来ると
いう特徴を提供する。

この特徴が有益であることについては、色々なシナリオ
がある。主な理由は、現場修理サービスを可能にするこ
と、即ち、若し或るディスクが悪くなったらば、それを
新しいのと交換し、該ディスク上にあったデータを冗長
性により置き替えることが出来る。また、数人の人がア
レイ型ディスク駆動機構システム１０にアクセスしてい
て、その人たちが各々異なるディスク駆動機構を持って
いて、その人たちがシステム１０を使っているか或は使
っていないかによりそのディスク駆動機構を据え付けた
り取り外したりする、という状況もあり得る。この様な
場合などには、ディスクが正しいディスク位置にあるか
否かをディスクコントローラ２４が確かめることが重要
である。従って、どのディスクが取り外されたか判定す
ると共に、挿入されたディスクが正しい位置にあるか否
か判定するアルゴリズムがディスクコントローラ２４に
設けられている。

これを行なう一つの可能な方法は、日付一時刻スタンプ
を使うことである。該アルゴリズムは日付及び時刻のス
タンプをディスク駆動機構１４とその接続部に作り出す
。若し一致しないディスク駆動機構が挿入されれば、「
本当にこのディスクから読み書きしたいのですか？」等
の注意が上位コンピューター３２のコンピュータースク
リーン上に現われる。また、連続する数又はコードを使
って同じタスクを達成することが出来る。また、該アル
ゴリズムは、新しいディスクを識別して、それらを論理
的に構成することにも対応する。また、コールドブート
（ｃｏｌｄ　ｂｏｏｔ）時には、該アルゴリズムは、全
てのディスクが適切に据え付けられていることを確かめ
、何か問題があればオペレーターに対して信号を送る。

プロセ・サー　バフフ　ー　　　の アレイ型ディスク駆動機構システム１０は１４個のマイ
クロプロセッサから成る。１１個は、ｓｃｓｉチャネル
コントローラ１８内に１個ずつある。１個はディスクコ
ントローラマイクロプロセッサ２５である。他の２個は
保守処理に指定され、１個は処理に、１個は顧客エンジ
ニアリングバネル４６に、他はディスクコントローラ２
４に割り当てられている。相当数のプロセッサーを使え
ば、高帯域幅／高トランザクション速度の兼ね合いに対
処することが出来る。互いに破壊的に干渉させずにこれ
らのプロセッサーを一斉に作動させることを可能にする
には問題がある。ソフトウエアは、プロセッサー同士の
協力を要求しない様に構成されている。それらは全て独
立に作動することが出来る。しかし、ディスクコントロ
ーラマイクロプロセッサ２５は、共通データバス２０上
の１個置きのスロットを持つことを保証されている。

図示し説明した発明の形及び細部を色々に変更すること
が出来ることを当業者は良く理解するであろう。それら
は特許請求の範囲の欄で定義された本発明の範囲に属す
るものとする。

【図面の簡単な説明】

第１図は、好適な実施例のアレイ型ディスク駆動機構シ
ステム１０のブロック図である。 第２図は、好適な実施例のＳＣＳ　Ｉチャネルコントロ
ーラのブロック図である。 第３図は、好適な実施例のＥＣＣエンジンのブロック図
である。 第４図は、好適な実施例のソフトウェアのプロセス連結
図である。 第５図は、好適な実施例のＨＩＳＫプロセスの動作のフ
ローチャートである。 第６（ａ）図は、好適な実施例のＨＴＡＳＫプロセスの
動作のフローチャートの一部である。 第６（ｂ）図は、好適な実施例のＨＴＡＳＫの動作のフ
ローチャートの一部である。 第７（ａ）図は、好適な実施例のＳＴＡＳＫプロセスの
動作のフローチャートである。 第７（ｂ）図は、好適な実施例のＳＣＢの線図である。 第８図は、好適な実施例のＳＣＳＩプロセスの動作のフ
ローチャートである。 第９図は、好適な実施例のＳＩＳＲプロセスの動作のフ
ローチャートである。 第１０図は、好適な実施例の冗長性の無い読み出しを実
行するプログラムのフローチャートである。 第１１図は、好適な実施例の冗長性のある読み出しを実
行するプログラムのフローチャートである。 第１２図は、好適な実施例の冗長性の無い書き込みを実
行するプログラムのフローチャートである。 第１３（ａ）図は、好適な実施例の冗長性のある書き込
みを実行するプログラムのフローチャートの一部である
。 第１３（ｂ）図は、好適な実施例の冗長性のある書き込
みを実行するプログラムのフローチャートの一部である
。

Claims (36)

【特許請求の範囲】
1. （１）メモリーをコンピューターに提供するアレイ型デ
   ィスク駆動機構システムであって、前記アレイ型システ
   ムは、アレイを形成する様に構成された複数のディスク
   駆動機構を有し、前記アレイ型ディスク駆動機構は複数
   のチャネルからアクセスされ、各チャネルは複数のディ
   スク駆動機構にアクセスし、アレイ型ディスク駆動機構
   の各々は複数のセクターを有するアレイ型ディスク駆動
   機構システムであって、 ディスク駆動機構の想到可能な配列として該コンピュー
   ターに見える様にアレイ型ディスク駆動機構の論理的構
   成を制御し、これにより該アレイ型ディスク駆動機構が
   該コンピューターに対して、複数のディスク駆動機構と
   して、又は全てのアレイ型ディスク駆動機構から成る１
   個の大きなディスク駆動機構として、又はその中間の構
   成として見える様に制御するディスク制御手段と、 該コンピューターにより該アレイ型ディスク駆動機構に
   読み書きされるデータに対して複数のレベルの冗長性を
   提供する手段と、 該ディスク制御手段により制御されて、該アレイ型ディ
   スク駆動機構から読み書きされるデータに対してゼロか
   ら前記の複数までのレベルの冗長性を作用させることを
   可能にする手段と、から成ることを特徴とするアレイ型
   ディスク駆動機構システム。
2. （２）バッファーメモリーを有し、更に、 該コンピューターから受信したデータを、各々セクター
   に等しい大きさを持った所要の数のブロックに配分する
   手段と、 前記ブロックを１チャネルから他のチャネルへと順次に
   ストライピングするストライピング手段とを備え、この
   ストライピングは、該アレイ型ディスク駆動機構のディ
   スク駆動機構を水平に横断し、又は該アレイ型ディスク
   駆動機構のディスク駆動機構を斜め下方に横断し、又は
   これらの組み合わせとなることを特徴とする請求項１に
   記載のアレイ型記憶システム。
3. （３）該ストライピング手段は、更に、 水平又は斜めのストライピング又はその組み合わせのス
   トライピングを行なう様にストライピング手段を構成す
   る手段を備えることを特徴とする請求項２に記載のアレ
   イ型ディスク駆動機構。
4. （４）複数のチャネルに接続する共通データバスを有し
   、冗長性を提供する手段は、更に、 コンピューターの読み出し又は書き込み動作時にデータ
   が該データバスに添ってチャネルから又はチャネルへ伝
   播する時に冗長性を行なう手段を備え、これにより、冗
   長性は、該読み出し又は書き込み動作を完了するのに要
   する時間を越える付加的時間を必要としないことを特徴
   とする請求項３に記載のアレイ型ディスク駆動機構。
5. （５）該制御手段は、更に、 仮想記憶場所をアレイ型ディスク駆動機構に写像する手
   段を備え、前記アレイ型ディスク駆動機構は物理的記憶
   場所であることを特徴とする請求項４に記載のアレイ型
   ディスク駆動機構。
6. （６）代わりのディスク駆動機構を据え付けるためにデ
   ィスク駆動機構が該アレイ型ディスク駆動機構から取り
   外された時に該アレイ型ディスク駆動機構システムの連
   続的動作を提供するための手段を更に備え、これにより
   、該コンピューターは動作不可能時間を経験しないこと
   を特徴とする請求項５に記載のアレイ型ディスク駆動機
   構。
7. （７）該連続的動作提供手段は、更に、冗長性が前記デ
   ィスク制御手段により構成される時に冗長性により前記
   の取り外されたディスク駆動機構についてのデータを再
   生する手段を備えることを特徴とする請求項６に記載の
   アレイ型ディスク駆動機構。
8. （８）更に、 複数の予備ディスク駆動機構と、 欠陥のある又は取り外されたディスク駆動機構と論理的
   に同一となる様に前記予備を構成する手段とを備え、こ
   れにより、その欠陥のある又は取り外されたディスク駆
   動機構についてのデータが該予備ディスク駆動機構に書
   き込まれると共にその欠陥のある又は取り外されたディ
   スク駆動機構から読み出されるべきデータが該予備駆動
   機構から読み出されることとなる様に予備が欠陥のある
   又は取り外されたディスク駆動機構の論理的位置を占め
   ることを特徴とする請求項６に記載のアレイ型記憶シス
   テム。
9. （９）冗長性が設けられている時には欠陥のある又は取
   り外されたディスク駆動機構のデータを再生し、その再
   生されたデータを、前記予備構成手段の構成した予備に
   格納するための手段を更に備えることを特徴とする請求
   項８に記載のアレイ型ディスク駆動機構システム。
10. （１０）該ディスク制御手段は更に複数のプロセス手段
    を備え、前記複数のプロセス手段は、 前記コンピューターからの、又は前記コンピューターへ
    の割り込みにサービスして、前記コンピューターと前記
    複数のプロセス手段との間でインターフェースとして作
    用するコンピューター割り込みプロセス手段と、 該コンピューターから該アレイ型ディスク駆動機構への
    及び該アレイ型ディスク駆動機構からの読み出し及び書
    き込みの要求を引受ける複数のコンピュータータスクプ
    ロセス手段と、該複数のコンピュータータスクプロセス
    手段は該コンピューターから該アレイ型ディスク駆動機
    構への書き込みと、該アレイ型ディスク駆動機構から該
    コンピューターへの読み出しとを制御することと、前記
    複数のコンピュータタスクプロセス手段は前記のレベル
    の冗長性を使用可能にすることと、 該アレイ型ディスク駆動機構による該複数のコンピュー
    タータスクプロセス手段からの書き込みデータの受取り
    を開始させると共に、該複数のコンピュータータスクプ
    ロセス手段による該アレイ型ディスク駆動機構からの読
    み出しデータの受取りを開始させる複数のチャネルタス
    クプロセス手段と、 読み出し時の複数のコンピュータータスクプロセス手段
    から複数のチャネルの各々へのデータの移動と、書き込
    み時の複数のチャネルの各々から複数のコンピューター
    タスクプロセス手段へのデータの移動とを制御する複数
    のチャネル制御プロセス手段と、 複数のチャネルの各々への割り込み及び複数のチャネル
    の各々からの割り込みを処理する複数のチャネル割り込
    みプロセス手段とから成ることを特徴とする請求項９に
    記載のアレイ型ディスク駆動機構システム。
11. （１１）更にオペレーティング・システムを備え、前記
    複数のプロセス手段は前記オペレーティング・システム
    により相互に接続されてこれにより作動し、前記ディス
    ク制御手段は前記オペレーティング・システムにより作
    動することを特徴とする請求項１０に記載のアレイ型デ
    ィスク駆動機構システム。
12. （１２）前記コンピューターからの入出力パラメータブ
    ロックを有し、更に、 前記入出力パラメータブロックを待ち合わせさせる手段
    を備え、前記待ち合わせ手段は、該コンピュータータス
    クプロセス手段の数より多い入出力パラメータブロック
    がある時に作動することを特徴とする請求項１１に記載
    のアレイ型ディスク駆動機構システム。
13. （１３）該ディスク制御手段は、更に、 該コンピューターからの各要求に優先順位を付ける手段
    を備え、前記複数のプロセス手段の各々は前記優先順位
    を見ることを特徴とする請求項１２に記載のアレイ型デ
    ィスク駆動機構システム。
14. （１４）前記オペレーティング・システムと前記ディス
    ク制御手段とがその上で作動するフロセッサーを有し、
    前記ディスク制御手段は高レベルコンピューターソフト
    ウェアから成り、前記オペレーティング・システム及び
    前記高レベルコンピューターソフトウェアは組み合わさ
    れて、前記ディスク制御手段を複数のプロセッサーに対
    してリターゲタブルにすることを特徴とする請求項１３
    に記載のアレイ型ディスク駆動機構システム。
15. （１５）該アレイ型ディスク駆動機構における複数のデ
    ィスク駆動機構の各々の位置を定義する手段と、 ディスク駆動機構を、その定義された位置以外の位置に
    置こうとする試みを伝達する手段とを更に備えることを
    特徴とする請求項１４に記載のアレイ型ディスク駆動機
    構システム。
16. （１６）顧客エンジニアリング手段を有し、前記アレイ
    型ディスク駆動機構システムは更に複数のプロセッサー
    を備え、前記複数のチャネルの各々はプロセッサーを備
    え、前記ディスク制御手段はプロセッサーを備え、前記
    顧客エンジニアリング手段は複数のプロセッサーを備え
    、前記ディスク制御手段は、更に前記複数のプロセッサ
    ーの同時動作を提供する手段を備え、これにより、前記
    アレイ型ディスク駆動機構システムは並行処理をするこ
    とが出来、高帯域幅処理又は高トランザクション速度処
    理又はその間の兼ね合いの処理を提供する様に構成され
    ることを特徴とする請求項１５に記載のアレイ型ディス
    ク駆動機構システム。
17. （１７）複数のディスク駆動機構を有するアレイ型ディ
    スク駆動機構システムであって、前記複数のディスク駆
    動機構を、随意の論理的メモリー構成に構成するための
    手段と、 前記アレイ型ディスクシステムに読み書きされるデータ
    に対してゼロから複数までのレベルの冗長性を行なう様
    にアレイ型ディスクシステムを構成する手段と、から成
    ることを特徴とするアレイ型ディスク駆動機構システム
    。
18. （１８）メモリーをコンピューターに提供するアレイ型
    ディスク駆動機構システムであって、前記アレイ型シス
    テムは、アレイを形成する様に構成された複数のディス
    ク駆動機構を有し、前記アレイ型ディスク駆動機構は複
    数のチャネルからアクセスされ、各チャネルは複数のデ
    ィスク駆動機構にアクセスし、アレイ型ディスク駆動機
    構の各々は複数のセクターを有するアレイ型ディスク駆
    動機構システムであって、 論理的ディスク駆動機構の構成として該コンピューター
    に見える様に前記複数のディスク駆動機構を構成するデ
    ィスク制御手段を備えており、これにより、該複数のデ
    ィスク駆動機構を、１個の論理的ディスク駆動機構とし
    て、又は複数のディスク駆動機構が複数あるものとして
    、又はその中間の兼ね合いの構成として見える様に構成
    することが出来、前記の構成の柔軟性により、高帯域幅
    処理能力又は高トランザクション速度処理能力又はその
    中間の兼ね合いの処理能力が得られることを特徴とする
    アレイ型ディスク駆動機構システム。
19. （１９）該ディスク制御手段は、更に、 該コンピューターにより該アレイ型ディスク駆動機構に
    読み書きされるデータに複数のレベルの冗長性を提供す
    る手段と、 該ディスク制御手段により制御されて、該アレイ型ディ
    スク駆動機構から読み書きされるデータに対してゼロか
    ら該複数のレベルまでの冗長性を作用させることを可能
    にする手段とを備えることを特徴とする請求項１８に記
    載のアレイ型ディスク駆動機構システム。
20. （２０）該ディスク制御手段は更に複数のプロセス手段
    を備え、前記複数のプロセス手段は、 前記コンピューターからの、又は前記コンピューターへ
    の割り込みにサービスして、前記コンピューターと前記
    複数のプロセス手段との間でインターフェースとして作
    用するコンピューター割り込みプロセス手段と、 該コンピューターから該アレイ型ディスク駆動機構への
    及び該アレイ型ディスク駆動機構からの読み出し及び書
    き込みの要求を引受ける複数のコンピュータータスクプ
    ロセス手段と、該複数のコンピュータータスクプロセス
    手段は該コンピューターから該アレイ型ディスク駆動機
    構への読み出しと、該アレイ型ディスク駆動機構から該
    コンピューターへの書き込みとを制御することと、前記
    複数のコンピュータータスクプロセス手段は前記のレベ
    ルの冗長性を使用可能にすることと、 該アレイ型ディスク駆動機構による該複数のコンピュー
    タータスクプロセス手段からの読み出しデータの受取り
    を開始させると共に、該複数のコンピュータータスクプ
    ロセス手段による該アレイ型ディスク駆動機構からの書
    き込みデータの受取りを開始させる複数のチャネルタス
    クプロセス手段と、 読み出し時の複数のコンピュータータスクプロセス手段
    から複数のチャネルの各々へのデータの移動と、書き込
    み時の複数のチャネルの各々から複数のコンピューター
    タスクプロセス手段へのデータの移動とを制御する複数
    のチャネル制御プロセス手段と、 複数のチャネルの各々への割り込み及び複数のチャネル
    の各々からの割り込みを処理する複数のチャネル割り込
    みプロセス手段とから成ることを特徴とする請求項１９
    に記載のアレイ型ディスク駆動機構システム。
21. （２１）メモリーをコンピューターに提供するアレイ型
    ディスク駆動機構システムの方法であって、前記アレイ
    型システムは、アレイを形成する様に構成された複数の
    ディスク駆動機構を有し、前記アレイ型ディスク駆動機
    構は複数のチャネルからアクセスされ、各チャネルは複
    数のディスク駆動機構にアクセスし、アレイ型ディスク
    駆動機構の各々は複数のセクターを有するアレイ型ディ
    スク駆動機構システムの方法であって、ディスク駆動機
    構の想到可能な配列として該コンピューターに見える様
    にアレイ型ディスク駆動機構の論理的構成を制御し、こ
    れにより該アレイ型ディスク駆動機構が該コンピュータ
    ーに対して、複数のディスク駆動機構として、又は全て
    のアレイ型ディスク駆動機構から成る１個の大きなディ
    スク駆動機構として、又はその中間の構成として見える
    様に制御するディスク制御手段を設け、 該コンピューターにより該アレイ型ディスク駆動機構に
    読み書きされるデータに対して複数のレベルの冗長性を
    提供し、 該ディスク制御手段により制御されて、該アレイ型ディ
    スク駆動機構から読み書きされるデータに対してゼロか
    ら前記の複数までのレベルの冗長性を作用させることを
    可能にする手段を設けるステップから成ることを特徴と
    する方法。
22. （２２）バッファーメモリーを有し、該ディスク制御手
    段は、更に、 該コンピューターから受信したデータを、各々セクター
    に等しい大きさを持った所要の数のブロックに配分し、 前記ブロックを１チャネルから他のチャネルへと順次に
    ストライピングするステップを有し、このストライピン
    グは、該アレイ型ディスク駆動機構のディスク駆動機構
    を水平に横断し、又は該アレイ型ディスク駆動機構のデ
    ィスク駆動機構を斜め下方に横断し、又はこれらの組み
    合わせとなることを特徴とする請求項２１に記載のアレ
    イ型ディスク駆動機構システムの方法。
23. （２３）該ストライピングのステップは、更に、水平又
    は斜めのストライピング又はその組み合わせのストライ
    ピングを行なう様に該ストライピング手段を構成するス
    テップを有することを特徴とする請求項２２に記載のア
    レイ型ディスク駆動機構の方法。
24. （２４）複数のチャネルに接続する共通データバスを有
    し、冗長性を提供するステップは、更に、コンピュータ
    ーの読み出し又は書き込み動作時にデータが該データバ
    スに添ってチャネルから又はチャネルへ伝播する時に冗
    長性を行なうステップを備え、これにより、冗長性は、
    該読み出し又は書き込み動作を完了するのに要する時間
    を越える付加的時間を必要としないことを特徴とする請
    求項２３に記載のアレイ型ディスク駆動機構の方法。
25. （２５）該制御ステップは、更に、 仮想記憶場所をアレイ型ディスク駆動機構に写像するス
    テップを備え、前記アレイ型ディスク駆動機構は物理的
    記憶場所であることを特徴とする請求項２４に記載のア
    レイ型ディスク駆動機構の方法。
26. （２６）代わりのディスク駆動機構を据え付けるために
    ディスク駆動機構が該アレイ型ディスク駆動機構から取
    り外された時に該アレイ型ディスク駆動機構システムの
    連続的動作を提供するためステップを更に備え、これに
    より、該コンピューターは動作不可能時間を経験しない
    ことを特徴とする請求項２５に記載のアレイ型ディスク
    駆動機構の方法。
27. （２７）該連続的動作提供ステップは、更に、冗長性が
    前記ディスク制御手段により構成される時に冗長性によ
    り前記の取り外されたディスク駆動機構についてのデー
    タを再生するステップを備えることを特徴とする請求項
    ２６に記載のアレイ型ディスク駆動機構。
28. （２８）更に、 複数の予備ディスク駆動機構を設け、 欠陥のある又は取り外されたディスク駆動機構と論理的
    に同一となる様に前記予備を構成するステップとを備え
    、これにより、その欠陥のある又は取り外されたディス
    ク駆動機構についてのデータが該予備ディスク駆動機構
    に書き込まれると共にその欠陥のある又は取り外された
    ディスク駆動機構から読み出されるべきデータが該予備
    駆動機構から読み出されることとなる様に予備が欠陥の
    ある又は取り外されたディスク駆動機構の論理的位置を
    占めることを特徴とする請求項２６に記載のアレイ型記
    憶装置の方法。
29. （２９）冗長性が設けられている時には欠陥のある又は
    取り外されたディスク駆動機構のデータを再生し、その
    再生されたデータを、前記予備構成手段の構成した予備
    に格納するためステップを更に備えることを特徴とする
    請求項２８に記載のアレイ型ディスク駆動機構の方法。
30. （３０）該ディスク制御ステップは更に複数のプロセス
    手段を設けるステップを有し、前記複数のプロセス手段
    は、 前記コンピューターからの、又は前記コンピューターへ
    の割り込みにサービスして、前記コンピューターと前記
    複数のプロセス手段との間でインターフェースとして作
    用するコンピューター割り込みプロセス手段を設け、 該コンピューターから該アレイ型ディスク駆動機構への
    及び該アレイ型ディスク駆動機構からの読み出し及び書
    き込みの要求を引受ける複数のコンピュータータスクプ
    ロセス手段を設け、該複数のコンピュータータスクプロ
    セス手段は該コンピューターから該アレイ型ディスク駆
    動機構への読み出しと、該アレイ型ディスク駆動機構か
    ら該コンピューターへの書き込みとを制御し、前記複数
    のコンピュータータスクプロセス手段は前記のレベルの
    冗長性を可能にし、該アレイ型ディスク駆動機構による
    該複数のコンピュータータスクプロセス手段からの読み
    出しデータの受取りを開始させると共に、該複数のコン
    ピュータータスクプロセス手段による該アレイ型ディス
    ク駆動機構からの書き込みデータの受取りを開始させる
    複数のチャネルタスクプロセス手段を設け、 読み出し時の複数のコンピュータータスクプロセス手段
    から複数のチャネルの各々へのデータの移動と、書き込
    み時の複数のチャネルの各々から複数のコンピューター
    タスクプロセス手段へのデータの移動とを制御する複数
    のチャネル制御プロセス手段を設け、 複数のチャネルの各々への割り込み及び複数のチャネル
    の各々からの割り込みを処理する複数のチャネル割り込
    みプロセス手段を設けるステップとから成ることを特徴
    とする請求項２９に記載のアレイ型ディスク駆動機構の
    方法。
31. （３１）更にオペレーティング・システムを設けるステ
    ップを備え、前記複数のプロセス手段は前記オペレーテ
    ィング・システムにより相互に接続されてこれにより作
    動し、前記ディスク制御手段は前記オペレーティング・
    システムにより作動することを特徴とする請求項３０に
    記載のアレイ型ディスク駆動機構システム。
32. （３２）前記コンピューターからの入出力パラメータブ
    ロックを有し、更に、 前記入出力パラメータブロックを待ち合わせさせる手段
    を設け、前記待ち合わせ手段は、該コンピュータータス
    クプロセス手段の数より多い入出力パラメータブロック
    がある時に作動することを特徴とする請求項３１に記載
    のアレイ型ディスク駆動機構の方法。
33. （３３）該ディスク制御ステップは、更に、該コンピュ
    ーターからの各要求に優先順位を付けるステップを備え
    、前記複数のプロセス手段の各々は前記優先順位を見る
    ことを特徴とする請求項３２に記載のアレイ型ディスク
    駆動機構の方法。
34. （３４）前記オペレーティング・システムと前記ディス
    ク制御手段とがその上で作動するプロセッサーを有し、
    前記ディスク制御ステップは高レベルコンピューターソ
    フトウェアを設けるステップから成り、前記オペレーテ
    ィング・システム及び前記高レベルコンピューターソフ
    トウェアは組み合わされて、前記ディスク制御手段を複
    数のプロセッサーに対してリターゲタブルにすることを
    特徴とする請求項３３に記載のアレイ型ディスク駆動機
    構の方法。
35. （３５）該アレイ型ディスク駆動機構における複数のデ
    ィスク駆動機構の各々の位置を定義し、ディスク駆動機
    構を、その定義された位置以外の位置に置こうとする試
    みを伝達するステップを更に備えることを特徴とする請
    求項３４に記載のアレイ型ディスク駆動機構の方法。
36. （３６）顧客エンジニアリング手段を有し、前記アレイ
    型ディスク駆動機構システムは更に複数のプロセッサー
    を設けるステップを備え、前記複数のチャネルの各々は
    プロセッサーを備え、前記ディスク制御手段はプロセッ
    サーを備え、前記顧客エンジニアリング手段は複数のプ
    ロセッサーを備え、前記ディスク制御ステップは、更に
    前記複数のプロセッサーの同時動作を提供するステップ
    を備え、これにより、前記アレイ型ディスク駆動機構シ
    ステムは並行処理をすることが出来、高帯域幅処理又は
    高トランザクション速度処理又はその間の兼ね合いの処
    理を提供する様に構成されることを特徴とする請求項３
    ５に記載のアレイ型ディスク駆動機構の方法。