JPH02236866A - 非同期バイフェーズ信号の記録方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、市販のビデオテープレコーダ（ＶＴＲ）に非
同期バイフェーズ（ｂｉｐｈａｓｅ）符号データ（米国
政府Ｍ　ｒ　Ｌ−　Ｓ　ＴＤ−１５５３Ｂフォーマット
のようなデータ）を記録する方法に関し、送信の際その
記録した符号データを原フォーマットで再生することが
できるものである。

〔従来の技術〕

ＭＩＬ−ＳＴＤ−１５５３Ｂとして知られる通信バス（
以下「マンチェスタ１５５３　Ｂ　Ｊともいう。）は、
機器の制御に使用される通信バスである。ＭＩＬ−ＳＴ
Ｄ−１５５３Ｂ信号は、マンチェスタ■バイフェーズレ
ペル・データコードを有し、送信ビットレートは１．０
メガビット／秒である。このバスは、もともと航空機制
御用に開発されたが、その後多くの他の目的にも使用さ
れるようになり、今は広く用いられる標準のバスとなっ
ている。しかし、マンチェスタ１５５３　Ｂフォーマッ
トのデータを記録するための安価で有効な手段がないの
が現状である。

〔発明が解決しようとする課題〕

需用者はこれまで、マンチェスタ１５５３　Ｂデータ（
その他の非同期バイフェース符号データ）を記録するの
に、特別設計の非常に高価なレコーダに頼ってきた。こ
のような従来の特別設計のレコーダの記録時間は限られ
ていて、通常１５分間程度にすぎない。

したがって、本発明の課題は、上述のような問題点を改
善することである。

〔課題を解決するための手段及び作用〕マンチェスタ１
５５３　Ｂ信号は、一定のデータレート及び非同期で送
信されるバイフェーズ符号信号である点に鑑み、本発明
方法では、マンチェスタ１５５３　Ｂ信号を標準方式の
テレビジョン信号に合うように符号変換する。そうすれ
ば、この符号変換した信号を市販のＶＴＲに記録し、そ
れから再生することができる。また、本発明方法を実施
する装置を、上記の記録した符号信号を処理してもとの
１５５３　Ｂフォーマットで再送信できるようなＶＴＲ
に接続することができる。マンチェスタ１５５３　Ｂ信
号を記録し再生することが本発明の重要な目的であるが
、本発明は、他の非同期バイフェーズ符号信号の記録再
生を行うこともできる。

本発明方法を実施する場合は、記録処理部と再生処理部
を有する記録再生装置とし、素子を共有とするのがよい
。記録処理部には、第１のデータレートをもつ非同期バ
イフェーズ符号データを受ける受信機と、受信した非同
期符号データを同期化し、これを緩衝メモリに、第１デ
ータレートの２倍に等しい第２のデータレートをもつ非
符号化ＮＲＺビット列として書込む手段とを設ける。電
圧制御発振器と共に水晶クロック発振器を用いてテレビ
ジョン型同期パルスを発生し、これを緩衝メモリに書込
んだ非符号化データと組合せて、標準のＶＴＲ　（例え
ば、ＮＴＳＣ方式のテレビジョン信号を記録再生しうる
ちの）に記録するのに適当なタイミングをもったテレビ
ジョン型複合信号《例えば、ＮＴＳＣ方式のテレビジョ
ン信号》を作成する。

実際には、緩衝メモリに一時的に書込んだデータは、映
像信号として記録するため、活動的映像部分に置かれる
データについて黒白の直流レ・ベルに符号化される。

もとのバイフェーズ符号信号を再生するときは、逆の処
理を行う。すなわち、記録したテレビジョン型信号をそ
のＶＴＲから再生し、再生処理部でテレビジョン型信号
をデータ成分及び同期成分に分離する。分離したデータ
成分における黒白レベルは、ＴＴＬ論理レベルに変換す
る。それから、このビット列を、緩衝メモリに一時的に
書込む。

というのは、各活動的映像部分のデータは、小さい非連
続的バースト・データを表わし、もとのデータ列を表わ
さないからである。もとのデータ列は、その緩衝メモリ
から第２のデータレートで読出す（水晶発振器によるの
がよい。）。再生処理部の緩衝メモリから出て行く信号
は、もとのバイフェーズ符号信号と同一のフォーマット
のデータ成分を有し、もとのフォーマットで送信するた
めの送信機に送ることができる。

本発明方法は、原信号中の誤りを正確に再生し、記録す
る前にバイフェーズ符号信号を復号《解読》する必要を
なくする。その代わりに、バイフェーズ符号信号（第１
データレートをもつ。）を第１データレートの２倍のレ
ートをもつ非符号化ＮＲＺビット列であるかのように記
録する。

〔実施例〕

以下、図面を参照して本発明を具体的に説明する。

第１図は、本発明方法を実施する装置の構成例を示すブ
ロック図であり、本例ではマンチェスタ１５５３　Ｂデ
ータを受信しこれを映像《ビデオ》フォーマットで記録
する。

第２図は、本発明による記録データを再生する装置の構
成例を示すブロック図であり、本例では記録したビデオ
信号からもとの１５５３　Ｂデータを再生する。

第３図は、第１図の装置の要部内のアナログ回路素子を
示す回路図である。

第４図は、第２図の装置の一部分のアナログ回路素子を
示す回路図である。

第５図は、第２図の装置の他の部分のアナログ回路素子
を示す回路図である。

第６図は、第２図の装置に用いろるクロック信号発生回
路の他の例を示す回路図である。

第７図は、第１及び第２図の装置の構成素子を共有する
記録再生装置の第１の部分のデジタル素子、タイミング
、制御信号の流れ及びデータの流れを示す回路図である
。

第８図は、第１図及び第２図の装置の構成素子を共有す
る記録再生装置の第２の部分のデジタル素子、タイミン
グ、制御信号の流れ及びデータの流れを示す回路図であ
る。

第９図は、第１及び第２図の装置の構成素子を共有する
記録再生装置の第３の部分のデジタル素子、タイミング
、制御信号の流れ及びデータの流れを示す回路図である
。

説明を簡単にするため、従来のＭＩＬ−ＳＴＤ−１５５
３Ｂフォーマットの非同期信号を処理するように設計し
た実施例のみを図示して説明するが、これより、本発明
方法が広範囲のデータレートをもつ他の型の非同期バイ
フェーズ符号信号の処理にも適用しうるものであること
は、当業者にとって明らかであろう。

第１図により、本発明記録方法の実施例を一般的に説明
し、それから第３．７．８及び９図により更に具体的に
説明する。第２図により、本発明による記録データの再
生装置の例を一般的に説明し、それから第４．５，７．
８及び９図により更に具体的に説明する。これらの記録
及び再生部分は、多くの同型素子を含む。したがって、
これらは原則的に個々の装置として別々に作ることがで
きるが、記録及び再生部分が多くの回路素子を共有する
１つの記録再生装置として作るのが最も効率がよい。よ
って、第３〜５及び第７〜９図について述べる具体例は
、このような記録再生装置である。第６図により、記録
部分と組合せなくてもよい他の再生装置の例についても
述べる。

第１図において、非同期マンチェスタ１５５３　Ｂ信号
は、１５５３　Ｂ受信機（１）を経て再クロック及びメ
モリ書込み制御部（９）に供給する。該制御部（９）は
、１５５３Ｂ信号を水晶発振器〔２〕から導＜　２ＭＨ
ｚ　クロック信号と同期させ、この同期した信号を緩衝
メモリ（１０）に加える。該メモ！Ｊ　（１０）に書込
んだデータは、フィールド周波数が２９．９９６Ｈｚ　
（２９．９７０Ｈｚではない）で水平周波数が１５，　
７４８　Ｈｚの映像信号のフレーム当たり６６，　６７
５ビットの非符号化ＮＲＺデータに相当する。

タイミング及び制御部（８）及びメモリ読出し制御部（
１１）は、緩衝メモ’Ｊ　（１０）からデータのバース
トを読出すのに必要な信号を適切なタイミングで供給し
、該メモ！Ｊ　（１０）から読出したデータが、例えば
ＮＴＳＣフォーマットのＶＴＲに記録するのに適する標
準テレビジョン信号に相当するようにする。

緩衝メモＩＪ（１０）から読出すとき、はじめに書込ん
だビットは（２．０メガビット／秒）　／　（２．６７
メガビット／秒）の比で圧縮されるので、同期信号及び
帰線消去パルスを追加することができる。同期信号（Ｓ
ＹＮＣ）発生器（３〕からの複合同期信号は、加算器（
１２）にふいて緩衝メモ！Ｊ　（１０）から読出した信
号と加算する。加算器（１２）からのテレビジョン型信
号（ピデオデータ）は、通常のＶ　Ｔ　Ｒ　（１４）に
記録することができる。

１６ＭＨｚの水晶クロック発振器（２）は１６ＭＩ｛ｚ
信号を分周器（４）に供給し、該分周器（４）は、１６
ＭＨｚ信号を１０１６分割し、１５．　７４８　Ｈｚ信
号を位相比較器（５）に出力する。位相比較器〔５）、
ループフィルタ〔６）、１４．３３ＭＨｚ電圧制御発振
器（ＶＣＯ）（７）及びＳＹＮＣ発振器〔３）より成る
帰還ループにより、ＳＹＮＣ発生器（３）は、周波数が
安定した適切な同期信号及び帰線消去パルスを出力し、
これをタイミング及び制御部（８）と加算器（１２）と
に供給することができる。水晶クロック発振器（２）は
また、１６Ｍｌｌｚ信号をタイミング及び制御部（８）
に直接供給すると共に、ｔ　６　Ｍ　ｔｌ　ｚ信号を分
周器（１３）にも供給する。分周器（１３）で１／８に
分周した２λｌＨｚ信号は、第２図により後述する再生
装置のメモリ読出し制御部（２５）に使用する。

第２図において、ＶＴＲ　（１４’＞　（これは、第１
図のＶ　Ｔ　Ｒ　（１４）と同じでも同じでなくてもよ
い。）は、第１図の加算器（１２）から出力され記録さ
れたテレビジョン型信号を再生する。この信号は、テレ
ビジョン型の同期信号及び帰線消去パルス並びに各活動
的映像部分における２．６７１４ｂｉｔ　（メガビット
）／秒の非符号化データを含む。そこで、この再生信号
をデータ分離器（２１）及び同期（ＳＹＮＣ）分離器（
２２）においてデータ成分（活動的映像部分を占めるビ
ット列）及び同期成分に分離する。データ分離器（２ｌ
》からのデータ成分は、再クロック及びメモリ書込み制
御部（２３）により、タイミング及び制御部（２９）か
らの２．　６７Ｍ｝Ｉｚ　タイミング及び制御信号に応
じて緩衡メモ！Ｊ　（２４）に書込む。該メモリ（２４
）に一時的に書込まれたデータは、２ＭＨｚ　クロック
信号に基くメモリ読出し制御部（２５）からの信号によ
り緩衝メモ！Ｊ　（２４）から読出される。メモリ読出
し制御部（２５）は、正確に６６．　６７５ビット／フ
レーム及び２．０Ｍｂｉｔ／秒のレートでデータを緩衝
メモ！Ｊ　（２４）から送信機（３１）に供給する。１
５５３　Ｂ受信機（１）に印加した原データは、Ｖ　Ｔ
　Ｒ　（１４）に記録した後、Ｖ　Ｔ　Ｒ　（１４）か
ら再生してもとのフォーマットで送信機（３１）より送
信することができる。本発明方法により記録再生するの
に適当な市販ＶＴＲの一例は、ソニーのＥＶ−Ｃ８型Ｖ
ＴＲである。

Ｖ　Ｃ　Ｏ（２ｇ）からの１６Ｍ｝ｌｚ信号は分周器（
３０）で分周し、１５，　７４８　Ｈｚのクロック信号
を分周器《３０》より位相比較器（２６）に供給する。

該比較器（２６）には、ＳＹＮＣ分離器（２２）からの
１５，　７４８　ＨｚのＳＹＮＣパルスを同様に供給す
る。比較器（２６）、ループフィルタ（２７）、１６Ｍ
Ｈｚ　Ｖ　Ｃ　Ｏ　（２ｇ）及び分周器（３０）より成
る帰還ループにより、Ｖ　Ｃ　Ｏ（２８）は、データ分
離器（２１）からのデータパルスに同期した適切な安定
周波数のＳＹＮＣバルス及びクロックパルスを位相比較
器（２６）とタイミング及び制御部（２９）とに出力す
ることができる。タイミング及び制御部（２９）は、タ
イミング及び制御信号を再クロック及びメモリ書込み制
御部（２３）に供給し、ＶＴＲ信号の活動的映像部分を
占めるデータ（一連の短い不連続なデータバースト》を
緩衝メモ！Ｊ　（２４）に書込む。

本発明方法に使用できる従来のＶＴＲは自己固有の内部
水晶発振周波数にロック（位相固定）されるので、再生
ＶＴＲの内部水晶発振器が記録処理部のＨレート（同Ｈ
レートは１５．　７４８　Ｈｚ”）　　に殆ど合致した
周波数をもつクロック信号を発生しても、緩衝メモ’Ｊ
　（２４）への入力データレートと出力データレートと
の間には「ズレ」がある。そのため、緩衝メモ！Ｉ　（
２４）が空（から）になったり、詰め過ぎになったりす
る。このようなズレを防ぐため、再生ＶＴＲは再生中記
録処理部にロックするのがよい。

第３図は、第１図の記録装置（記録処理部）の要部のア
ナログ回路素子を示す。第３図の破線による囲い（３）
内の回路は、第１図のＳＹＮＣ発生器（３）に対応する
。この囲い（３）内の回路は、次のような周波数が安定
化された信号を出力する。

ＦＬＤ・・・・再生映像信号の各フレームの第１の走査
線（ライン）の周波数に対応する周波数（２９．　９９
６翫）をもつ周期的ＳＹＮＣ信号、ＨＤ・・・・１５，
７４８Ｈｚ　（映像信号の水平掃引速度に対応する）の
周波数をもつ周期的ＳＹＮＣ信号、ＶＳＹＮＣ・・・・
５９．９９２Ｈｚ　（映像信号の垂直掃引速度に対応す
る）の周波数をもつ周期的ＳＹＮＣ信号、ＲＣＳ・・・
・２　Ｍ｝Ｉｚの記録クロック信号。

同様に、第３図の囲い（２）内の回路は、第１図の水晶
クロフク発振器（２）に対応する。第３図の囲い（４）
内の回路は、第１図の分周器（４）に対応する。第３図
の囲い（５）内の回路は、第１図の位相比較器（５）に
対応する。第３図の囲い（ｄ）内の回路は、第１図のル
ープフィルタω）に対応する。第３図の囲い（７）内の
回路は、第１図の１４．３３　ＭＨｚ　ＶＣＯに対応す
る。したがって、分周器（４）は、水晶クロック発振器
（２）から１５，　７４８　Ｈｚクロック信号を導出し
て位相比較器（５）に供給する。

第３図の囲い（１００）　　内のフリップフロップ回路
は、第１図の再クロック及びメモリ書込み制御部（９）
内の再クロック回路に対応する。受信機が受けた非同期
１５５３　Ｂデータ（データ信号及びその反転信号）は
、囲い（１００）　　内の回路で、ＳＹＮＣ信号発生器
（３）から出た安定２　ＭＨｚ記録クロック信号ＲＣＳ
と同期させ、同期した１５５３　Ｂデータ（これは、恰
も２Ｍｂｉｔ／秒のＮＲＺデータのように処理される。

）が囲い（１００）　　内の回路から出力されるように
する。

ＳＹＮＣ　発生器（３）ハ、通常ｃ７）　Ｃ　Ｘ７９３
０　Ａ集積回路を有する。

第４図は、第２図のデータ分離器（２１）に対応するア
ナログ回路素子及びＳＹＮＣ分離器（２２）の部分を示
す。第４図の回路に対するビデオ入力は、記録処理部に
より記録されたＶＴＲ（１４’）から再生されるテレビ
ジョン型信号である。第４図回路の一データ分離器部分
は、データ信号ＩＶＤＡＴＡ及びＩＶＤＡＴＡ（ＩＶＤ
ＡＴＡ信号の反転信号）を出力する。これらの信号はそ
れぞれ、ビデオ入力信号の活動的映像部分を占める２．
６７ｔＪｂｉｔ／秒データのバーストより成る。第４図
のＳＮＹＣ分離器部分は、ビデオ入力より次のような信
号を発生する。

ＤＰＶ・・・・ビデオ入力の垂直同期パルスを示す５９
．　９９６七信号、 ＤＰＦ・・・・ビデオ入力のフレーム・パルスを示す２
９．　９９６　Ｈｚ信号、 ＰＣＳ・・・・ビデオ人力より取出した２．６７ｔＪｌ
ｌｚ再生クロック信号。

第５図は、ＳＹＮＣ分離器（２２）の第４図に示されな
かった部分並びに第２図の１６１，ｌＨｚ　Ｖ　Ｃ　Ｏ
（２８）、分周器（３０）、位相比較器（２６）及びル
ープフィルタ（２７）に対応するアナログ回路素子を示
す。第５図の囲い（２２ａ）　　内の回路は、第４図の
回路と共にデータ分離器（２１）及びＳＹＮＣ分離器（
２２）を構成するものである。水平同期回路である（２
２ａ）　　は、集積回路（２１ａ）　　よりクロック信
号Ｃ′を受けてＤＰＨ信号を発生する。このＤＰＨ信号
は、１５，　７４８　Ｈｚに等しくビデオ人力の水平同
期パルスと同じ周波数を有する。囲い（２２ａ）　　内
の回路はまた、Ｌ５，７４８Ｈｚの信号を位相比較器（
２６）に出力し、該比較器（２６）はまた分周器（３０
》からも１５，　７４８　Ｈｚ信号を受ける。

集積回路（　Ｉ　Ｃ）　（２１ａ）は、第４図の回路か
ら２．　６７ＭＨｚ再生クロック信号ｐｃｓと、第３図
のＳＹＮＣ発生器（３）から２ＭＨｚ記録ク０７ク信号
ＲＣＳとを受ける。再生時に、ＩＣ（２１ａ）　　はＰ
ＣＳ信号からクロック信号Ｃ′を作り出す。記録モード
時に、ＩＣ（２１ａ）　　はＲＣＳ信号からクロツク信
号Ｃ′を作り出す。

囲い（２８）内の回路は第２図の１６ＭＨｚ　Ｖ　Ｃ○
（２８）に対応し、囲い（２７）内の回路は第２図のル
ープフィルタ（２７）に対応する。

第４及び第５図の回路から出力されるＳＹＮＣ信号（Ｄ
ＰＨ，ＤＰＶ及びＤＰＦ）ｉ；！、タイミング及び制御
部（２９）において（後述のように）　２．　６７ＭＨ
ｚのタイミング及び制御信号を発生するのに使用する。

この信号は、（再クロツク及びメモリ書込み制御部（２
３）により）再生データ信号ＩＶＤＡＴＡを含むデータ
・バーストを緩衝メモ’Ｊ　（２４）に書込むのに用い
るものである。第２図に示すように、メモリ読出し制御
部（２５＞　（この機能はあとで述べる。）は、２　Ｍ
Ｈｚ制御信号を出力し（第１図の水晶クロック発振器（
２）から分周器（１３）を経て供給される２旧｛ｚ水晶
クロック信号より作り出す。）、緩衝メモ’Ｊ　（２４
）に書込まれたデータをこれから読出す。

メモリ読出し制御部（２５）は、上述のような水晶クロ
ック信号からでなく、Ｖ　Ｃ　Ｏ　（２８）から作られ
た安定周波数クロック信号より出力信号を作り出しても
よい。第６図は、第５図のＶ　Ｃ　Ｏ　（２８）から出
る２　ＭＨｚ信号を受け、メモリ読出し制御部（２５）
に用いる安定周波数２　ＭＨｚ出力信号（第６図で’Ｄ
Ｐ　２．ＯＭＨｚ　Ｊとして示す。）を発生するアナロ
グ回路を示す。第６図の回路は、位相比較器ＣＸ２３０
６５　に共通の周波数信号を供給する２つの７４　Ｌ５
３９３分周器、電圧制御発振器（５１）、位相比較器Ｃ
　Ｘ２３０６５及び電圧制御発振器（５１）間に直列に
接続したループフィルタ（５０）を有する。第６図の回
路を用いる他の再生装置においては、第５図の再生用回
路は、水平同期回路（２２ａ）　　を再生クロック信号
ＰＣＳのみにより駆動するように変更する。

この変形例では、必要なタイミング、制御及びクロック
信号をすべて再生処理部の内部で発生する（すなわち、
再生処理部でＶＴＲより再生したビデオ信号から取出す
。）。したがって、この変形例では、再生処理部を記録
処理部と切離してもよく、所望ならば記録処理部と別体
にしてもよい。

次に、第７．８及び９図により、第１及び第２図の装置
におけるタイミング及び制御の流れを説明する。第７図
の１５５３　Ｂ受信機／送信機（送受信部）　（１．　
３１）　　は、第１図の受信機（１）及び第２図の送信
機（３１）の両方に対応する。第７図に示すように、送
受信部（１．３１）は受けたデータをＲＸＤＡＴＡ信号
として集積回路Ｌ　Ｓ７４（１００）　　に出力する。

この集積回路は第３図の回路（１００）　　に対応し、
ここでＲＸＤＡＴＡ信号は、集積回路！　（後述する。

）から出る２ＭＨｚ読出しクロック信号ＲＣＳの反転信
号に同期される。回路（１００）　から出るこの同期し
た２ＭＨｚ　ｒｒＤＡＴＡ　ＯＵＴＪ信号は、囲い（１
１０）　　で示すサンプラー論理回路内のサンプラー集
積回路ＬＳ１５７に供給され、ここより適当な時にｒＷ
ＲＩＴＥ　ＳＢＲＩＡＬ　ＤＡＴＡＪとして第９図の緩
衝メモ！Ｊ　（１０．　２４）　（これは、第１図の緩
衝メモ！Ｊ　（１０）と第２図の緩衝メモ！Ｊ　（２４
）に対応する。）　に出力される。緩衝メモリ（１０．
　２４＞に書込まれたデータは、第９図の囲い（１０１
）で示すフリップフロップ集積回路ＬＳ７４において、
読出しクロック信号ｒＲＤＣＬκ」により上記メモリか
ら読出される。このＲＤＣＬＫ信号の周波数は、再生モ
ード時に２Ｍｌｌｚ　，記録モード時に２．６７ＭＨｚ
　となる。第９図の囲い（１０１）　　の回路の出力デ
ータをｒＲ　ＤＡＴＡＪとする。記録モード時に、ＲＤ
ＡＴＡを第７図の囲い（１２）内の加算回路にてＳＹＮ
Ｃバルス信号ＷＨＩＴＩｌｉ　ＦＬＡＧに加算する。各
１１ＨＩＴＢ　ＦＬＡＧバルスのあとに実データの１４
１のサンプルが続く　（最後の水平走査線（ライン）が
出力される場合を除く。その場合は、Ｗｌ｛ＩＴＥ！　
ＦＬＡＧパルスのあとに偶数フィールドに対する６１の
サンプル及び奇数フィールドに対する６２のサンプルが
続く。）。加算器（１２）から出るテレビジョン型信号
は、第７図に［ＯｖロＡＴＡ　Ｊで示す。ＯＶ　ＤＡＴ
Ａ及びその反転信号ＯＶ　ＤＡＴＡ　は、記録用のＶＴ
Ｒに供給する。

装置の再生モード時、再生したビデオ信号から分離しタ
テ−９　ｒｌＶ　ＤＡＴＡ　Ｊを囲イ（１１０）内のサ
ーンブラー集積回路ＬＳ１５７　に供給し、これを適当
なタイミングの制御信号により緩衝メモ！Ｊ　（１０．
　２４）に書込む。それから、書込んだデータを緩衝メ
モリからｒＲ　ＤＡＴＡＪとして読出し、（第７図に■
で示す）「送信可能化リセツタＪＩＣを経て１５５３　
Ｂ送受信部（１．３１）に入力し、ここからこれを送信
することができる。

第７図に■で示す１６Ｒ８型集積回路は、装置における
主状態機械（ｍａｉｎ　ｓｔａｔｅ　ｍａｃｈｉｎｅ）
である。

この主状態機械は、ＶＴＲから次のような入力信号を受
ける。

ＳＴＯＰ・・・・能動時に高レベルの（以下「高」で示
す。）停止パルス、ＲＦＣ・・・・能動時に「高コの記
録パルス、ＰＬＡＹ・・・・能動時に「高」の起勤ｉ＜
）レス、ＰＯＲ・・・・能動時に低レベルの（以下「低
」で示す。）電源オン・リセットパルス。

また、次のような補助的な入力信号も受ける。

ＦＬ・・・・後述の第８図のラインカウンタ論理素子■
からの能動時に「低」の第１ラインフラッグ、ＦＲＡＭ
Ｅ　ＰＵＬＳＥ・・・・記録モード時におけるＳＹＮＣ
発生器（３）からのフレームパルス信号ＦＬＤの反転信
号（また、再生モード時における第４図の回路からのフ
レームパルス信号ＤＰＦの反転信号》である能動時ｒ低
」のフレームパルス、Ｃ・・・・１６ＭＨｚ　水晶クロ
ック信号。

記録モード開始時、クロック可能化信号を出す。

装置は、記録モードでＳＴＯＰ，　　ＦＯＲ又はＰＬＡ
Ｙ信号の到着を待つ。再生モード開始時、書込みアドレ
ス・カウンタを垂直間隔の間にリセットする。再生モー
ドでは、２ＭＨｚ　ＲＤ　ＣＬＫ信号を可能化する前に
第１（水平）ラインの全データ（１４１のサンプル）の
ＲＡＭへの書込みが終わるまで待つ必要がある。主状態
機械の出力信号は、次の通りである。

Ｆ　Ｌ　Ｌ　・・・・１６ＭＨｚ　サンプリング・フ７
　−（ｆｕｒｒ（ｒａｃｅｓ））を避けるため内部で用
いる第１ラインにラッチ（ｌａｔｃｈ）　　Ｌた信号（
人力信号ＦＬにラッチ）、ＦＬＤト・・・ＦＬの下降端
縁を検出するためＦＬＬと共に内部で用いる第１ライン
にラッチした遅延信号（ＦＬＬ信号の遅延したもの）、
ＭＲ・・・・能動時「低」のマスター・リセット信号、
○ＣＥ・・・・能動状態でＲＤ　ＣＬＫ信号の通過を可
能とする能動時に「高」の出力クロック可能化信号（再
生ＩＣＥ・・・・能動状態でＷＲ　　ＣＬＫ信号の通過
を可能とする能動時「高」の人力クロツク可能化信合わ
す。）、ＰＭ・・・・装置が再生モードにあることを示
す能動時「高」信号、ＲＭ・・・・装置が記録モードに
あることを示す能動時「高」信号。

次の出力信号は、入力信号と下記のように関係がある。

ＯＣＥ＝ＲＥＣ及びＯＣＥ及びＦＬＯＥ又はＲＥＣ及び
○ＣＥ及びＦＬＬ又はＲＥＣ及び ＯＣＥ及びＩＣＥ又はＲＦＣ及び ＯＣＥ及びＰＭ又はＭＲ， ＩＣＥ＝ＲＥＣ及びＩＣＥ及びＲＭ又はＲＥＣＦＯＲ又
はＰＬＡＹ及びＲＭ又はＲＥＣ及びＰＭ又はＯＣＥ， 第７図にＩで示す１６Ｒ８集積回路は、入力サンプル・
クロツク（ＲＣＳ）発生器である。この子ップＩはまた
、必要に応じ書込みアドレス・カウンタ１′．リセット
信号を送り、入力１５５３　Ｂデータの非同期性により
要求されるクロック位相の変動を調整する。上記のチッ
プＩへの人力信号は、次のとおりである。Ａ・・・・人
力における活動度を示す信号、ＬＬ・・・・後述のライ
ンカウンタ回路■からの最終ラインフラッグ、ＰＭ・・
・・能動時「高」の再生モード信号（再生モードでは高
レベル、停止及び記録モードでは低レベルである。）　
、ＦＲＡＭＥｉ　ＰＵＬＳＥ・・・・主状態機械■につ
いて上述した信号、ＯＤＤ・・・・フィールドの向きを
示す信号（第８図のフリップ７ロツブＬ３７４回路（１
０２）　　から受ける。該回路で、第１図のＳＹＮＣ発
生器（３冫が発生するＶＳＹＮＣ及びＦＲＡＭＥ　ＰＵ
ＬＳＥ！　ＳＹＮＣ信号から発生する。）、ＣＬＫ・・
・・１６ＭＨｚ水晶クロック信号。

上記チップＩの出力信号は、次のとおりである。

ＲＣＳ・・・・上述の目的に使用する２　ＭＨｚ読出し
クロック信号（カウンタ・ビット　（最下位ビット）Ｃ
ｏ，Ｃｒ　及びＣ２（最上位ビット）より成る。）、Ｗ
ＣＲ・・・・書込みカウンタ・リセット信号（記録モー
ド時は１フレームの最終ラインでパルスとしに発生され
る。）。

上記チップＩはまた、次のような内部で使用する信号を
発生する。ＡＬ・・・・同期作用のための活動度にラッ
チした信号（活動度信号Ａにラッチ）、ＡＬＤ・・．・
・活動度にラッチした遅延信号、ＬＬＤ・・・・ＷＣＲ
信号の端縁検出に用いる最終ライン遅延信号。

次の出力信号は、入力信号と下記の関係がある。

Ｃ．　＝Ｃ．及びＡＬ又はＣ０及びＡＬ及びＡＬＤ１ 及びＣ，． Ｃ２＝ＣＯ及びＣ，及びＣ２及びＡＬ又はＣ。

及びＣ１　及びＣ，及びＡＬ及びＡＬＤ，ＷＣＲ＝ＬＬ
及びＬＬＤ及び「及び■及びＰＭ０ 第８図に■で示す１６Ｒ４集積回路は、「ラインカウン
タ・ロジック（論理）回路」である。このチップは、ラ
インの８ビット・カウント　（Ｑ．〜Ｑｓ）を取り、第
７〜第９図の他の論理素子に対する制御パルスを発生す
る。このチップはまた、書込みサンプル・カウンタ・ロ
ジック回路■（後述する。》からの負性純白（ｒａｗ　
ｖｈｉｔｅ）　　フラッグパルス（ＲＷＦ）をゲートす
る。このチップＨに対する入力信号は、ラインカウンタ
のカウンタ・ビッ｝Ｓｏ（最下位ビット）〜Ｓ，（最上
位ピット）、回路（１０２）　（第８図）からのフィー
ルド方向信号ＯＤＤ，純白フラッグ信号ＲＷＦである。

チップ■からの出力信号は、次のとおりである。ＺＤ・
・・・クリア機能ロジック回路（第８図の（１０８））
に対するゼロ検出信号、ＬＩＮＥ　ＥＮＡＢＬＥ　・・
・・サンブラー・ロジック回路（１１０）　（上述のＬ
Ｓ１５７　サンブラー集積回路を含む。）に供給される
クロック信号、ＦＬ・・・・第１３ラインの発生を示す
能動時「低」の第１ライン信号、ＬＬ・・・・第２４９
ラインの発生を示す能動時「低コの最終ライン信号、Ｗ
Ｆ・・・・ゲートされた白フラッグ信号。

これらの出力信号は、人力信号と次のような関係がある
。

ＬＩＮＥ　ＥＮＡＢＬＥ及びＬＬ， ＷＦ＝ＲＷＦ及びＬＩＮＥ　ＥＮＡＢＬＥ，ＬＬ＝Ｓ．
及びＳ６及びＳ，及びＳ４及びＳ３及びＳ２及びＳ，及
びＳ。． 及びＳ２及びＳＩ　及びＳｏ＋ 第８図に■で示す１６Ｒ４集積回路は、読出しカウンタ
を可能化するカウンタのセットを扱う読出しサンプル・
カウンタ・ロジック回路である。カウンタ・ビットＳ０
（最下位ビット）〜Ｓ，（最上位ビット）がこのチップ
■に供給される。このチップは、（水平）ライン当たり
１４１のサンプルをカウントする。ただし、６１のサン
プル（偶数フィールドに対し）又は６２のサンプル（奇
数フィールドに対し）がカウットされた場合は、最終ラ
インを除外する。１つのサンプルでなく実際のカウント
を早く終えることにより白フラッグ・パルスに対する時
間を与えるよう考慮する。上記チップ■への人力信号は
、カウンタ・ビットＳ０〜Ｓ７、チップ■から出る信号
ＬＬの反転信号ＬＬ，フィールドの向きを示す信号○Ｄ
Ｄ，第８図の論理素子（１０９）から受ける端縁検出フ
ラッグＢＤＧＢ　ＩＮである。該チップ■から出る出力
信号は、１４０　サンプル、６０サンプル又は６１サン
プルを検出するパルス状最終ライン信号ＰＬＬ，サンブ
ラー・ロジック（１１０）　　に人来サンプルを受入れ
させるサンプル読出し可能化信号ＲＳＣＥＮＡＢ　，ビ
デオ・サンプル・クロック・ロジック回路（チップＶを
含む。）にＶＴＲから再生された白フラッグの付いたデ
ータＩＶＤＡＴＡを求めさせる信号ＥＧＡＴＥである。

これらの出力信号は、入力信号と次のような関係がある
。

又ハＢＯＧεＩＮ及びｌｌｉＧＡＴＢ及びＲＳＣＢＮＡ
Ｂ及びεＧＡＴε及びＰＬＬ， ＲＳＣＥＮＡＢ　＝（ＢＤＧＢＩＮ及びＢＧＡＴＥ）又
は（ＲＳＣＢＮＡＢ及びＰＬＬ）、 ＰＬＬ＝ＬＬ及びＳ，及びＳ６及びＳ，及びＳ４及びＳ
，及びＳ２及びＳ１　及びＳ０又はＬＬ及びＯＤＤ及び
Ｓ７及びＳ６及びＳ，及びＳ，及びＳ３及びＳ２及びＳ
１　及びＳｏ又はＬＬ及びＯＤＤ及びＳ，及びＳ６及び
Ｓ，及びＳ４及びＳ，及びＳ，及びＳ１　及びＳ。。

第８図に■で示す１６Ｒ８集積回路は、両ビデオ・サン
プル・クロック発生器である。このチップ■は、一方に
おいて、メモリからデータを出力するだめのビデオ記録
クロック信号（ＶＲＣＳ）を発生し、他方にふいて、メ
モリへデータを入力するためのビデオ再生クロック信号
（ＶＰＢＣＳ）　を発生する。両信号ＶＰＢＣＳ及びＶ
ＲＣＳは、２．　６７Ｍ｝ｌｚの周波数を有する。チッ
プＶの両側の状態機械は殆ど同じであるが、周辺回路が
異なる。チップＶへの入力信号は、次のとふりである。

ＣＬＫ・・・・１６ＭＨｚの水晶クロック信号、ＭＲ・
・・・マスター・リセット信号ＭＲ（第７図のチップ■
から）の反転信号、Ｒ×及びＲｙ・・・・第８図に素子
（１１３）　で示すＬ３７４集積回路からのリセット信
号。チップＶからの出力信号は、ＶＰＢＣＳ　（Ｄ　’
＝”　ｔ　｝　Ｙｏ（Ｌ　Ｓ　Ｂ　）　．　Ｙ＋　及び
Ｙ２（　ＭＳＢ）　，　ＶＲＣＳ（７）ｌ：”ッ｝　Ｘ
ｏ（ＬＳＢ）　．　Ｘｌ　及びＸｚ（Ｍ　Ｓ　Ｂ）．　
　Ｘ　Ｒ及びＹＲである。

これらの入力信号と出力信号との関係は、次のとおりで
ある。

Ｙｏ　−　Ｙ　Ｒ又はＹ＋　及びＹ０又はＹ２及びＹ，
及びＹ。， Ｙ，　＝Ｙ，及びＹ．及びＹ。及びＹＲ又はＹ２又ひＹ
Ｉ　及びＹ。及びＹＲ， Ｙ２＝Ｙ２及びＹ１　及びＹ。及びＹＲ又はＹ２及びＹ
Ｉ　及びＹ。及びＹＲ， Ｙ　Ｒ　＝　Ｒｙ　又はＭＲ又はＲｘ，Ｘ　Ｒ　＝　Ｒ
ｘ又はＭＲ， Ｘ．　＝Ｘ，及びＸ０及びｘＲ又はｘ２及びＸ，及びＸ
。及びＸＲ， Ｘ，＝Ｘ２及びＸＩ　及びＸ。及びＸＲ又ｆ；！Ｘ．及
びｘＩ　及びＸ。及びＸＲ， Ｘ．＝Ｘ．及びＸ１　及びＸｏ及びｘＲ又ハＸ２及びｘ
１　及びＸ。及びＸＲ０ 第８図に■で示す集積回路は、書込みサンプル・カウン
タ・ロジック回路である。この回路は、装置が常にサン
プリングを行う場合のデータ・サンプル・パルスの数の
トラックをもつ８ビット２進カウンタの出力（Ｓ．〜Ｓ
．）を受入れる。この子ップ■は、純白フラッグ信号（
ＲＷＦ）を発生する。この信号は、各ＨＳＹＮＣ　パル
ス（ＨＳＹＮＣ　は、第１図のＳＹＮＣ発生器（３）か
ら供給される１５，　７４８　Ｈｚの同期信号である。

）の前縁のあとの負のパルス９マイクロ秒（すなわち、
９データ・サンプル）を含む。ＶＴＲに記録する緩衝メ
モリからのデータ（ゲートされた白フラッグ信号ＷＦに
加算されたあと）は、白フラッグ時間（ＨＳＹＮＣの前
縁のあとの９マイクロ秒）まで低電圧サンプルより成る
。

この時間後に、１４１サンプルの実データが出て行く　
（ただし、最終ラインが緩衝メモリから読出されなｌい
場合は、６１又は６２サンプルが出て行く。）上記チッ
プ■への入力信号は、チップＶからのクロック信号ＶＲ
ＣＳ　，この段落で上述した２進カウンタのビットＳ．
（Ｌ　Ｓ　Ｂ）〜Ｓ７（ＭＳＢ）（この２進カウンタも
、チップ■と同期した動作をさせるクロック信号ＶＲＣ
Ｓによって駆動される。）、チップ■から出る信号ＬＬ
の反転信号ＬＬ，第８図の素子（１０２）からのフィー
ルド方向信号ＯＤＤである。

チップ■からの出力信号は、カウンタのリセットのため
素子（１２１）　　に用いるゼロ検出信号ＺＤ，純白フ
ラッグパルスＲＷＦ，サンブラー・ロジック（１１０）
　　に緩衝メモリへのデータ書込みをさせるためサンプ
ラー・ロジック（１１０）　　に供給される反転クロッ
ク可能化信号ＲＥＣＥＮＡＢ　である。

これらの出力信号と入力信号には、次の関係がある。

及びＳ。（ただし、ＰＲＮＯ＝　Ｌ　Ｌ及びＳ７及び及
びＳ，及びＳ。又はＬＬ及びＯＤＤ及びＳ７及びＳ８及
びＳ，及びＳ，及びＳ３及びＳ２及びＳ１　及びＳｏ 第７図に■で示す集積回路は、第７図の１５５３　Ｂ送
受信部（１．３１）の送信回路を可能化する送信可能化
リセッタである。再生されたデータ（ＲＤＡＴＡ）　　
が（記録されたビデオ信号ＩＶＤＡＴＡから再生された
後に）緩衝メモリ（１０．　２４）　　から出て行くと
、１５５３　Ｂ送信回路のワン・ショット回路は、ＲＤ
ＡＴＡ線に「０」から「１」への転換があれば直ちにス
タートする。チップ■は、「０」又は「１」が余りに長
く続く場合これを検知する。かような状態が検知される
と、その次のクロックパルスはワン・ショット回路をリ
セットする。チップ■の入力信号は、ＲＤＡＴＡのビッ
トｒＩＮＪ、読出しクロック信号ＲＤＣＬＫ　，マスタ
ー・リセット信号ＭＲである。

チップ■の出力信号は、次のとおりである。

Ｑ＝ＤＬ４　　（ただし、ＤＬ４＝ＤＬ３及びＭＲ，Ｄ
Ｌ３＝ＤＬ２及びＭＲ，ＤＬ２＝ＤＬ１及びＭＲ，ＤＬ
Ｌ＝ＩＮ及びＭＲ）、 ロＩＮＶ＝ＤＬ４及びＯＳＲ　（ただし、ＯＳＲ又はＩ
Ｎ及びＤＬＬ及びＤＬ２及びＤＬ３及びＤＬ４又はＭＲ
）。

第７図のサンブラー・ロジック回路（１１０）（サンプ
ラーＩＣＬＳ１５７を含む。）は、装置の再生モード及
び記録モードの両方において、データＩｆＲｒＴ［ｉ　
ＳＥＲＩＡＬ　ＤＡＴＡ　Ｊ　ヲ緩衝メ％　！Ｊ　（１
０．　２４）　（第９図）に書込む。記録モード時、サ
ンブラー・ロジック（１１０）　　は回路（１００）　
（第７図）からの同期したデータを緩衝メモリに書込み
、該メモリに２Ｍ｝Ｉ２の書込みクロック信号「ＷＲｃ
ＬＫ」を出力する。３己録モード時、サンブラー・ロジ
ック（１１０）はまた、緩衝メモリ　（及び第９図のＬ
３７４集積回路（１０１））へ２．　６７ＭＨｚの読出
しク０７ク信号ｒＲＤＣ　Ｌ　Ｋ　Ｊ　（ＶＲＣＳ信号
より導出する。）を出力する。

したがって、記録モード時、集積回路（１０１）　　に
より緩衝メモｌＪＬｓ７４から読出される「ＲロＡＴＡ
　Ｊは、テレビジョン型信号の活動的映像部分を占める
２．　６７Ｍｂｉｔ　／秒のデータ・バースト・サンプ
ノレより成るものとなる。

再生モード時、サンブラー・ロジック（１１０）　　は
、第４図の回路のデータ分離部からのｒｌＶＤＡＴＡＪ
を緩衝メモリに書込み、該メモリに２．　６７ＭＨＺの
書込みクロック信号「ＷＲ　ＣＬＫ」　（信号Ｖ　Ｐ　
Ｂ　Ｃ　Ｓ　ヨり導出）を出力する。再生モード時、サ
ンプラー・ロジック（１１０）　　はまた、２ＭＨｚの
読出しクロツク信号ｒＲＤ　ＣＬＫＪ　　（第３図の水
晶クロツク発振器〔２〕からの２　ＭＨｚ水晶クロック
信号より導出）を緩衝メモリ（１０．　２４）　　及び
集積回路（１０１）　（第９図）に出力する。したがっ
て、再生モード時、ＩＣ（１０１）　　により緩衝メモ
リから読出されるｒＲＤＡＴＡＪ−は、チップ■を経て
１５５３　Ｂ送信機に入る２１ＪＨｚのデータｌζｌレ
ス列より成るものとなる。

集積回路７４１２９　（第７図の回路素子（１３０））
は、装置の記録モード時に、１５５３　Ｂ送信回路がｒ
ＲＤＡＴＡ」を送信するのを禁止し、逆に再生モード時
は、該送信回路がｒＲＤＡＴＡ　Ｊを送信するの可能と
する。

上述した実施例は単に説明上のもので、本発明は、これ
に限らず特許請求の範囲内において種々の変更をしうる
ちのである。

【図面の簡単な説明】

第１図は、本発明による記録方法を実施する装置の構成
例を示すブロック図である。 第２図は、本発明による記録データを再生する装置の構
成例を示すブロック図である。 第３図は、第１図の装置の要部内のアナログ回路素子を
示す回路図である。 第４図は、第２図の装置の一部分のアナログ回路素子を
示す回路図である。 第５図は、第２図の装置の他の部分のアナログ回路素子
を示す回路図である。 第６図は、第２図の装置に用いるクロツク信号発生回路
の他の例を示す回路図である。 第７図は、第１図及び第２図の構成素子を共有する記録
再生装置の第１の部分のデジタル素子、タイミング、制
御信号の流れ及びデータの流れを示す回路図である。 第８図は、第１及び第２図の装置の構成素子を共有する
記録再生装置の第２の部分のデジタル素子、タイミング
、制御信号の流れ及びデータの流れを示す回路図である
。 第９図は、第１及び第２図の装置の構成素子を共有する
記録再生装置の第３の部分のデジタル素子、タイミング
、制御信号の流れ及びデータの流れを示す回路図である
。

Claims (1)

1. 【特許請求の範囲】 　一定のデータレートを有する非同期バイフェーズ符号
   信号の記録方法であって、 （ａ）上記の信号を上記データレートのほぼ２倍の周波
   数をもつクロック信号に同期させ、 （ｂ）この同期した信号を、上記データレートのほぼ２
   倍のビットレートをもつＮＲＺビット列であるかのよう
   に、緩衝メモリに一時的に記憶させ、 （ｃ）テレビジョン型の同期パルスを発生し、（ｄ）上
   記の記憶させた同期した信号を上記テレビジョン型の同
   期パルスと組合せて、活動的映像部分を占める非復号バ
   イフェーズデータをもつテレビジョン型信号を作成し、 （ｅ）該テレビジョン型信号をビデオテープレコーダに
   記録する ことを特徴とする非同期バイフェース信号の記録方法。