JPH02237252A - 伝送路符号化／復号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は伝送路に送出されるディジタルデータ中に“
０＃が所定数以上連続することを防止する伝送路符号化
／復号化方式に関するものである。

〔従来の技術〕

伝送路から受信したデジタルデータからタイミング情報
を抽出してこれに基き動作クロックを設定するような通
信装置においては．伝送路からのデータに１０”が連続
してしまうと受信側でタイミング情報が抽出できなくな
ってしまうので，送信側で連続する″０＃の数を制限す
る必要があろう例えば米国ＡＴ　＆Ｔ　Ｐｕｂｌｉｃａ
ｔｉｏｎ　６　２　４　１　１においては連続“０”の
状況を次の様に規定している。

（１）１６ビット以ト連続する゛’Ｑ”Ｑ送信しない （２）あらゆる時刻においても８　Ｘ　（　ｎ　＋　１
　）ビットの幅の中にｎビット以上の”１″′が含まれ
ること（ｎ−１〜２３） そこで．従来は例えばＲ　ｏｃｋｗｅ　ｌ　Ｉ社製ＬＳ
　ＩＲ８０７０のアプリケーションノート（ドキュメン
｝　Ｎｏ．　２　９　３　０　０　Ｎ　２　３　．オー
ダＮｏ．　３　２　３　Ｓｅｐｔｅｍ−ｂｅｒ　１　９
　８　６　）に示されるようなビット−７スタッフイン
クという手法を用いて連続する′゛０″′を防止してい
た。これは送信データ全スロット（１スロット−８ビッ
ト）単位に監視し，スロットのデータビットが全て′゛
０”である場合には．スロットの７番目のビットを強制
的に“１”として送信することによシ上記条件を満たす
ようにしたものである。第１５図はこのビット−７スタ
ッフインクによる符号化を示す説明図であシ．第１５図
（．）は処理前の送信データ．第１５図（ｂ）は送信ク
ロツク．第１５図（ｃ）はビット−７スタッフインク処
理後の伝送路へ送られる送信データをそれぞれ示す。第
１５図（ｃ）は（ｂ）の送信クロツクの立上りのタイミ
ングで送信される。ここで１スロットは８ビットで構成
され．このスロット２４個で１フレームが構成され．各
フレームの先頭にはフレームビツｌ−（Ｆ）が付加され
ており．第１５図においてはスロット２３から次のフレ
ームのスロット１の先頭部分までが示されている。この
第１５図から明らかなように．処理前の送信データをス
ロット単位で監視し．スロット２３のようにスロット全
構成するビットに″１”がある場合には，そのまま送信
するようにし．スロット２４のようにスロットを構成す
るビット全てが＠０＃である場合には．そのスロットの
７番目のビットＢ７ｉ強制的に゛１＃に置き換えるよう
にするビットスタッフインク処理を行って第１５図（ｃ
）の送信データを得ることにより、上記゛０″連続の制
限条件を満足するものである。

〔発明が解決しようとする課題〕

以上のように従来の伝送路符号化／復号化方式では．任
意のスロットの全ビットが″０＃の場合．送信側で強制
的に所定の１ビット全”１”に置き換えてしまうので．
もとのデータが全て”０″のときに所定の１ビット金置
き換えたときの１スロットと．もとのデータがもともと
所定ビットのみ″１＃であったときの１スロットとが同
じになってしまい．このデータの受信側ではもとのデー
タがいずれのものであるか全判断することができず，そ
の結果データ誤りが発生するという問題点があった。従
ってトランスベアレントなデータ伝送を実現する為には
各スロット共ビットスタッフイング用に所定の１ビット
ヲ空けておく必要があシ．そのためデータの伝送速度は
伝送路の伝送速度よりも小さくなり．例えば１スロット
が８ビットで構成されていれば伝送路の速度の７／８に
制限され．回線の使用効率が下がるという問題点があっ
た。

この発明は以上のような問題点全解消するためになされ
たもので．回線効率を低下させることなく所定数の゛′
０”連続を防止できる伝送路符号化／復号化方式金得る
ことを目的とする。

〔課題を解決するだめの手段〕

この発明に係る伝送路符号化／復号化方式は．１ブロッ
クを構成する複数のスロ゛ノトの中に全ビットが”０”
であるスロット（以下全”ｏ”スロットと記す）が存在
するか否か全示すオー・《一ヘッドビットを上記ブロッ
ク中に設定するとともに．上記全“０”スロットが存在
する場合，このうちノ所定の全６０”スロットのゝ゛０
”　ビットに代えて上記ブロック中の各スロットが全１
′０”スロットか否かを示すスロット情報ビットを設定
し，残りの全″′０”スロットの６０”ビットを６１＃
　ビットに変換するようにして符号化を行なうようにし
．また受信した所定データ長の１ブロック中所定位置に
設定されたオーバーヘッドビットにより、符号化前のブ
ロック中に全ビットが“０”である全″０”スロットが
存在したか否かを判定し．この全”０”スロットが存在
したと判定された場合．上記受信したブロック中の各ス
ロットがそれぞれ全゛０”スロットか否かを示すスロッ
ト情報ビットを抜き出すとともに．このスロット情報ビ
ットによって指定される全”０”　スロットのうちの所
定の全“０”スロットの位置に１スロット分の”ｏ’ビ
ットヲ挿入し．他の全“０”　スロット位置に対応する
スロットの全ピツ１ビ０＃に復元するようにして復号化
を行なうようにしたものである。

〔作用〕

この発明においては，１ブロックの各スロット中に全゛
０″　スロットが存在するか否かがオーバーヘッドビッ
トにより示され．全″０″′スロットが存在しない場合
は．そのままのデータにより制約を越えた”０″　ビッ
トの連続が発生することなくトランスベアレントなデー
タ伝送が可能であり．全″′０”スロットが存在する場
合は．その全゛０″スロットのうち所定の全″′０”　
スロットの“０”ビットに代えてそのブロック中の各ス
ロットが全−ｏ’　スロットか否かを示すスロット情報
ビットが設定されるとともに．所定の全゛０″スロット
以外の全゛０＃スロットの１０＃ビットが″１″ビット
に変換されるので．この変換された゛１”ビットによシ
制約を越える″０＃ビット連続が防止され，かつ上記ス
ロット情報ビットによシ復号化の際に符号化前の全”０
”スロットの位置が示され．これに基づいて完全な全゛
０″スロットが復元されることから，１ブロックの中に
オーバーヘッドビット用の１ビットのみを空けておくだ
けでトランスベアレントなデータ伝送が可能となシ．高
い回線使用効率が得られる。

〔発明の実施例〕

以下この発明の一実施例ｔ図を用いて説明する。

第１図はこの発明により、上記従来例と同様の連続゛０
”の制限条件．即ち．■１６ビット以上”０″を連続せ
ず．■任意の時刻において８×（ｎ＋１）ビットの幅の
中にｎビット以上の゜゛１＃が含まれるという条件を満
足するように伝送路へのデータの符号化を行う場合の処
理手順を示すフローチャートであシ，第２図はそのとき
の復号化金行う場合の処理手順を示すフローチャートで
ある。第３図はこれら処理手順によるデータ符号化．復
号化の際のデータ構成を示す説明図である。この実施例
においては第３図（ａ）〜（ｄ）に示されるように．１
フレームが．１ビットのフレームビットＦと１９２　ビ
ットのデータビットによシ構成され．コノデータビット
部分は４つのブロックによリ構成され，さらにこの各ブ
ロックは６つのスロットにより構成されており，各スロ
ットが８ビットである。

ｉｆ第１図のフローチャートに基づいて符号化処理手順
を説明する。まず１フレームのデータビット部分が４８
ビット毎に区切られてなる各ブロック中の先頭ビット即
ちスロット１のビット１をオーバーヘッドビットとして
設定し（　：ｘ．ｆツ７”（１１　）．次にスロット２
からスロット６までの各スロットの中で全ビットが゛０
″　である全′゛Ｏｎ　スロットがあるか否かを判定す
る（ステップ（２））。このステップ（２）で全６０＃
スロットがないと゛Ｈ」定された場合は．ステップ（３
）　Ｋおいて第３図（Ｃ）に示されるヨウニオーバーヘ
ッドビットｉ”１”にし．他ノビットはそのままの状態
で１ブロックを構成する。

これによりスロット１０ビット２〜８が全て”　ｏ　”
であってもビット１が″′１＃に設定されるのでスロッ
ト１は全ビット１０＃　となることがなく．またスロッ
ト２からスロット６の中に全″０＃スロットが存在しな
いことから．このブロックにおいテハ各スロット中に必
ず″１″　ビットヲ有することになるので．上記の゛０
”連続の制限条件を満足するとともにほとんどのデータ
ビットをそのまま送信するため回線使用効率を低下させ
ることがない。

また，ステップ（２）においてスロット２からスロット
６の中に全“０”スロットが存在すると判定された場合
は．まずステップ（４）においてオーバーヘッドビツＩ
プ０”　とするとともに。オーバーヘッドビットに後続
する５ビットをそれぞれ符号化前のスロット２からスロ
ット６が全″′０”　スロットか否かを示すスロット情
報ビットとして対応させ．全“０″スロットであるスロ
ットに対応するビットを１１”．他を１０”にそれぞれ
設定する。またこの５ビットに後続するスロット１の最
後の２ビットは″′１″と゛′０＃のどちらに設定して
もよく．いずれかに設定する。次にスロット２の先頭ビ
ットすなわちオーバーヘッドビットから８番目のビット
全”　１　”に設定し．後続のγビットには．符号化前
のスロット１のビット２〜８を挿入する。このようにす
ると，スロット２からスロット６のうちの少なくとも１
つのスロットは必ず全″′０″スロットであるかラ．　
．），−−ハーヘツ｝”ヒットに後続する５ビットのス
ロット情報ビットのうちの少なくとも１つは”１″とな
り，符号化後のスロット１が全”０”　となることけな
い。また．符号化後のスロット２のビット１が″′１＃
なので，符号化後のスロット２のビット２〜８すなわち
符号化前のスロット１０ビット２〜８が全て６０＃であ
っても，符号化後のスロット２が全て“０″となること
はない。

次にステップ（５）で．ブロック中の全１０″　スロッ
トのうち最若番の全゛０”スロットを削除し．かつ２番
目以降の各全”０”スロットの所定のビットを゛１”に
変換する。

次にステップ（６）で．後続するスロット３からスロッ
ト６に．ステップ（５）で削除した１つの全ＩＩ　Ｏ　
Ｉ＋スロットを除く各スロットのデータを順次設定して
１ブロックを構成する。このような符号化処理を各ブロ
ック毎に行なうとと（Ｃより１フレームの符号化が完了
する。

第３図（ｄ）は符号化前のブロック中のスロット３とス
ロット５が全゛０″スロットである場合の符号化後のブ
ロック構成を示すもので．符号化前のブロック中に全“
０”スロットが存在するため．スロット１のオーバーヘ
ッドビットは″Ｏ″に設定され，このビットに後続する
５ビットがそれぞれスロット２からスロット６の各スロ
ットが全ＩＩ　Ｏ　ＩＩ　スロットか否かを示し．全″
′０”スロットＴ６るスロット３とスロット５に対応す
るビットすなわちスロット１のビット３とビット５が６
１″′Ｋ．全”０”スロットでないスロット２．スロッ
ト４．スロット６に対応するビット．すなわチスロット
１のビツ１・２．ビット４．ビット６が゛゜０′″に設
定されている。狩号化前（第３図（Ｃ））のスロット１
のビット２〜８は符号化後（第３図（ｄ））のスロット
２のビット２〜８に挿入され．そのスロット２の先頭ビ
ットは“１”に設定され．また符号化前のスロット２の
データはそのまま符号化後のスロット３に挿入されてい
る。さらに最若番の全”　ｏ　”スロットであるスロツ
１−３は削除され．２番目の全・・０＃スユットである
スロット５の８個の”０″　ビットのうちの所定ビット
．この例では２つめのビットが“１″に変換され，符号
化前のスロツ｝４．５．６がそれぞれ符号化後のブロッ
クのスロツｌ−４．５．６に設定されている。すなわち
ブロック中の最若番の全“０″　スロットの″０”を８
ビット送る代わりに．そのうちの５ビットをブロック中
の各スロットに対応するスロット情報ビットとし．これ
により各スロットが全“０″スロットか否か全示して受
信側が符号化前の全′゛０〜スロット全復元できるよう
にするとともに．２番目以降の全ｔｌ　Ｏ　＃　スロッ
トの８ビットの゛Ｏｎのうち少なくとも１ビットを”１
”に置き換えるようにして連続′゛０″′全抑制するよ
うにしたものである。なお．符号化後のスロット１の最
後の２ビットは゛′１″と”０＃のどちらでもよいＯ このような符号化Ｋエシ．全゜′Ｄ”スロット以外のデ
ータビットは順次並べられて送られ．全”０″スロット
の位置はブロック内の最初の全゛０”スロットの代わり
に送られるスロット情報ビットによって示されるため．
効率を低下させることなくデータ伝送が行なわれるとと
もに．スロット１ぱスロット情報ビットで．スロット２
は１ビットめに設定される＠１＃　ビットで．またスロ
ット３からスロット６までの全６０″　スロットのうち
２番め以降の全”０＃スロットはそれぞれ所定位置の＠
０″ビットが変換された″′１”　ヒットによりそれぞ
れ全て゛０”　となることが防止され．上記連続＠０＃
の制限条件を満足するこｋができる。

このような符号化によれば．連続する″０″に関する制
限条件を満足しつつ．このために必要な１フレーム中の
オーバーヘッドは１ビットで済み．例えば上記実施例と
従来例のビットスタッフイング方式とを比べるとオーバ
ーヘッドは１／６に減少させることができる。

次に第２図のフローチャートに基づいて復号化処理手順
を説明すると．まずステップ（７）で．受信した１ブロ
ック（４８ビット）中の先頭ビットをオーバーヘッドビ
ットとしてとり出し．ステップ（８）でこのオーバーヘ
ッドビットが″′１″であるが″０”であるか全判定す
る。これが゜′１″であれば符号化される前のブロック
中に全“０＃スロットがなかったことを示すので．ステ
ップ（９）でこれ以外のビット全そのままデータビット
として１ブロック全構成する。またステップ（８）でオ
ーバーヘッドビットが“０”　と判定されると．符号化
される前のブロック中に全″０＃スロットがあったこと
を示し．−１ずステップ帥でオーバーヘッドビットに後
続する５ビット’｛５それぞれスロット２からスロット
６に対応するスロット情報ビットとして取り出し。この
うち“１”に設定されているビットに対応するスロット
のうち．ブロック中の最若番のスロットの位置に１スロ
ット分の”Ｏ”ｉ挿入するとともに．スロット情報ビッ
トが′゛１”に設定されているスロットのうちの２番め
以降のスロットの全ビット全′゜０”　とする。次にス
テップＵでオーバーヘッドビットに後続する８ビットを
削除するとともに．全”０″スロット以外のスロット．
即ちスロット情報ビットが１“Ｏ　ＩＨに設定されたス
ロットのデータを．その該当する位置に設定することに
よシ復号化を行なうものである。このような復号化によ
れば．“１”を含むスロットはそのまま送られ．かつ全
＠０＃スロットのうち．最若番のものはその適切な位置
に“０”ビットが挿入されることにより、マた２番め以
降のものはそのスロットの全ビットを″′ＯＪ′　ビッ
トに設定することによシ，それぞれ正確に復元されるも
のである。

また．第４図はこの発明の伝送路符号化方式を電気回路
によシ実現する一例を示す符号器の回路構成図．第５図
はその復号器の回路構成図である。

第４図において．α７Ｉは伝送路符号化を行う送信デー
タ．　（１ｍはこの送信データ（１２を１ビット単位に
１スロット分シフトするシフトレジスタ回路．α瘤はこ
のシフトレジスタ回路（１３の出力をスロット単位にパ
ラレルに蓄える８ビットのレジスタ回路．（１５ｌはこ
のレジスタ回路Ｑ４１から出力される８ビットが全て゛
０″か否かを判定する全′゛０”スロット判定回路．θ
Ｇは上記レジスタ回路α滲の出力を全ＩＩ　Ｏ　ＩＴス
ロットが無い場合のフレーム構成に組み立てる全“０＃
スロット無しフレーム構成回路．Ｑηは上記レジスタ回
路Ｉの出力全全１１　０　１８のスロットが有る場合の
フレーム構成に組み立てる全″０＃スロット有りフレー
ム構成回路．ａυは上記全゛０″判定回路（１５ｌの出
力により．全“０″スロット無しフレーム構成回路Ｏｅ
かまたは全″′０″スロット有りフレーム構成回路Ｉｉ
Ｄいずれかの出力を選択するセレクタ回路．（ｌ９はこ
のセレクタ回路ＱＦＱの出力信号全ブロック単位にロー
ドし．シリアルな信号として送出するパラレルロードシ
フトレジスタ回路．■はパラレルロードシフトレジスタ
回路αｌよリ出力される符号化された送信データ．（２
υはビット単位のクロツクであるビットクロック．シａ
はスロット単位のクロツクであるスロットクロツク．＠
は符号変換の単位である４８ビ冫ト毎に出力されるブロ
ッククロツクである。（財）は全ｔｏ　Ｏ　Ｈ判定回路
ａタの出力信号であり．各ブロックのスロット２以降の
スロットにおいて８ビットが全て”　ｏ　”であるスロ
ットが存在するか否かを示す信号である。

また第５図においてｔ２ｅは伝送路から受信した符号化
されている受信データ．＠はこの受信データ（イ）を１
ブロック分．即ち４８ビット分シフトさせていくシフト
レジスタ回路．（至）はこのシフトレジスタ回路（２′
０の出力全ブロック単位に取シ込むレジスタ回路．０ｌ
はこのレジスタ（ハ）の出力から各ブロックの先頭１ビ
ットを取フ込み．そのブロックが全”０”スロットを含
むか否かを判定する全“０”スロット有無判定回路．（
至）は全”ｏ”スロットの有無を示す全゛０”スロット
有無判定回路（至）の出力信号．０ηは全“０”スロッ
トがある場合に当該ブロックのオーバーヘッドビットに
後続して設定サレタスロット情報ビットに基づきブロッ
ク内ノ！初の全”　ｏ　”　スロットの位置に１スロッ
ト分ノ“０″を挿入し．２番め以降の全“０″スロット
位置に対応するスロットの全ビットをＩＩ　Ｏ　Ｉ＋　
とし．更に受信したブロックのオーバーヘッドビットに
後続する８ビットを削除することによシ符号化前のデー
タ列を復元する゛０”置換回路．０邊は上記全″０＃ス
ロット有無判定回路翰の出力信号（至）に基づきレジス
タ回路（ハ）かまたは”０″置換回路Ｃ３１）いずれか
の出力信号を選択するセレクタ回路．？３３はプロック
クロツク＠を数ビット遅延させるディレイ回路．Ｃ３４
）はこのデイレイ回路（至）を介したブロッククロツク
＠Ｖこより．ブロック単位に上記セレクタ回路０邊の出
力信号全ロードし．ビットクロックＯＤのタイミングで
出力するパラレルロードシフトレジスタ回路．　Ｃ３Ｓ
は上記パラレルロードシフトレジスタ回路（３４１よシ
出力される復号化された受信データである。

また第６図は第３図に示しだ符号器におけるそれぞれの
信号のタイミング全示したタイミングチャー１・であり
，　　（１２ｂ）は送信データである（１２ａ）を１ブ
ロック分拡大したものであり．（ハ）は１９２ヒットの
境界ヲ示す為のフレームパルステアル。

このような構成の符号器．復号器において．まず符号化
の動作について説明すると．第４図において．送信デー
タ０７Ｊはシフトレジスタ回路で１３）及びレジスタ回
路（１４１によりスロット単位にパラレル信号に変換さ
れる。レジスタ回路Ｉの出力は８ビット共全て．全″′
０′″スロット無しフレーム構成回路Ｏ６ｌ，全゜′０
″スロット有りフレーム構成回路ａη．全゛０″スロッ
ト判足回路（１５ｌの各々にとシ込まれる。全”０”ス
ロット無しフレーム構成回路（Ｉｅは．第２図（ｃ）で
示した全”０″スロット無しの場合のブロック構成にみ
るようにスロット１の先頭ビットを”１″にし．後は順
仄スロット単位にデータビットを設定してブロックを構
成する。

一方，全″Ｏ　ＩＴスロット有ジフレーム構成回路αη
は．第３図（ｄ）で示す全“０”スロットあシの場合の
１ブロックのデータ構成にみるように．まずスロット１
の先頭ビット’ｅ″Ｏ”にするとともに第２スロットの
ビット１ｆｆ”１”　とする。さらにスロット１の第２
ビットから第６ビットまで全それぞれスロット２からス
ロット６に対応させ．これらのビット位置に．全”Ｏ′
″　スロット判定回路α９の出力信号（で基づいて各ス
ロット全構成する８ビットが全て６０”，すなわち各ス
ロットが全″′０″スロットである場合ぱ゛’１”ｉ．
またそうでない場合は゛０”を設定する．，またスロッ
ト２以降には．ブロック内の最初の全″０”スロットは
削除し，２番め以降の全゜０＃スロットは．そノスロッ
トヲ構成する８ビットの゛０″のウチの第２ビットｋ”
１”　とし．また全６０″スロットでないスロットは．
レジスタ回路（＋４１の出力そのままとして入力順に順
次詰めて１ブロックを構成する。

全′゛０”スロット判定回路ａ！ｉｌは各ブロックのス
ロット２以降の各スロットに関してレジスタ回路ａ４ｒ
Ｋ蓄えられた８ビットの信号が全て″′Ｄ″であるか否
かを判定すると共に．ブロック内のスロット２以降のス
ロットに関して１つでもオールＩｌｏ＃のスロットがあ
れば．その出力（２４）によりその旨を全“０”スロッ
ト有りフレーム構成回路ａη及びセレクタ回路錦に通知
する。

セレクタ回路ｆｉｌでは．この全゜′０＃スロット判定
回略α９の出力信号ｅ２４）により．そのブロック内の
スロット２以降に全゛′Ｏｎのスロットがあったか否か
を判断し．全”　ｏ　”のスロットが無かった場合には
．全“０″スロット無しフレーム構成回路（Ｉｅの出力
を．全“０”のスロットがあった場合には全゛０”スロ
ット有シフレーム．構成回路０ηの出力を選択し．パラ
レルロードシフトレジスタ回路ａ１に出力する。

パラレルロードシフトレジスタ回路０９は，プロックク
ロツク（ハ）によりセレクタ回路ａＱの出力信号全取り
込み．ビットクロツクＣυのタイミングで符号化された
送信信号■を出力する。ブロッククロツク（ハ）は全゛
０＃スロット判定回路ａ５ｌの出力をリセットし，次の
ブロックに備える。

この様に第４図に示す符号器では．入力される送信デー
タＯｚヲスロット単位に取り込み．スロット単位に全て
”０″であるか否かの判定を全″０′″スロット判定回
路（ｌ９で行うと共に．全１１Ｑ＃スロット無しフレー
ム構成回路ａＳ及び全″０”スロット有りフレーム構成
回路θηにて．各々の場合のブロック単位のフレームを
構成する。そして両フレーム構成回路ｏｅ，（ｌηの出
力を．全６０＃スロット判定回路（１５１の出力（財）
によって制御されるセレクタ回路（ＩＳによシ選択し．
ブロック単位にパラレルロードシフトレジスタ回路Ｑ’
Ｊに送出し，シリアルな形に変換し，送信データＣυと
して符号化された信号全出力するものである。

次に第５図に示される復号器における復号化の動作につ
いて説明する。符号化された伝送路から送られてきた受
信データ（２［９’ｅ１ビット単位にシフトレジスタ回
路（５）にシフトしていき．１ブロック単位にレジスタ
回路（至）に取り込む。レジスタ回路（至）の出力は，
セレクタ回路０２に送出されると共に″０”置換回路０
υ，全”　ｏ　”　スロット有無判定回路０１に送出さ
れる。“０”置換回路ｔ３υは．例えば第３図（ｄ）に
示されるような全”０＃　スロットがある場合の符号化
データを復号化するもので．各プロノクのスロット１の
第２ビットからスロット２の第１ビットまでを取シ出す
とともに．そのうちスロット１の第２ビットから第６ビ
ットをそれぞれスロット２からスロット６に対応させ．
これが”　１　”に設定されているビットに対応するス
ロットのうち．最初のスロットの位置に１スロット分の
“０″ビット全挿入し．他の゛′１″′に設定されてい
るスロットの位置のビットを全て”０″ビットとし．ま
たｔｌＱｌｌ　に設定されているビットに対応するスロ
ットの位置にはそのままのデータを詰めて１ブロックの
復号化乞行う。

一方．全“０″スロット有無判定回路（イ）は．各ブロ
ックの先頭ビットを取り込み．そのブロックが全”　ｏ
　”　スロットヲ含むか否かの判定を行い．判定の結果
を出力信号（至）としてセレクタ回路０２に通知する。

セレクタ回路０７Ｊでは．この出力信号（７）に基づき
．そのブロックに全″′０”スロットが無い場合にはレ
ジスタ回路（至）からの出力信号を．またそのブロック
に全゛０″スロットが有る場合には．″０”置換回路Ｇ
υからの復号化された信号全選択する。

そしてこのセレクタ回路０擾の出力を．パラレルロード
シフトレジスタ回路（財）により．ブロッククロツク＠
をデイレイ（至）で数ビット遅延させたタイミングで取
り込む。そしてこれをビットクロツクＱυのタイミング
で．復号化された受信データ０鴎として出力する。

この様に．第５図に示す復号器では．入力される受信デ
ータ（２［９全ブロック単位に取シ込み．取り込んだ信
号を゛０″置換回路（３υにおいて全゛０″スロットが
あるものとして復号化する。そして．ブロックの先頭の
オーバヘッドビットｆｆｉ．全”０”スロット有無判定
回路翰にとり込み．そのブロックの全１０”のスロット
有．無を判定し．無の場合はレジスタ回路（至）の出力
を．有の場合は復号化された“０”置換回路０υの出力
を選択し．これ全パラレルロ一ドシフトレジスタ回路（
財）に取り込んでシリアルに出力することで復号化を行
っている。

なお．上記実施例では第３図（ｃ）および（ｄ）に示す
ようにオールヘッドビット全４８ビットのブロックの先
頭に配置したが．ブロック中の他の位置に設けてもよく
．例えば第７図（Ｃ）および（ｄ）に示すようＫスロッ
ト５の第８ビットに配置してもよい。

また．上記実施例ではブロック中の最初の全１０″スロ
ットを削除してその代わシにスロット情報ビット全ブロ
ック中に設定したが．２番めまたは最後の全“０″スロ
ット等．他の順位の全′”０”スロットを削除してその
代わシにスロット情報ビットをブロック中にスロット情
報ビットを設定してもよく．第８図は２番目の全１゛０
＃スロツＨ−削除した場合のフレーム構成を示す。

また．上記実施例では第３図（ａ）に示すようにオーバ
ーヘッドビットに後続する５ビットを順番にスロット２
からスロット６に対応させているが．例えば第９図（ｄ
）に示すように他のビツＩ−’ｒ符号化前のスロット２
からスロット６Ｋ対応させるようにしてもよい。

また，上記実施例では第３図（ｄ）に示すようにオーバ
ーヘッドに後続するスロット情報ビットノ５ビット全そ
れぞれスロット２からスロット６ニ１対１に対応させて
いるが．第１０図の例に示すように．２５　個の５ビッ
トの２値化コードからすべて０からなる（ｏ．ｏ，ｏ．
ｏ，ｏ）のコードを除いた２−１個のコードと．スロッ
ト２からスロット６までがそれぞれ全″′０″スロット
か否かである状態の組み合わせと全１対１に対応させて
．そのコードをスロット情報ビットとしてもよい。

また．上記実施例では第３図（ｃ）および（ｄ）に示す
ように２番め以降の全ＩＩ　０　３７スロットの８個の
“０″ビットのうち少なくとも１個ｉ”１”に変換した
ものを元のスロットと同じ位置に配置しているが．これ
を例えば第１１図の例に示すように．ブロックの最後の
スロット位置に配置するなど．あらかじめ定められた他
の位置に配置してもよい。

また．上記実施例では第３図に示すように４８ビットす
なわち６スロットを１ブロックとしているが．第１２図
に示すように６４ビットすなわち８スロット全１ブロッ
クとしても本発明の伝送路符号化／復号化方式全適用で
きることは言うまでもない。この場合には．１フレーム
中のブロックが３つとなることから１フレーム中のオー
バーヘツドビットは３ビットとなり．上記実施例の場合
よシさらに少ないオーバーヘッドビットで．前述した“
θ″連続規則条件を満足する。

また上記実施例では．第１図のステップ（２）に示され
るようにスロット１が全“０″スロットであるか否かに
かかわることなく符号化処理を行なうようにしたが，こ
のスロット１も他のスロットと同様に全１０″スロット
か否かを判断して符号化を行なうようにしてもよく，第
１３図はこの場合の．スロット１が全＠０″スロットで
あるときのデータ構成を示す。

また．上記実施例では第３図（Ｃ）および（ｄ）に示す
ようにスロット情報ビット中全６０１スロットに対応す
るビットを６１”　としているが．第１４図に示すよう
に全″０”スロットに対応するビット１”ｏ”．全″０
＃スロットでないスロットに対応するビットを″１″と
してもよい。

但しこの場合は５ビットに後続する３ビットのうちの後
の２ビットすなわち第１スロットのビット８と第２スロ
ットのビット１を１に固定する必要がある。

さらに上記実施例では全″′０″スロットの″′０″ビ
ットのうち第２ビットめを“１′ビットに変換したもの
を示したが．他の″０＃　ビットまたは複数の″′０１
ビットを″′１＃ビットに変換するようにしてもよいし
．またその全″′０”スロットの位置を利用し．゛１＃
ビツｌ−’｛５必ず含むコードすなわち全てが”０＃で
ある値を除外したコードを用いてなんらかの情報を送る
ようにすることも可能である。このときも．スロット情
報ビットで示されるスロットを全て＠０＃ビットにする
ことで符号化前のデータが復元される。

〔発明の効果〕

以上のようにこの発明によれば各ブロック中に．全゛０
″スロットが存在するか否かを示すオーバーヘッドビッ
ト全設定するとともに，全″ＯＨスロットが存在する場
合に所定の全゛０″スロットの＠０＃　ビットに代えて
各スロットが全”ｏ”スロットであるか否かを示すスロ
ット情報ビット全ブロック中に設定するとともに。他の
全′゛０”スロットの″０＃ビットの少なくともひとつ
全″′１”ビットに変換して符号化するようにしたので
．全゛０″スロット位置を受信側に伝えつつ．″′０”
ビットの連続を抑えることができ．またスロット情報ビ
ットに基づき全＠０＃　スロット位置に″′θ″ビット
を復元するようにしたので全”０”スロットが正確に復
元され．データ伝送における回線使用効率が低下するこ
とがないという効果がある。

【図面の簡単な説明】

第１図はこの発明の伝送路符号化／復号化方式の一実施
例による符号化の処理手順を示したフローチャート．第
２図はその復号化の処理手順を示したフローチャート．
第３図はこれらの処理手順によりデータが符号化／復号
化される場合のデータの構成を示す説明図．第４図はこ
の発明を電気回路で実施する場合の一例を示す符号器の
回路構成図．第５図はその復号器の回路構成図．第６図
は第３図の符号器における各信号のタイムチャート．第
７図ないし第１４図はそれぞれこの発明の他の実施例に
よるデータ符号化／復号化時のデー夕構成を示す説明図
．第１５図は従来の伝送路符号化／復号化方式における
データ構成を示す説明図である。 図において．０ｚは符号化前の送信データ．０３ｌはシ
フトレジスタ回路．（Ｉ４１はレジスタ回路．　（１５
１は全“０＃スロット判定回路．ａＯは全゛０′″スロ
ット無しフレーム構成回路．　ａ”ｎは全゛０″スロッ
ト有りフレーム構成回路．ａ（至）はセレクタ回路．０
！Ｊはパラレルロードシフトレジスタ回路，（イ）は符
号化された送信データ．（イ）は復号化前の受信データ
．＠はシフトレジスタ回路．（至）はレジスタ回路．翰
は全”０”スロット有無判定回路．Ｉ３υは”０”置換
回路．Ｇ２ｌｄ：セレクタ回路．（至）ぱデイレイ回路
，（ロ）はパラレルロードシフトレジスタ回路．（ハ）
は復号化後の受信データである。 なお，各図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）所定データ長の１ブロックを構成する複数のスロ
   ットの中に全ビットが“０”ビットである全“０”スロ
   ットが存在するか否かを示すオーバヘッドビットを上記
   ブロック中に設定するとともに、上記全“０”スロット
   が存在する場合、上記ブロック中の全“０”スロットの
   位置を示すスロット情報ビットを所定の全“０”スロッ
   トに代えて上記ブロック中所定位置に設定し、かつ他の
   全“０”スロットを“１”ビットを有するスロットに変
   換することを特徴とする伝送路符号化方式。
2. （２）受信した所定データ長の１ブロック中所定位置に
   設定されたオーバヘッドビットにより、符号化前のブロ
   ック中に全“０”スロットが存在したか否かを判定し、
   全“０”スロットが存在したと判定された場合、上記受
   信したブロックからその所定位置に設定されたスロット
   情報ビットを抜き出すとともに、このスロット情報ビッ
   トで指定される全“０”スロットの位置のうち、所定の
   全“０”スロットの位置に全“０”スロットを挿入して
   復元し、かつ他の全“０”スロット位置に対応するスロ
   ットの全ビットを“０”ビットに復元することを特徴と
   する伝送路復号化方式。