JPH02237339A - 信号伝送方式 - Google Patents
信号伝送方式Info
- Publication number
- JPH02237339A JPH02237339A JP1058716A JP5871689A JPH02237339A JP H02237339 A JPH02237339 A JP H02237339A JP 1058716 A JP1058716 A JP 1058716A JP 5871689 A JP5871689 A JP 5871689A JP H02237339 A JPH02237339 A JP H02237339A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- clock
- data
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号伝送方式に関する。
第５図は従来の信号伝送方式の一例を示すブロック図、
第６図は第５図の従来例におけるデータ，クロック，フ
レームの位相関係の一例を示すタイミングチャートであ
る。
第６図は第５図の従来例におけるデータ，クロック，フ
レームの位相関係の一例を示すタイミングチャートであ
る。
データ，クロック，フレームは第６図に示すタイミング
でそれぞれ送信部６に入力され、ドライバ６０，６１．
６２を通り伝送路８０，８１．８２へ出力される。伝送
路８０，８１．８２からのデータ，クロック，フレーム
入力は受信部７のレシーバ７０，７１．７２を通り受信
部７において処理される。
でそれぞれ送信部６に入力され、ドライバ６０，６１．
６２を通り伝送路８０，８１．８２へ出力される。伝送
路８０，８１．８２からのデータ，クロック，フレーム
入力は受信部７のレシーバ７０，７１．７２を通り受信
部７において処理される。
上述した従来の信号伝送方式では、データ，クロツク，
フレームとそれぞれ３本の伝送路が必要であり、伝送路
のケーブル長が長くなると送信部及び受信部の部品の特
性のばらつきやケーブル長の差によりクロックとデータ
とフレームの位相がずれることがあり、確実に伝送され
ない。また、ドライバ，レシーバも３本分必要であり、
経済性も劣るという欠点があった。
フレームとそれぞれ３本の伝送路が必要であり、伝送路
のケーブル長が長くなると送信部及び受信部の部品の特
性のばらつきやケーブル長の差によりクロックとデータ
とフレームの位相がずれることがあり、確実に伝送され
ない。また、ドライバ，レシーバも３本分必要であり、
経済性も劣るという欠点があった。
本発明の信号伝送方式は、データ，クロック，フレーム
の３つの情報を１つの信号線上に含む符号形式に変換す
る符号化回路及びこの符号化回路出力を伝送路に送信す
るドライバからなる送信部と、前記伝送路からの信号を
受信するレシーバ及びこのレシーバ出力から前記データ
，クロック，フレームを抽出して３本の信号線に分離出
力する復号化回路からなる受信部とを備えることを特徴
とする。
の３つの情報を１つの信号線上に含む符号形式に変換す
る符号化回路及びこの符号化回路出力を伝送路に送信す
るドライバからなる送信部と、前記伝送路からの信号を
受信するレシーバ及びこのレシーバ出力から前記データ
，クロック，フレームを抽出して３本の信号線に分離出
力する復号化回路からなる受信部とを備えることを特徴
とする。
次に本発明について第１図，〜第４図を参照して説明す
る。
る。
第１図は本発明の信号伝送方式の一実施例を示すブロッ
ク図であり、データ，クロック，フレームの３つの情報
は送信部における符号化回路（以下ＣＤＲ）１で１本の
信号線上の符号に変換され、ドライバ（以下ＤＲＶ）２
を通り伝送路５へ出力される。一方、受信部においては
伝送路５がらの受信信号はレシーバ（以下ＲＣＶ）３を
通り復号化回路（以下ＤＣＲ）４に入力されてＤＣＲ４
はデータ，クロック，フレームを抽出する。
ク図であり、データ，クロック，フレームの３つの情報
は送信部における符号化回路（以下ＣＤＲ）１で１本の
信号線上の符号に変換され、ドライバ（以下ＤＲＶ）２
を通り伝送路５へ出力される。一方、受信部においては
伝送路５がらの受信信号はレシーバ（以下ＲＣＶ）３を
通り復号化回路（以下ＤＣＲ）４に入力されてＤＣＲ４
はデータ，クロック，フレームを抽出する。
第２図，第３図はそれぞれ第１図における符号化回路，
復号化回路の一例を示す回路ブロック図、第４図は第３
図における各部信号の位相関係の一例を示すタイミング
チャートである。
復号化回路の一例を示す回路ブロック図、第４図は第３
図における各部信号の位相関係の一例を示すタイミング
チャートである。
第２図に示すように本実施例におけるＣＤＲＩは、デー
タをリタイミングするためのフリップフロップ（以下Ｆ
Ｆ）１０と、論理値が゛０′のときの信号パターンＡを
出力するパターン発生器（以下ＰＧＡ）１１と、論理値
が′１′のときの信号パターンＢを出力するパターン発
生器（以下ＰＧＢ）１２と、論理値゛０′の信号パター
ンＡと論理値′１′の信号パターンＢとフレームパター
ンの中からいづれか１つの信号を選択するセレクタ（以
下ＳＥＬ）１３とを備え、データはＦＦＩＯにおいてク
ロツクによりリタイミングされてＳＥＬ１３のセレクト
入力となる。フレームはＳＥＬ１３のもう１つのセレク
ト入力となる。ＳＥＬ１３のデータ入力としてＰＧＡＩ
Ｉからの信号パターンＡと、ＰＧＢ１２からの信号パタ
ーンＢと、アース（０電位Ｌレベル）が入力される。フ
レーム信号が′０′でＦＦＩＯの出力が′０′の場合は
信号パターンＡを選択し、フレーム信号が゛０゛でＦＦ
１０の出力が゛１′の場合は信号パターンＢを選択する
。また、フレーム信号が゛１゜である場合、出力にはア
ース（’Ｌ″レベル》が出力される。
タをリタイミングするためのフリップフロップ（以下Ｆ
Ｆ）１０と、論理値が゛０′のときの信号パターンＡを
出力するパターン発生器（以下ＰＧＡ）１１と、論理値
が′１′のときの信号パターンＢを出力するパターン発
生器（以下ＰＧＢ）１２と、論理値゛０′の信号パター
ンＡと論理値′１′の信号パターンＢとフレームパター
ンの中からいづれか１つの信号を選択するセレクタ（以
下ＳＥＬ）１３とを備え、データはＦＦＩＯにおいてク
ロツクによりリタイミングされてＳＥＬ１３のセレクト
入力となる。フレームはＳＥＬ１３のもう１つのセレク
ト入力となる。ＳＥＬ１３のデータ入力としてＰＧＡＩ
Ｉからの信号パターンＡと、ＰＧＢ１２からの信号パタ
ーンＢと、アース（０電位Ｌレベル）が入力される。フ
レーム信号が′０′でＦＦＩＯの出力が′０′の場合は
信号パターンＡを選択し、フレーム信号が゛０゛でＦＦ
１０の出力が゛１′の場合は信号パターンＢを選択する
。また、フレーム信号が゛１゜である場合、出力にはア
ース（’Ｌ″レベル》が出力される。
第３図に示すように本実施例のＤＣＲ４は、入力信号か
らクロック成分を抽出して各゛種タイミングを発生する
ＰＬＯ内蔵のクロック整形部（以下ＣＦＭ）４１と、デ
ータを抽出するためのＦＦ４０と、フレームを抽出する
ための２個のＦＦ４２，４３とＥＸ−ＮＯＲ論理ゲート
（以下ＧＡＴ）４４とを備え、第１図に示したＲＣＶ３
の出力信号はＦＦ４０，４２．４３とＣＦＭ４１に入力
される。ＣＦＭ４１では入力信号の立上がりに同期した
抽出クロック（以下ＣＬＫ）とデータ抽出のためのクロ
ックパルス（以下ＣＫＤ）及びフレーム抽出のためのク
ロックパルス（以下ＣＬＦＩ，ＣＬＦ２＞を発生する。
らクロック成分を抽出して各゛種タイミングを発生する
ＰＬＯ内蔵のクロック整形部（以下ＣＦＭ）４１と、デ
ータを抽出するためのＦＦ４０と、フレームを抽出する
ための２個のＦＦ４２，４３とＥＸ−ＮＯＲ論理ゲート
（以下ＧＡＴ）４４とを備え、第１図に示したＲＣＶ３
の出力信号はＦＦ４０，４２．４３とＣＦＭ４１に入力
される。ＣＦＭ４１では入力信号の立上がりに同期した
抽出クロック（以下ＣＬＫ）とデータ抽出のためのクロ
ックパルス（以下ＣＫＤ）及びフレーム抽出のためのク
ロックパルス（以下ＣＬＦＩ，ＣＬＦ２＞を発生する。
第４図に示すように、ＦＦ４０に入力されるＣＬＤはタ
イミングポイントｂｅ，ｈ，ｋ，ｎ，ｑ，ｔ，ｗで立ち
上がるような信号である。またＦＦ４２に入力されるＣ
ＬＦＩはタイミングポイントｃ，ｆ，ｉ， ρ，０，ｒ
ｕ，ｘで立ち上がれような信号である。さらにＦＦ４３
に入力されるＣＬＦ２はタイミングボンイントａ，ｄ，
ｇ，ｊ，ｍ， ｐ＋ ８，ｖで立ち上がるような信号で
ある。今、タイミングポイントｂ，ｅ，ｈ，ｋ，ｎ，ｑ
，ｔ，ｗでの信号レベルを見ると、’Ｏ’，’１”，’
１’，’Ｏ’，’Ｏ’″０゜，’ｏ’，’ｉ’となって
論理値と一致しており、ＦＦ４０の出力デ゛一夕として
この値が出力される。ただしフレームビットＦは意味を
もたず無条件に゛０′とする。
イミングポイントｂｅ，ｈ，ｋ，ｎ，ｑ，ｔ，ｗで立ち
上がるような信号である。またＦＦ４２に入力されるＣ
ＬＦＩはタイミングポイントｃ，ｆ，ｉ， ρ，０，ｒ
ｕ，ｘで立ち上がれような信号である。さらにＦＦ４３
に入力されるＣＬＦ２はタイミングボンイントａ，ｄ，
ｇ，ｊ，ｍ， ｐ＋ ８，ｖで立ち上がるような信号で
ある。今、タイミングポイントｂ，ｅ，ｈ，ｋ，ｎ，ｑ
，ｔ，ｗでの信号レベルを見ると、’Ｏ’，’１”，’
１’，’Ｏ’，’Ｏ’″０゜，’ｏ’，’ｉ’となって
論理値と一致しており、ＦＦ４０の出力デ゛一夕として
この値が出力される。ただしフレームビットＦは意味を
もたず無条件に゛０′とする。
通常、ＦＦ４２の出力は′０′であり、ＦＦ４３の出力
は′１″であるため、ＧＡＴ４４の出力は′０”である
が、フレームビットＦの時はＦＦ４３の出力は“０′と
なる（タイミングポイントｍ）。従ってＧＡＴ４４の出
力は゛１′となる。
は′１″であるため、ＧＡＴ４４の出力は′０”である
が、フレームビットＦの時はＦＦ４３の出力は“０′と
なる（タイミングポイントｍ）。従ってＧＡＴ４４の出
力は゛１′となる。
以上説明したように本発明では、データ，クロック，フ
レームの３つの情報を１本の信号線で伝送することによ
り、送信部，受信部の部品の特性やケーブル長等による
各信号の位相のばらつきは発生しないので、確実な伝送
が可能となる。また伝送ケーブル長が長い場合でも１本
のケーブルで済むため経済性にも優れているという効果
がある。
レームの３つの情報を１本の信号線で伝送することによ
り、送信部，受信部の部品の特性やケーブル長等による
各信号の位相のばらつきは発生しないので、確実な伝送
が可能となる。また伝送ケーブル長が長い場合でも１本
のケーブルで済むため経済性にも優れているという効果
がある。
第１図は本発明の信号伝送方式の一実施例を示すブロッ
ク図、第２図，第３図はそれぞれ第１図における符号化
回路，復号化回路の一例を示す回路ブロック図、第４図
は第３図における各部信号の位相関係の一例を示すタイ
ミングチャート、第５図は従来の信号伝送方式の一例を
示すブロック図、第６図は第５図の従来例におけるデー
タ，クロック，フレームの位相関係の一例を示すタイミ
ングチャートである。 １・・・符号化回路（ＣＤＲ） 、２・・・トライバ（
ＤＲＶ）−３・・レシーバ（ＲＣＶ） 、４・・・復号
化回路（ＤＣＲ）、１０，４０，４２．４３・・フリッ
プフロツプ（ＦＦ）、１１．１２・・・パターン発生器
（ＰＧＡ，ＰＧＢ）、１３・・セレクタ（ＳＥＬ）、４
１・・・クロック整形部（ＣＦＭ），４４・・・ＥＸ−
ＮＯＲ論理ゲート（ＧＡＴ）。
ク図、第２図，第３図はそれぞれ第１図における符号化
回路，復号化回路の一例を示す回路ブロック図、第４図
は第３図における各部信号の位相関係の一例を示すタイ
ミングチャート、第５図は従来の信号伝送方式の一例を
示すブロック図、第６図は第５図の従来例におけるデー
タ，クロック，フレームの位相関係の一例を示すタイミ
ングチャートである。 １・・・符号化回路（ＣＤＲ） 、２・・・トライバ（
ＤＲＶ）−３・・レシーバ（ＲＣＶ） 、４・・・復号
化回路（ＤＣＲ）、１０，４０，４２．４３・・フリッ
プフロツプ（ＦＦ）、１１．１２・・・パターン発生器
（ＰＧＡ，ＰＧＢ）、１３・・セレクタ（ＳＥＬ）、４
１・・・クロック整形部（ＣＦＭ），４４・・・ＥＸ−
ＮＯＲ論理ゲート（ＧＡＴ）。
Claims (1)
- データ、クロック、フレームの３つの情報を１つの信号
線上に含む符号形式に変換する符号化回路及びこの符号
化回路出力を伝送路に送信するドライバからなる送信部
と、前記伝送路からの信号を受信するレシーバ及びこの
レシーバ出力から前記データ、クロック、フレームを抽
出して３本の信号線に分離出力する復号化回路からなる
受信部とを備えることを特徴とする信号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058716A JP2818432B2 (ja) | 1989-03-10 | 1989-03-10 | 信号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058716A JP2818432B2 (ja) | 1989-03-10 | 1989-03-10 | 信号伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237339A true JPH02237339A (ja) | 1990-09-19 |
| JP2818432B2 JP2818432B2 (ja) | 1998-10-30 |
Family
ID=13092218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058716A Expired - Fee Related JP2818432B2 (ja) | 1989-03-10 | 1989-03-10 | 信号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818432B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4875109A (ja) * | 1972-01-07 | 1973-10-09 |
-
1989
- 1989-03-10 JP JP1058716A patent/JP2818432B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4875109A (ja) * | 1972-01-07 | 1973-10-09 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2818432B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| JPH11506289A (ja) | デジタルビデオ伝送のためのブロックコーディング | |
| JPH07264250A (ja) | シリアルデータ伝送装置 | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| CN110213023B (zh) | 用于不同传输速率的双相标志编码的译码方法及译码电路 | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| JPH02237339A (ja) | 信号伝送方式 | |
| JP2004531150A (ja) | 多位相符号化プロトコル及びバスの同期化 | |
| JPH02274139A (ja) | データ伝送システム | |
| US6025791A (en) | Process for the transmission of a binary data flow having signaling lines that change their status based on grey coding | |
| JP2008278459A (ja) | 通信システム、送信装置、受信装置及び通信方法並びに半導体素子 | |
| US7161986B2 (en) | Data transmission system and data transmitter/receiver for use therein, and method thereof | |
| JPS61182343A (ja) | タイミング伝送方式 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| KR20000040531A (ko) | 아이 트리플 이 1394 직렬 버스 인터페이스를 위한 고속 피지컬칩 시스템 및 그의 데이타 송/수신 방법 | |
| JP2021064880A (ja) | 有線通信システム | |
| JP3270572B2 (ja) | フレーム信号伝送システム | |
| KR100526937B1 (ko) | 디퍼런셜코드발생기 | |
| JPH05130046A (ja) | 光バス伝送方式及びそれを実施する送信側エンコーダと受信側デコーダ | |
| JPH0265318A (ja) | 信号送受信装置 | |
| WO2002051081A3 (en) | Encoding system for transmitting data and clock signals jointly across two wires | |
| JPS5888952A (ja) | Ｓｃビツト重畳伝送方式 | |
| JPH0671276B2 (ja) | デ−タ伝送装置 | |
| JPH05292069A (ja) | 装置間信号伝送方法及び装置 | |
| JPH07162401A (ja) | 通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |