JPH02239674A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02239674A JPH02239674A JP1061544A JP6154489A JPH02239674A JP H02239674 A JPH02239674 A JP H02239674A JP 1061544 A JP1061544 A JP 1061544A JP 6154489 A JP6154489 A JP 6154489A JP H02239674 A JPH02239674 A JP H02239674A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- substrate
- pin
- pin photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体装置の製造方法に係り、特に２個のフォトダイオ
ードが接続されたツイン型フォトダイオードに関し、 ツイン型フォトダイオードにおけるリーク電流の発生を
防止し、素子特性を向上させ、信頼性を向上させて、光
受信器としての性能を向上させることができる半導体装
置を提供することを目的とし、 半絶縁性基板と、前記半絶縁性基板表面に設けられたＰ
型領域と、前記Ｐ型領域上に形成され、Ｎ型層が前記Ｐ
型領域に接している第１のＰＩＮフォトダイオードと、
前記半絶縁性基板上に形成され、Ｎ型層が前記半絶縁性
基板に接している第２のＰＩＮフォトダイオードと、前
記第１のＰＩＮフォトダイオードのＰ型層と前記第２の
ＰＩＮフォトダイオードのＮ型層とを接続する配線層と
を有するように構成する． また、Ｐ型基板と、前記Ｐ型基板上に形成され、Ｎ型層
が前記Ｐ型基板に接している第１のＰＩＮフォトダイオ
ードと、前記Ｐ型基板上に形成され、Ｎ型層が前記Ｐ型
基板に接している第２のＰＩＮフォトダイオードと、前
記第１のＰＩＮフォトダイオードのＰ型層と前記第２の
ＰＩＮフォトダイオードのＮ型層とを接続する配線層と
を有するように構成する． ［産業上の利用分野］ 本発明は半導体装置に係り、特に２個のフォトダイオー
ドが直列に接続されたツイン型フォトダイオードに関す
る． ［従来の技術］ ツイン型フォトダイオードは、低雑音で長距離通信に適
する新たな高通信方式として期待されているコヒーレン
ト光通信用の光受信器として用いられる．例えば、第６
図に示されるように、直列に接続された２つのＰＩＮフ
ォトダイオード６６．６８に逆方向バイアスを印加し、
その２つのＰＩＮフォトダイオード６６．６８の接続点
から出力を取り出してアンプ７０により増幅する、いわ
ゆるデュアル・バランスド・オプティカル・レシーバ（
Ｄｕａｌ Ｂａｌａｎｃｅｄ Ｏｐｕｔｉｃａｌ Ｒｅ
ｃｉｅｖｅｒ ）を構成する．そして光ファイバ７２か
ら送られてくる信号光Ｐ ＩＮとこの信号光ＰＩＮの周
波数に近い周波数を持つ局発光ＰＬＯとを方向性結合器
７４によって結合し、その結合した光をそれぞれ２つの
ＰＩＮフォトダイオード６６．６８に入射して、出力か
らビート信号を取り出し、アンプ７０に入力する．この
ようなヘテロダイン方式のコヒーレント光通信において
、２つのＰＩＮフォトダイオード６６．６８からなるツ
イン型フォトダイオードは局発光ＰＬＯの強度雑音の影
響を取り除くことができ、高感度の光受信が実現される
． このようなツイン型フォトダイオードは、２つのＰＩＮ
フォトダイオード６６．６８間のバランスが受信器の性
能に効いてくるため、その形状および特性ができるだけ
同一であることが望ましく、同一基板上の近接した場所
に形成される．このようにモノリシックに集積した従来
のツイン型フォトダイオードを第７図に示す．ＳＩ《半
絶縁性》基板７６上に２つのＰＩＮダイオード６６、６
８が隣接してメサ型に形成されている．これらのＰＩＮ
ダイオード６６、６８は、それぞれＰ型層７８，８０、
■型層８２．８４、およびＮ型層８６．８８を有してい
れる．そしてＰ型層７８．８０側面周囲はそれぞれＮ型
層９０．９２によって取り巻かれており、Ｎ型層８６，
８８はそれぞれＳＩ基板７６に接している．また、これ
らＰ型層７８．８０、■型層８２，８４、およびＮ型層
８６．８８のメサ表面および２つのＰＩＮダイオード６
６、６８に挟まれたＳＩ基板７６表面はパッシベーショ
ン膜９４によって覆われている．またＰ型層７８．８０
上およびＮ型層８６．８８上には、それぞれＰコンタク
ト電極９６．９８およびＮコンタクト電極１００，１０
２が形成され、一方のＰＩＮダイオード６６のＰコンタ
クト電極９６と他方のＰＩＮダイオード６８のＮコンタ
クト電極１０２とは、バッシベーションｆｌｉ９４上に
配線された金属配線層１０４によって接続されている． ［発明が解決しようとする課題〕 しかしながら、上記従来のツイン型フォトダイオードは
、ＳＩ基板７６中の欠陥等によるリーク経路およびバッ
シベーションＭ９４との界面における準位や表面反転層
の発生によるＳＩ基板７６表面のリーク経路を有してい
る． このため一方のＰＩＮダイオード６６のＮコンタクト電
極１００と他方のＰＩＮダイオード６８のＰコンタクト
ｔ［！９８との間に逆バイアスを印加すると、上記従来
のツイン型フォトダイオードの等価回路を示す第８図か
ら明らかなように、方のＰＩＮダイオード６６のＮコン
タクト′ｒＩＳｆ！１００からＳＩ基板７６中のあるい
はＳＩ基板７６表面のリーク経路を通ってＰＩＮダイオ
ード６８のＮコンタクトｔ［ｉｌ０２すなわち出力端子
１０６に、破線で表したリーク電流ＩＬが流れる．なお
、このリーク経路の抵抗Ｒは、ＳＩ基板７６中あるいは
ＳＩ基板７６表面のリーク経路の抵抗である。
ードが接続されたツイン型フォトダイオードに関し、 ツイン型フォトダイオードにおけるリーク電流の発生を
防止し、素子特性を向上させ、信頼性を向上させて、光
受信器としての性能を向上させることができる半導体装
置を提供することを目的とし、 半絶縁性基板と、前記半絶縁性基板表面に設けられたＰ
型領域と、前記Ｐ型領域上に形成され、Ｎ型層が前記Ｐ
型領域に接している第１のＰＩＮフォトダイオードと、
前記半絶縁性基板上に形成され、Ｎ型層が前記半絶縁性
基板に接している第２のＰＩＮフォトダイオードと、前
記第１のＰＩＮフォトダイオードのＰ型層と前記第２の
ＰＩＮフォトダイオードのＮ型層とを接続する配線層と
を有するように構成する． また、Ｐ型基板と、前記Ｐ型基板上に形成され、Ｎ型層
が前記Ｐ型基板に接している第１のＰＩＮフォトダイオ
ードと、前記Ｐ型基板上に形成され、Ｎ型層が前記Ｐ型
基板に接している第２のＰＩＮフォトダイオードと、前
記第１のＰＩＮフォトダイオードのＰ型層と前記第２の
ＰＩＮフォトダイオードのＮ型層とを接続する配線層と
を有するように構成する． ［産業上の利用分野］ 本発明は半導体装置に係り、特に２個のフォトダイオー
ドが直列に接続されたツイン型フォトダイオードに関す
る． ［従来の技術］ ツイン型フォトダイオードは、低雑音で長距離通信に適
する新たな高通信方式として期待されているコヒーレン
ト光通信用の光受信器として用いられる．例えば、第６
図に示されるように、直列に接続された２つのＰＩＮフ
ォトダイオード６６．６８に逆方向バイアスを印加し、
その２つのＰＩＮフォトダイオード６６．６８の接続点
から出力を取り出してアンプ７０により増幅する、いわ
ゆるデュアル・バランスド・オプティカル・レシーバ（
Ｄｕａｌ Ｂａｌａｎｃｅｄ Ｏｐｕｔｉｃａｌ Ｒｅ
ｃｉｅｖｅｒ ）を構成する．そして光ファイバ７２か
ら送られてくる信号光Ｐ ＩＮとこの信号光ＰＩＮの周
波数に近い周波数を持つ局発光ＰＬＯとを方向性結合器
７４によって結合し、その結合した光をそれぞれ２つの
ＰＩＮフォトダイオード６６．６８に入射して、出力か
らビート信号を取り出し、アンプ７０に入力する．この
ようなヘテロダイン方式のコヒーレント光通信において
、２つのＰＩＮフォトダイオード６６．６８からなるツ
イン型フォトダイオードは局発光ＰＬＯの強度雑音の影
響を取り除くことができ、高感度の光受信が実現される
． このようなツイン型フォトダイオードは、２つのＰＩＮ
フォトダイオード６６．６８間のバランスが受信器の性
能に効いてくるため、その形状および特性ができるだけ
同一であることが望ましく、同一基板上の近接した場所
に形成される．このようにモノリシックに集積した従来
のツイン型フォトダイオードを第７図に示す．ＳＩ《半
絶縁性》基板７６上に２つのＰＩＮダイオード６６、６
８が隣接してメサ型に形成されている．これらのＰＩＮ
ダイオード６６、６８は、それぞれＰ型層７８，８０、
■型層８２．８４、およびＮ型層８６．８８を有してい
れる．そしてＰ型層７８．８０側面周囲はそれぞれＮ型
層９０．９２によって取り巻かれており、Ｎ型層８６，
８８はそれぞれＳＩ基板７６に接している．また、これ
らＰ型層７８．８０、■型層８２，８４、およびＮ型層
８６．８８のメサ表面および２つのＰＩＮダイオード６
６、６８に挟まれたＳＩ基板７６表面はパッシベーショ
ン膜９４によって覆われている．またＰ型層７８．８０
上およびＮ型層８６．８８上には、それぞれＰコンタク
ト電極９６．９８およびＮコンタクト電極１００，１０
２が形成され、一方のＰＩＮダイオード６６のＰコンタ
クト電極９６と他方のＰＩＮダイオード６８のＮコンタ
クト電極１０２とは、バッシベーションｆｌｉ９４上に
配線された金属配線層１０４によって接続されている． ［発明が解決しようとする課題〕 しかしながら、上記従来のツイン型フォトダイオードは
、ＳＩ基板７６中の欠陥等によるリーク経路およびバッ
シベーションＭ９４との界面における準位や表面反転層
の発生によるＳＩ基板７６表面のリーク経路を有してい
る． このため一方のＰＩＮダイオード６６のＮコンタクト電
極１００と他方のＰＩＮダイオード６８のＰコンタクト
ｔ［！９８との間に逆バイアスを印加すると、上記従来
のツイン型フォトダイオードの等価回路を示す第８図か
ら明らかなように、方のＰＩＮダイオード６６のＮコン
タクト′ｒＩＳｆ！１００からＳＩ基板７６中のあるい
はＳＩ基板７６表面のリーク経路を通ってＰＩＮダイオ
ード６８のＮコンタクトｔ［ｉｌ０２すなわち出力端子
１０６に、破線で表したリーク電流ＩＬが流れる．なお
、このリーク経路の抵抗Ｒは、ＳＩ基板７６中あるいは
ＳＩ基板７６表面のリーク経路の抵抗である。
そしてこのようなリーク電流ＩＬは数１ ０ＡＬＡ以上
にもなり、このリーク電流ＩＬによってＰＩＮフォＩ・
ダイオード６６．６８の特性の劣化や信頼性の低下を招
き、光受信器としての性能の低下を引き起こすという問
題があった． そこで本発明は、ツイン型フォトダイオードにおけるリ
ーク電流の発生を防止し、素子特性を向上させ、信顆性
を向上させて、光受信器としての性能を向上させること
ができる半導体装置を提供することを目白勺とする． ［課題を解決するための手段］ 上記課Ｕは、半絶縁性基板と、前記半絶縁性基板表面に
設けられたＰ型領域と、前記Ｐ型領域上に形成され、Ｎ
型層が前記Ｐ型領域に接している第１のＰＩＮフォトダ
イオードと、前記半絶縁性基板上に形成され、Ｎ型層が
前記半絶縁性基板に接している第２のＰＩＮフォトダイ
オードと、前記第１のＰＩＮフォトダイオードのＰ型層
と前記第２のＰＩＮフォトダイオードのＮ型層とを接続
する配線層とを有することを特徴とする半導体装置によ
って達成される． また、上記課題は、Ｐ型基板と、前記Ｐ型基板上に形成
され、Ｎ型層が前記Ｐ型基板に接している第１のＰＩＮ
フォトダイオードと、前記Ｐ型基板上に形成され、Ｎ型
層が前記Ｐ型基板に接している第２のＰＩＮフォトダイ
オードと、前記第１のＰＩＮフォトダイオードのＰ型層
と前記第２のＰＩＮフォトダイオードのＮ型層とを接続
する配線層とを有することを特徴とする半導体装置によ
って達成される． さらにまた、上記装置において、前記Ｐ型基板裏面の前
記第１および第２のＰＩＮフォトダイオードに対応する
位置にレンズ加工が施されて集光用レンズが形成され、
前記第１および第２のＰＩＮフォトダイオードのＰ型層
上にボンディング用電極が形成されていることを特徴と
する半導体装置によって達成される． ［作 用］ 本発明は、第１および第２ののＰＩＮフォトダイオード
からなるツイン型フォトダイオードに逆バイアスが印加
される場合において、そのＮコンタクト電極に正の電圧
が印加される第１のＰＩＮフォトダイオードのＮ領域と
基板との間にＰ領域が設けられることにより、第１およ
び第２ののＰＩＮフォトダイオード間の基板中あるいは
基板表面を通るリーク電流に対して逆方向のＰＮ接合が
形成され、リークｔ流が流れることを阻止することがで
きる． ［実總例］ 以下、本発明を図示する実施例に基づいて具体的に説明
する． 第１図は本発明の第１の実施例による半導体装置を示す
断面図である． 例えばＳＩ（半絶縁性）ＩｎＰ基板２表面に、濃度１
０ ”〜１ ０ ”ｃ ｍ−’以上のＰ型ＩｎＰ層４．
６が隣り合う２か所に設けられている，これらのＰ型Ｉ
ｎＰ層４．６上に、それぞれ厚さ２μｍ、濃度１ ０
”ｃ ｍ−’のＮ型ＩｎＰ層８．１０、厚さ２．５μｍ
、濃度１０”ｃｍ−１のＮ一型１ ｎＧａＡｓ層１２，
１４、および厚さ１μｍ、濃度１０”ｃｍ−’のＮ型Ｉ
ｎＰ層１６．１８が、順に格子整合的に形成されている
． そしてＮ型ＩｎＰ層１６．１８の所定の場所には、高濃
度のＰ型ＩｎＰ層２０．２２が形成され、それぞれ下方
のＮ一型Ｉ ｎＧａＡｓ層１２．１４と接合している． また、Ｎ型ＩｎＰ層８．１０上にはそれぞれＮコンタク
ト電極２４．２６が形成され、Ｐ型ＩｎＰ層２０．２２
上にはそれぞれＰコンタクト電極２８．３０が形成され
ている．そしてＰ型１ｎＰ層２０．２２表面からＰコン
タクト電＠２Ｂ．３０部分を除いた受光部の受光径は、
フォトダイオード容量を低減するために、２０μｍφに
抑えられている． このようにしてＰ型１ｎＰ層２０．２２、Ｎ一型ＩｎＧ
ａＡｓ層１２，１４、およびＮ型ＩｎＰ層８．１０から
なるＰＩＮ接合を有するＰＩＮフォトダイオード３２．
３４が隣接して形成されている． そしてそのＮ型１ｎＰ層８，１０、Ｎ一型ＩｎＧａＡｓ
層１２．１４、Ｎ型ＩｎＰ層１６，１８、およびＰ型１
ｎＰ層２０．２２からなるメサ表面および２つのＰＩＮ
ダイオード３２．３４に挟まれたＩｎＰ基板２表面は、
ＳｉＮパッシベーション膜３６によって覆われている．
また、このＳｔＮバッシベーションＩＩＩ３６上に配線
された金属配線層３８によって、ＰＩＮフォトダイオー
ド３２のＰコンタクト電＠２８とＰＩＮフォトダイオー
ド３４のＮコンタクト電［！２６とが接続されている． さらにまた、ＩｎＰ基板２裏面には、例えばセラミック
基板にチップボンデイングするために、Ａｕ等からなる
メタライズ面４０が形成されている． なお、Ｐ型１ｎＰ層４．６の濃度が１０′５〜１ ０
”ｃ ｍ−’以上とされているが、この濃度より低すぎ
ると、Ｎ型ＩｎＰ層８．１０との間に有効なＰＮ接合が
形成されず、第１の実施例の効果を奏することができな
い．また他方、この濃度よりも高すぎると、Ｐ型ＩｎＰ
層４，６とＮ型ＩｎＰ層８，１０との間にブレイクダウ
ンが生じるおそれが出てくる．従って、ＰＩＮダイオー
ド３２．３４の印加電圧と同等以上のブレイクダウン耐
圧が取れる濃度を、Ｐ型１ｎＰ層４．６の濃度の上限と
する． また、Ｐ型ＩｎＰ層４．６は、必ずしも２つのＰＩＮフ
ォトダイオード３２．３４のＮ型ＩｎＰ層８，１０とＩ
ｎＰ基板２との間の両方に設ける必要はなく、ＰＩＮフ
ォトダイオード３２下方のＰ型１ｎＰ層４だけであって
もよい． 次に、第１図に示す半導体装置の製造方法を説明する． ＩｎＰ基板２表面の隣接した２か所に、Ｚｎ拡散または
Ｃｄ，Ｚｎ，Ｂｅ等のイオン注入によってＰ型ＩｎＰ層
４．６を選択的に形成する．そしてこれらのＰ型１ｎＰ
層４．６上およびＩｎＰ基板２上に、ＭＯＣＶＤ （有
機金属気相成長法）を用いて、順にＮ型ＩｎＰ層、Ｎ一
型Ｉ ｎＧａＡｓ層、およびＮ型ＩｎＰ層を格子整合的
に形成する．そしてＮ型ＩｎＰ層にＺｎ拡散を行なって
、高濃度のＰ型ＩｎＰ層２０．２２を形成し、それぞれ
Ｎ一型１ ｎＧａＡｓ層と接合するようにする．次いで
、Ｎ型１ｎＰ層、Ｎ−型１ ｎＧａＡｓ層、およびＮ型
ＩｎＰ層のメサエッチングを行なって２つに分離し、Ｎ
型ＩｎＰ層８、Ｎ一型Ｉ ｎＧａＡｓ層１２、Ｎ型Ｉｎ
Ｐ層１６、およびＰ型ＩｎＰ層２０からなるＰＩＮ楕遣
と、Ｎ型ＩｎＰ層１０、Ｎ一型１ ｎＧａＡｓ層１４、
Ｎ型ＩｎＰ層１８、およびＰ型ＩｎＰ層２２からなるＰ
ＩＮ構遣とを、それぞれＰ型ＩｎＰ層４．６上に形成す
る．次いで、Ｎ一型１ ｎＧａＡｓ層１２．１４および
Ｎ型ＩｎＰ層１６．１８のメサエッチングを行なってＮ
型ＩｎＰ層８．１０の一部を露出させ、コンタクト電極
を形成するための露出面を形成する． 次いで、全面にＳｉＮパッシベーション膜３６を堆積さ
せ、Ｎ型ＩｎＰ層８．１０、Ｎ一型ＩｎＧａＡｓ層１２
，１４、Ｎ型ＩｎＰ層１６，１８、およびＰ型ＩｎＰ層
２０．２２からなるメサ表面および２つのＰＩＮ構造に
挟まれたＩｎＰ基板２表面を覆う．そしてリングラフィ
技術を用いて、所定の場所にコンタクトホールを開口し
た後、Ｎ型ＩｎＰ層８．１０上およびＰ型ＩｎＰ層２０
，２２上に、それぞれＡｕＧｅからなるＮコンタクト電
極２４．２６およびＡｕＺｎからなるＰコンタクト電極
２８．３０を形成する． 次いで、ＰＩＮフォトダイオード３２のＰコンタクト電
極２８とＰＩＮフォトダイオード３４のＮコンタクト電
ｆｆｉ２６とを接続する金属配線層３８を、ＳｉＮバッ
シベーション膜３６上に形成する． また、ＩｎＰ基板２裏面には、例えばセラミック基板に
チップボンディングするために、Ａｕ等からなるメタラ
イズ面４０を形成する．次に、第２図を用いて、動作を
説明する．第２図は、第１図に示す半導体装置の等価回
路図である． ２つのＰＩＮフォトダイオード３２．３４は、直列に接
続され、その接続点から出力端子４２が引き出されてい
る．また、ＰＩＮフォトダイオード３２のＮコンタクト
電極２４およびＰＩＮフォトダイオード３４のＰコンタ
クトｉｆｆ！３０は、それぞれ端子４２．４４に接、続
されている．そしてこれらの直列に接続されたＰＩＮフ
ォトダイオード３２．３４においても、従来例と同様に
、ＩｎＰ基板２中の欠陥等によるリーク経路およびＳｉ
ＮパッシベーションＭ３６との界面におけるＩｎＰ基板
２表面のリーク経路が考えられるが、ＰＩＮフォトダイ
オード３２．３４のＮ型ＩｎＰ層８，１０とＩｎＰ基板
２との間にそれぞれＰ型ＩｎＰ層４．６が設けられてい
るため、第２図に示されるように、Ｐ型ＩｎＰ層４，６
とＮ型ＩｎＰ層８．１０とからなるＰＮ接合を有するダ
イオード４８．５０が形成されている．なお、ダイオー
ド４８．５０間の抵抗Ｒは、ＩｎＰ基板２中のリーク経
路およびＩｎＰ基板２表面のリーク経路の抵抗である． 従って、ＰＩＮダイオード３２．３４が逆バイアスにな
るように両端子４２．４４間に所定の電圧を印加しても
、ＰＩＮダイオード３２のＮコンタクト電極２４からＩ
ｎＰ基板２中のあるいはＩｎＰ基板２表面のリーク経路
を通ってＰＩＮダイオード３４のＮコンタクトｔ［！２
６すなわち出力端子４０に向かうリーク電流エしは、逆
方向となるダイオード４８によって阻止される．このよ
うに第１の実施例によれば、直列に接続された２つのＰ
ＩＮフォトダイオード３２．３４のＮ型ＩｎＰ層８，１
０とＩｎＰ基板２との間にそれぞれＰ型ＩｎＰ層４．６
を設けることにより、ＩｎＰ基板２中のあるいはＩｎＰ
基板２表面のリーク経路を通って流れるリーク電流ＩＬ
に対して逆方向となるダイオード４８が形成され、従来
例において数１０μＡ以上であったリーク電流■しを１
／１００以下に減少させることができた．次に、第３図
を用いて、本発明の第２の実施例による半導体装置を説
明する． 第３図は、本発明の第２の実施例による半導体装置を示
す断面図である． 第２の実施例は、第１図に示す第１の実施例におけるＳ
Ｉ（半絶縁性）ＩｎＰ基板２の代わりに、濃度１ ０
”〜１ ０ １６ｃ ｍ−’以上のＰ型１ｎＰ基板５２
を用い、Ｐ型ＩｎＰ層４，６を取り除いているものであ
る．従って、Ｐ型１ｎＰ基板５２上に直接に、第１図と
同一の部分には同一の番号が付されたＮ型ＩｎＰ層８．
１０、Ｎ一型Ｉ ｎＧａＡｓ層１２，１４、Ｎ型ＩｎＰ
層１６．１８Ｐ型ＩｎＰ層２０．２２、Ｎコンタクトｔ
極２４，２６、Ｐコンタクト電極２８，３０、ＳｉＮバ
ッシベーションＷＡ３６、金属配線層３８がそれぞれ形
成されている． なお、第１図に示す第１の実施例におけるメタライズ面
４０は、設けられていない． このようにしてＰ型ＩｎＰ基板５２上に、Ｐ型ＩｎＰ層
２０．２２、Ｎ一型１ｎＧａＡｓ層１２．１４、および
Ｎ型ＩｎＰ層８，１０がらなるＰＩＮ接合を有するＰＩ
Ｎフォトダイオード３２．３４が隣接して形成されてい
る． そしてこの第２の実施例による半導体装置も、上記第１
の実施例と同様にＰ型１ｎＰ基板５２とＰＩＮフォトダ
イオード３２．３４のＮ型ＩｎＰ層８，１０とからなる
ＰＮ接合を有するダイオードが形成され、このリーク電
流Ｉｔ．に対して逆方向となるダイオードにより、従来
例において数１０μＡ以上であったリーク電流Ｉｔ．を
１／１００以下に減少させることができる． 次に、第４図を用いて、本発明の第３の実施例による半
導体装置を説明する． 第４図は、本発明の第３の実飾例による半導体装置を示
す断面図である．第３図と同一の部分には同一の番号が
付されている． 第３の実施例は、第３図に示す第２の実施例におけるＰ
型ＩｎＰ基板５２裏面にレンズ加工を施したものである
．Ｐ型ＩｎＰ基板５２裏面に形成された集光用レンズ５
４．５６は、ＰＩＮフォトダイオード３２．３４のＮ一
型Ｉ ｎＧａＡｓ層１２，１４に対応する位置に設けら
れている，またＰ型ＩｎＰ層２０．２２表面には受光部
を設ける必要がなく、Ｐコンタクト電極５８．６０のみ
が形成されている．そしてこれらのＰコンタクト電［ｊ
２８，３０によってセラミック基板６２とのフリップチ
ップボンディングがなされるようになっている． なお、第４図においては、ＰＩＮフォトダイオード３２
のＰコンタクト電極２８とＰＩＮフォトダイオード３４
のＮコンタクト電１１ｉｉ ２ ６とを接続する金属配
線層３８やＳｉＮパッシベーション膜３６は、その図示
を省略している。
にもなり、このリーク電流ＩＬによってＰＩＮフォＩ・
ダイオード６６．６８の特性の劣化や信頼性の低下を招
き、光受信器としての性能の低下を引き起こすという問
題があった． そこで本発明は、ツイン型フォトダイオードにおけるリ
ーク電流の発生を防止し、素子特性を向上させ、信顆性
を向上させて、光受信器としての性能を向上させること
ができる半導体装置を提供することを目白勺とする． ［課題を解決するための手段］ 上記課Ｕは、半絶縁性基板と、前記半絶縁性基板表面に
設けられたＰ型領域と、前記Ｐ型領域上に形成され、Ｎ
型層が前記Ｐ型領域に接している第１のＰＩＮフォトダ
イオードと、前記半絶縁性基板上に形成され、Ｎ型層が
前記半絶縁性基板に接している第２のＰＩＮフォトダイ
オードと、前記第１のＰＩＮフォトダイオードのＰ型層
と前記第２のＰＩＮフォトダイオードのＮ型層とを接続
する配線層とを有することを特徴とする半導体装置によ
って達成される． また、上記課題は、Ｐ型基板と、前記Ｐ型基板上に形成
され、Ｎ型層が前記Ｐ型基板に接している第１のＰＩＮ
フォトダイオードと、前記Ｐ型基板上に形成され、Ｎ型
層が前記Ｐ型基板に接している第２のＰＩＮフォトダイ
オードと、前記第１のＰＩＮフォトダイオードのＰ型層
と前記第２のＰＩＮフォトダイオードのＮ型層とを接続
する配線層とを有することを特徴とする半導体装置によ
って達成される． さらにまた、上記装置において、前記Ｐ型基板裏面の前
記第１および第２のＰＩＮフォトダイオードに対応する
位置にレンズ加工が施されて集光用レンズが形成され、
前記第１および第２のＰＩＮフォトダイオードのＰ型層
上にボンディング用電極が形成されていることを特徴と
する半導体装置によって達成される． ［作 用］ 本発明は、第１および第２ののＰＩＮフォトダイオード
からなるツイン型フォトダイオードに逆バイアスが印加
される場合において、そのＮコンタクト電極に正の電圧
が印加される第１のＰＩＮフォトダイオードのＮ領域と
基板との間にＰ領域が設けられることにより、第１およ
び第２ののＰＩＮフォトダイオード間の基板中あるいは
基板表面を通るリーク電流に対して逆方向のＰＮ接合が
形成され、リークｔ流が流れることを阻止することがで
きる． ［実總例］ 以下、本発明を図示する実施例に基づいて具体的に説明
する． 第１図は本発明の第１の実施例による半導体装置を示す
断面図である． 例えばＳＩ（半絶縁性）ＩｎＰ基板２表面に、濃度１
０ ”〜１ ０ ”ｃ ｍ−’以上のＰ型ＩｎＰ層４．
６が隣り合う２か所に設けられている，これらのＰ型Ｉ
ｎＰ層４．６上に、それぞれ厚さ２μｍ、濃度１ ０
”ｃ ｍ−’のＮ型ＩｎＰ層８．１０、厚さ２．５μｍ
、濃度１０”ｃｍ−１のＮ一型１ ｎＧａＡｓ層１２，
１４、および厚さ１μｍ、濃度１０”ｃｍ−’のＮ型Ｉ
ｎＰ層１６．１８が、順に格子整合的に形成されている
． そしてＮ型ＩｎＰ層１６．１８の所定の場所には、高濃
度のＰ型ＩｎＰ層２０．２２が形成され、それぞれ下方
のＮ一型Ｉ ｎＧａＡｓ層１２．１４と接合している． また、Ｎ型ＩｎＰ層８．１０上にはそれぞれＮコンタク
ト電極２４．２６が形成され、Ｐ型ＩｎＰ層２０．２２
上にはそれぞれＰコンタクト電極２８．３０が形成され
ている．そしてＰ型１ｎＰ層２０．２２表面からＰコン
タクト電＠２Ｂ．３０部分を除いた受光部の受光径は、
フォトダイオード容量を低減するために、２０μｍφに
抑えられている． このようにしてＰ型１ｎＰ層２０．２２、Ｎ一型ＩｎＧ
ａＡｓ層１２，１４、およびＮ型ＩｎＰ層８．１０から
なるＰＩＮ接合を有するＰＩＮフォトダイオード３２．
３４が隣接して形成されている． そしてそのＮ型１ｎＰ層８，１０、Ｎ一型ＩｎＧａＡｓ
層１２．１４、Ｎ型ＩｎＰ層１６，１８、およびＰ型１
ｎＰ層２０．２２からなるメサ表面および２つのＰＩＮ
ダイオード３２．３４に挟まれたＩｎＰ基板２表面は、
ＳｉＮパッシベーション膜３６によって覆われている．
また、このＳｔＮバッシベーションＩＩＩ３６上に配線
された金属配線層３８によって、ＰＩＮフォトダイオー
ド３２のＰコンタクト電＠２８とＰＩＮフォトダイオー
ド３４のＮコンタクト電［！２６とが接続されている． さらにまた、ＩｎＰ基板２裏面には、例えばセラミック
基板にチップボンデイングするために、Ａｕ等からなる
メタライズ面４０が形成されている． なお、Ｐ型１ｎＰ層４．６の濃度が１０′５〜１ ０
”ｃ ｍ−’以上とされているが、この濃度より低すぎ
ると、Ｎ型ＩｎＰ層８．１０との間に有効なＰＮ接合が
形成されず、第１の実施例の効果を奏することができな
い．また他方、この濃度よりも高すぎると、Ｐ型ＩｎＰ
層４，６とＮ型ＩｎＰ層８，１０との間にブレイクダウ
ンが生じるおそれが出てくる．従って、ＰＩＮダイオー
ド３２．３４の印加電圧と同等以上のブレイクダウン耐
圧が取れる濃度を、Ｐ型１ｎＰ層４．６の濃度の上限と
する． また、Ｐ型ＩｎＰ層４．６は、必ずしも２つのＰＩＮフ
ォトダイオード３２．３４のＮ型ＩｎＰ層８，１０とＩ
ｎＰ基板２との間の両方に設ける必要はなく、ＰＩＮフ
ォトダイオード３２下方のＰ型１ｎＰ層４だけであって
もよい． 次に、第１図に示す半導体装置の製造方法を説明する． ＩｎＰ基板２表面の隣接した２か所に、Ｚｎ拡散または
Ｃｄ，Ｚｎ，Ｂｅ等のイオン注入によってＰ型ＩｎＰ層
４．６を選択的に形成する．そしてこれらのＰ型１ｎＰ
層４．６上およびＩｎＰ基板２上に、ＭＯＣＶＤ （有
機金属気相成長法）を用いて、順にＮ型ＩｎＰ層、Ｎ一
型Ｉ ｎＧａＡｓ層、およびＮ型ＩｎＰ層を格子整合的
に形成する．そしてＮ型ＩｎＰ層にＺｎ拡散を行なって
、高濃度のＰ型ＩｎＰ層２０．２２を形成し、それぞれ
Ｎ一型１ ｎＧａＡｓ層と接合するようにする．次いで
、Ｎ型１ｎＰ層、Ｎ−型１ ｎＧａＡｓ層、およびＮ型
ＩｎＰ層のメサエッチングを行なって２つに分離し、Ｎ
型ＩｎＰ層８、Ｎ一型Ｉ ｎＧａＡｓ層１２、Ｎ型Ｉｎ
Ｐ層１６、およびＰ型ＩｎＰ層２０からなるＰＩＮ楕遣
と、Ｎ型ＩｎＰ層１０、Ｎ一型１ ｎＧａＡｓ層１４、
Ｎ型ＩｎＰ層１８、およびＰ型ＩｎＰ層２２からなるＰ
ＩＮ構遣とを、それぞれＰ型ＩｎＰ層４．６上に形成す
る．次いで、Ｎ一型１ ｎＧａＡｓ層１２．１４および
Ｎ型ＩｎＰ層１６．１８のメサエッチングを行なってＮ
型ＩｎＰ層８．１０の一部を露出させ、コンタクト電極
を形成するための露出面を形成する． 次いで、全面にＳｉＮパッシベーション膜３６を堆積さ
せ、Ｎ型ＩｎＰ層８．１０、Ｎ一型ＩｎＧａＡｓ層１２
，１４、Ｎ型ＩｎＰ層１６，１８、およびＰ型ＩｎＰ層
２０．２２からなるメサ表面および２つのＰＩＮ構造に
挟まれたＩｎＰ基板２表面を覆う．そしてリングラフィ
技術を用いて、所定の場所にコンタクトホールを開口し
た後、Ｎ型ＩｎＰ層８．１０上およびＰ型ＩｎＰ層２０
，２２上に、それぞれＡｕＧｅからなるＮコンタクト電
極２４．２６およびＡｕＺｎからなるＰコンタクト電極
２８．３０を形成する． 次いで、ＰＩＮフォトダイオード３２のＰコンタクト電
極２８とＰＩＮフォトダイオード３４のＮコンタクト電
ｆｆｉ２６とを接続する金属配線層３８を、ＳｉＮバッ
シベーション膜３６上に形成する． また、ＩｎＰ基板２裏面には、例えばセラミック基板に
チップボンディングするために、Ａｕ等からなるメタラ
イズ面４０を形成する．次に、第２図を用いて、動作を
説明する．第２図は、第１図に示す半導体装置の等価回
路図である． ２つのＰＩＮフォトダイオード３２．３４は、直列に接
続され、その接続点から出力端子４２が引き出されてい
る．また、ＰＩＮフォトダイオード３２のＮコンタクト
電極２４およびＰＩＮフォトダイオード３４のＰコンタ
クトｉｆｆ！３０は、それぞれ端子４２．４４に接、続
されている．そしてこれらの直列に接続されたＰＩＮフ
ォトダイオード３２．３４においても、従来例と同様に
、ＩｎＰ基板２中の欠陥等によるリーク経路およびＳｉ
ＮパッシベーションＭ３６との界面におけるＩｎＰ基板
２表面のリーク経路が考えられるが、ＰＩＮフォトダイ
オード３２．３４のＮ型ＩｎＰ層８，１０とＩｎＰ基板
２との間にそれぞれＰ型ＩｎＰ層４．６が設けられてい
るため、第２図に示されるように、Ｐ型ＩｎＰ層４，６
とＮ型ＩｎＰ層８．１０とからなるＰＮ接合を有するダ
イオード４８．５０が形成されている．なお、ダイオー
ド４８．５０間の抵抗Ｒは、ＩｎＰ基板２中のリーク経
路およびＩｎＰ基板２表面のリーク経路の抵抗である． 従って、ＰＩＮダイオード３２．３４が逆バイアスにな
るように両端子４２．４４間に所定の電圧を印加しても
、ＰＩＮダイオード３２のＮコンタクト電極２４からＩ
ｎＰ基板２中のあるいはＩｎＰ基板２表面のリーク経路
を通ってＰＩＮダイオード３４のＮコンタクトｔ［！２
６すなわち出力端子４０に向かうリーク電流エしは、逆
方向となるダイオード４８によって阻止される．このよ
うに第１の実施例によれば、直列に接続された２つのＰ
ＩＮフォトダイオード３２．３４のＮ型ＩｎＰ層８，１
０とＩｎＰ基板２との間にそれぞれＰ型ＩｎＰ層４．６
を設けることにより、ＩｎＰ基板２中のあるいはＩｎＰ
基板２表面のリーク経路を通って流れるリーク電流ＩＬ
に対して逆方向となるダイオード４８が形成され、従来
例において数１０μＡ以上であったリーク電流■しを１
／１００以下に減少させることができた．次に、第３図
を用いて、本発明の第２の実施例による半導体装置を説
明する． 第３図は、本発明の第２の実施例による半導体装置を示
す断面図である． 第２の実施例は、第１図に示す第１の実施例におけるＳ
Ｉ（半絶縁性）ＩｎＰ基板２の代わりに、濃度１ ０
”〜１ ０ １６ｃ ｍ−’以上のＰ型１ｎＰ基板５２
を用い、Ｐ型ＩｎＰ層４，６を取り除いているものであ
る．従って、Ｐ型１ｎＰ基板５２上に直接に、第１図と
同一の部分には同一の番号が付されたＮ型ＩｎＰ層８．
１０、Ｎ一型Ｉ ｎＧａＡｓ層１２，１４、Ｎ型ＩｎＰ
層１６．１８Ｐ型ＩｎＰ層２０．２２、Ｎコンタクトｔ
極２４，２６、Ｐコンタクト電極２８，３０、ＳｉＮバ
ッシベーションＷＡ３６、金属配線層３８がそれぞれ形
成されている． なお、第１図に示す第１の実施例におけるメタライズ面
４０は、設けられていない． このようにしてＰ型ＩｎＰ基板５２上に、Ｐ型ＩｎＰ層
２０．２２、Ｎ一型１ｎＧａＡｓ層１２．１４、および
Ｎ型ＩｎＰ層８，１０がらなるＰＩＮ接合を有するＰＩ
Ｎフォトダイオード３２．３４が隣接して形成されてい
る． そしてこの第２の実施例による半導体装置も、上記第１
の実施例と同様にＰ型１ｎＰ基板５２とＰＩＮフォトダ
イオード３２．３４のＮ型ＩｎＰ層８，１０とからなる
ＰＮ接合を有するダイオードが形成され、このリーク電
流Ｉｔ．に対して逆方向となるダイオードにより、従来
例において数１０μＡ以上であったリーク電流Ｉｔ．を
１／１００以下に減少させることができる． 次に、第４図を用いて、本発明の第３の実施例による半
導体装置を説明する． 第４図は、本発明の第３の実飾例による半導体装置を示
す断面図である．第３図と同一の部分には同一の番号が
付されている． 第３の実施例は、第３図に示す第２の実施例におけるＰ
型ＩｎＰ基板５２裏面にレンズ加工を施したものである
．Ｐ型ＩｎＰ基板５２裏面に形成された集光用レンズ５
４．５６は、ＰＩＮフォトダイオード３２．３４のＮ一
型Ｉ ｎＧａＡｓ層１２，１４に対応する位置に設けら
れている，またＰ型ＩｎＰ層２０．２２表面には受光部
を設ける必要がなく、Ｐコンタクト電極５８．６０のみ
が形成されている．そしてこれらのＰコンタクト電［ｊ
２８，３０によってセラミック基板６２とのフリップチ
ップボンディングがなされるようになっている． なお、第４図においては、ＰＩＮフォトダイオード３２
のＰコンタクト電極２８とＰＩＮフォトダイオード３４
のＮコンタクト電１１ｉｉ ２ ６とを接続する金属配
線層３８やＳｉＮパッシベーション膜３６は、その図示
を省略している。
この第３の実施例による半導体装置は、リーク電流Ｉｔ
．の低減については、上記第２の実施例と全く同様な構
造であり、全く同様な効果を奏することができる． そして第３の実施例は、集光用レンズによって光学的な
メリットを有し、そ，の分だけＰＩＮフォトダイオード
３２．３４のサイズを小さくし、従って容量を小さくす
ることができる．さらにまた、上記第２の実施例の基板
がＰ型１ｎＰであることから直接にセラミック基板にボ
ンディングする場台には寄生容量が増大ずるという問題
点を、Ｐ型ＩｎＰ基板５２を宙に浮かして、電気的な浮
遊点とすることによって解決することができる．次に、
第５図を用いて、本発明の第４の実施例による半導体装
置を説明する． 第５図は、本発明の第４の実施例による半導体装置を示
す断面図である．第４図と同一の部分には同一の番号が
付されている． 第４の実施例は、第１図の半導体装置のメタライズ面４
０を取り除いたものを用い、ざらに第４図に示されるよ
うにＩｎＰ基板２裏面にレンズ加工を施して集光用レン
ズ６４．６６を形成し、Ｐコンタクト電極６８．７０に
よってセラミック基板６２とフリップチップボンディン
グされるようにしたものである． この第４の実施例による半導体装置は、リーク電流ＩＬ
．の低減または集光用レンズによる光学的なメリットに
ついては、上記第３の実施例と全く同様な構造であり、
全く同様な効果を奏することができる． ［発明の効果］ 以上のように本発明によれば、ツイン型ＰＩＮフォトダ
イオードのＮ型層下に、Ｐ型領域またはＰ型基板を設け
ることにより、ツイン型ＰＩＮフォトダイオード間のリ
ーク電流の経路にそのリーク電流に対して逆方向となる
ダイオードを形成し、リーク電流の発生を防止すること
ができる．これにより、ツイン型ＰＩＮフォトダイオー
ドの特性および信頼性の向上させて、光受信器としての
性能を向上させることができる．
．の低減については、上記第２の実施例と全く同様な構
造であり、全く同様な効果を奏することができる． そして第３の実施例は、集光用レンズによって光学的な
メリットを有し、そ，の分だけＰＩＮフォトダイオード
３２．３４のサイズを小さくし、従って容量を小さくす
ることができる．さらにまた、上記第２の実施例の基板
がＰ型１ｎＰであることから直接にセラミック基板にボ
ンディングする場台には寄生容量が増大ずるという問題
点を、Ｐ型ＩｎＰ基板５２を宙に浮かして、電気的な浮
遊点とすることによって解決することができる．次に、
第５図を用いて、本発明の第４の実施例による半導体装
置を説明する． 第５図は、本発明の第４の実施例による半導体装置を示
す断面図である．第４図と同一の部分には同一の番号が
付されている． 第４の実施例は、第１図の半導体装置のメタライズ面４
０を取り除いたものを用い、ざらに第４図に示されるよ
うにＩｎＰ基板２裏面にレンズ加工を施して集光用レン
ズ６４．６６を形成し、Ｐコンタクト電極６８．７０に
よってセラミック基板６２とフリップチップボンディン
グされるようにしたものである． この第４の実施例による半導体装置は、リーク電流ＩＬ
．の低減または集光用レンズによる光学的なメリットに
ついては、上記第３の実施例と全く同様な構造であり、
全く同様な効果を奏することができる． ［発明の効果］ 以上のように本発明によれば、ツイン型ＰＩＮフォトダ
イオードのＮ型層下に、Ｐ型領域またはＰ型基板を設け
ることにより、ツイン型ＰＩＮフォトダイオード間のリ
ーク電流の経路にそのリーク電流に対して逆方向となる
ダイオードを形成し、リーク電流の発生を防止すること
ができる．これにより、ツイン型ＰＩＮフォトダイオー
ドの特性および信頼性の向上させて、光受信器としての
性能を向上させることができる．
第１図は本発明の第１の実施例による半導体装置を示す
断面図、 第２図は第１図の半導体装置の等価回路図、第３図は本
発明の第２の実施例による半導体装置を示す断面図、 第４図は本発明の第３の実施例による半導体装置を示す
断面図、 第５図は本発明の第４の実施例による半導体装置を示す
断面図、 第６図乃至第８図はそれぞれ従来の半導体装置を説明す
るための図である． 図において、 ２・・・・・・ＩｎＰ基板、 ４，６・・・・・・Ｐ型ＩｎＰ層、 ８ ． １ ０−−−・−Ｎ型ＩｎＰ層、１ ２ ．
１ ４ ・＝−Ｎ一型１ ｎＧａＡｓ層、１ ６ ．
１ ８＝・＝−Ｎ型ＩｎＰ層、２ ０ ． ２ ２−．
．．．Ｐ型ＩｎＰ層、２４．２６，１００，１０２・・
・・・・Ｎコンタクト電極、 ２８，３０．５８，６０，９６．９８・・・・・・Ｐコ
ンタクト電極、 ３２．３４，６６．６８・・・・・・ＰＩＮフォトダイ
オード、 ３６・・・・・・ＳｉＮパッシベーション膜、３８．１
０４・・・・・・金属配線層、４０・・・・・・メタラ
イズ面、 ４２，４４．４６・・・・・・端子、 ４８．５０・・・・・・ダイオード、 ５２・・・・・・Ｐ型ＩｎＰ基板、 ５４，５６，６４．６６ ６２・・・・・・セラミック基板 ７０・・・・・・アンプ、 ７２・・・・・・光ファイバ、 ７４・・・・・・方向性結合器、 ７６・・・・・・ＳＩ基板、 ７８．８０・・・・・・Ｐ型層、 ８２．８４・・・・・・Ｉ型層、 ８６，８８，９０．９２・・・・・・Ｎ型層、９４・・
・・・・パッシベーション膜．・・・・・集光用レンズ
、 第１図 第１図の牛導体表置の＠価回路図 第２図 ５２：Ｐ型′ｈＬＰ暴坂 本発明の第２の夫廁例による半２１！停茨置を示す断面
図第３図 ６６．６８ ： ＰＩＮフォトグイオ一ド７０：アンフ
゛ ７２：光ファイバ ７４：万同任結合器 従来の半導体茨置を説明ずるための図 銚６図 第７図 従来の半導感置を説明５ろための図 第８図
断面図、 第２図は第１図の半導体装置の等価回路図、第３図は本
発明の第２の実施例による半導体装置を示す断面図、 第４図は本発明の第３の実施例による半導体装置を示す
断面図、 第５図は本発明の第４の実施例による半導体装置を示す
断面図、 第６図乃至第８図はそれぞれ従来の半導体装置を説明す
るための図である． 図において、 ２・・・・・・ＩｎＰ基板、 ４，６・・・・・・Ｐ型ＩｎＰ層、 ８ ． １ ０−−−・−Ｎ型ＩｎＰ層、１ ２ ．
１ ４ ・＝−Ｎ一型１ ｎＧａＡｓ層、１ ６ ．
１ ８＝・＝−Ｎ型ＩｎＰ層、２ ０ ． ２ ２−．
．．．Ｐ型ＩｎＰ層、２４．２６，１００，１０２・・
・・・・Ｎコンタクト電極、 ２８，３０．５８，６０，９６．９８・・・・・・Ｐコ
ンタクト電極、 ３２．３４，６６．６８・・・・・・ＰＩＮフォトダイ
オード、 ３６・・・・・・ＳｉＮパッシベーション膜、３８．１
０４・・・・・・金属配線層、４０・・・・・・メタラ
イズ面、 ４２，４４．４６・・・・・・端子、 ４８．５０・・・・・・ダイオード、 ５２・・・・・・Ｐ型ＩｎＰ基板、 ５４，５６，６４．６６ ６２・・・・・・セラミック基板 ７０・・・・・・アンプ、 ７２・・・・・・光ファイバ、 ７４・・・・・・方向性結合器、 ７６・・・・・・ＳＩ基板、 ７８．８０・・・・・・Ｐ型層、 ８２．８４・・・・・・Ｉ型層、 ８６，８８，９０．９２・・・・・・Ｎ型層、９４・・
・・・・パッシベーション膜．・・・・・集光用レンズ
、 第１図 第１図の牛導体表置の＠価回路図 第２図 ５２：Ｐ型′ｈＬＰ暴坂 本発明の第２の夫廁例による半２１！停茨置を示す断面
図第３図 ６６．６８ ： ＰＩＮフォトグイオ一ド７０：アンフ
゛ ７２：光ファイバ ７４：万同任結合器 従来の半導体茨置を説明ずるための図 銚６図 第７図 従来の半導感置を説明５ろための図 第８図
Claims (1)
- 【特許請求の範囲】 １、半絶縁性基板と、 前記半絶縁性基板表面に設けられたＰ型領域と、前記Ｐ
型領域上に形成され、Ｎ型層が前記Ｐ型領域に接してい
る第１のＰＩＮフォトダイオードと、 前記半絶縁性基板上に形成され、Ｎ型層が前記半絶縁性
基板に接している第２のＰＩＮフォトダイオードと、 前記第１のＰＩＮフォトダイオードのＰ型層と前記第２
のＰＩＮフォトダイオードのＮ型層とを接続する配線層
と を有することを特徴とする半導体装置。 ２、Ｐ型基板と、 前記Ｐ型基板上に形成され、Ｎ型層が前記Ｐ型基板に接
している第１のＰＩＮフォトダイオードと、 前記Ｐ型基板上に形成され、Ｎ型層が前記Ｐ型基板に接
している第２のＰＩＮフォトダイオードと、 前記第１のＰＩＮフォトダイオードのＰ型層と前記第２
のＰＩＮフォトダイオードのＮ型層とを接続する配線層
と を有することを特徴とする半導体装置。 ３、請求項２記載の装置において、前記Ｐ型基板裏面の
前記第１および第２のＰＩＮフォトダイオードに対応す
る位置にレンズ加工が施されて集光用レンズが形成され
、前記第１および第２のＰＩＮフォトダイオードのＰ型
層上にボンディング用電極が形成されていることを特徴
とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061544A JPH02239674A (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
| EP90302690A EP0388161B1 (en) | 1989-03-14 | 1990-03-14 | Semiconductor device having pin photodiodes |
| DE69013190T DE69013190T2 (de) | 1989-03-14 | 1990-03-14 | Halbleitereinrichtung mit pin-Photodiode. |
| US07/989,877 US5252852A (en) | 1989-03-14 | 1992-12-11 | Semiconductor device having flip chip bonding pads matched with pin photodiodes in a symmetrical layout configuration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061544A JPH02239674A (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02239674A true JPH02239674A (ja) | 1990-09-21 |
Family
ID=13174169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061544A Pending JPH02239674A (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02239674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187508A (ja) * | 2010-03-04 | 2011-09-22 | Sumitomo Electric Ind Ltd | 光レシーバ装置 |
| US8766390B2 (en) | 2011-06-10 | 2014-07-01 | Fujitsu Limited | Light-receiving device, light receiver using same, and method of fabricating light-receiving device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254474A (ja) * | 1986-04-18 | 1987-11-06 | イ−ストマン コダック カンパニ− | 微小凸レンズ状ピクセルをもつ感光性デバイス |
| JPS63304664A (ja) * | 1987-06-03 | 1988-12-12 | Fujitsu Ltd | 集積型受光装置 |
-
1989
- 1989-03-14 JP JP1061544A patent/JPH02239674A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254474A (ja) * | 1986-04-18 | 1987-11-06 | イ−ストマン コダック カンパニ− | 微小凸レンズ状ピクセルをもつ感光性デバイス |
| JPS63304664A (ja) * | 1987-06-03 | 1988-12-12 | Fujitsu Ltd | 集積型受光装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187508A (ja) * | 2010-03-04 | 2011-09-22 | Sumitomo Electric Ind Ltd | 光レシーバ装置 |
| US9163982B2 (en) | 2010-03-04 | 2015-10-20 | Sumitomo Electric Industries, Ltd. | Optical receiver device |
| US8766390B2 (en) | 2011-06-10 | 2014-07-01 | Fujitsu Limited | Light-receiving device, light receiver using same, and method of fabricating light-receiving device |
| US9243952B2 (en) | 2011-06-10 | 2016-01-26 | Fujitsu Limited | Light-receiving device, light receiver using same, and method of fabricating light-receiving device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7479401B2 (en) | Front side illuminated photodiode with backside bump | |
| US5252852A (en) | Semiconductor device having flip chip bonding pads matched with pin photodiodes in a symmetrical layout configuration | |
| JP5842393B2 (ja) | 受光デバイス、これを用いた光受信機、及び受光デバイスの製造方法 | |
| CN113167637A (zh) | 光检测装置 | |
| US6049638A (en) | Photodetector module | |
| JP4291521B2 (ja) | 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置 | |
| US5357121A (en) | Optoelectronic integrated circuit | |
| Wada et al. | Monolithic four-channel photodiode/amplifier receiver array integrated on a GaAs substrate | |
| US7224910B2 (en) | Direct attach optical receiver module and method of testing | |
| JP2000036615A (ja) | 受光素子及び受光素子モジュール | |
| US10514516B2 (en) | Semiconductor optical device monolithically integrating optical waveguides with photodiodes having a shared bias pad and apparatus implementing the same | |
| US4314858A (en) | Method of making a fully integrated monolithic optical receiver | |
| JP4220058B2 (ja) | 半導体位置検出器 | |
| CN109844963B (zh) | 背面入射型受光元件及光模块 | |
| EP0388161B1 (en) | Semiconductor device having pin photodiodes | |
| CN118156353A (zh) | 光电探测器及其制备方法 | |
| JP3008571B2 (ja) | 受光装置 | |
| JP3960031B2 (ja) | 光受信モジュール | |
| JPH09223816A (ja) | 半導体受光素子 | |
| JP3794606B2 (ja) | 受光素子用接合容量 | |
| JP2000269537A (ja) | 半導体受光装置 | |
| KR100243411B1 (ko) | 반도체 레이저와 광검출기가 단일칩 집적된 양방향 광소자 구조및 제조 방법 | |
| JP3141368B2 (ja) | 受光素子および光電子集積回路 | |
| JP2707147B2 (ja) | 半導体装置 | |
| JPH02241066A (ja) | 半導体光検出素子 |