JPH02240711A - 周波数変更方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロプロセッサの制御により、異なる応
用に対して異なるタイミング・クロック周波数を必要と
するシステムに関する。

［従来技術］ そのような装置においては、回路の最初のパワーアップ
前にジャンパで正しいクロックをマイクロプロセッサに
接続しなければならない。その後、クロック周波数を変
更したい場合、回路の電源を切り、希望する周波数から
マイクロプロセッサに接続するようジャンパを変えれば
よい。

〔発明が解決しようとする問題点〕

しかしながら、周波数を変えようとする場合、そのよう
な手動処理をするのははなはだ面倒である。従って、回
路の動作を止めずに周波数を自動的に変更できれば非常
に有益であるということは明らかである。

〔問題点を解決するための手段〕

この発明は、回路動作を中断することなく、ソフトウェ
アの制御により周波数を変更する手段を提供するもので
ある。

この発明は、下記のようにして上記の欠点を解決した。

すなわち、この発明によると、それは２つの周波数の一
方をマイクロプロセッサに供給する周波数制御装置であ
って、第１の周波数を有する信号を発生することができ
る第１の周波数発生手段と、第２の周波数を有する信号
を発生することができる第２の周波数発生手段と、前記
第１の周波数か又は前記第２の周波数の信号が選択的に
供給されるマイクロプロセッサと、前記第１の周波数発
生手段か又は前記第２の周波数発生手段のどちらかの信
号を前記マイクロプロセッサに選択的にゲートするロジ
ック回路手段と、前記マイクロプロセッサの出力に接続
された第１の入力を有し、前記ロジック回路手段を制御
するフリップ・フロップ手段と、前記フリップ・フロッ
プ手段の第２の入力に接続され、前記マイクロプロセッ
サによって制御されるアドレス・デコーダ手段と、前記
マイクロプロセッサに接続され、制御のため該マイクロ
プロセッサにデータを供給するメモリー手段と、前記マ
イクロプロセッサをリセットするためそこに接続され、
前記アドレス・デコーダ手段によって制御されるリセッ
ト手段とを含む周波数制御装置を提供する。

この発明の第２の実施例によると、それはマイクロプロ
セッサ・メモリーのデータ・パターンが２つの周波数の
うち第１の周波数に対応する第１の基準パターンに等し
いかどうか決定し、前記パターンが同一の場合前記ロジ
ック手段を制御して前記２つの周波数のうちの第１の周
波数を前記第１の周波数発生手段から前記マイクロプロ
セッサに供給させ、前記パターンが同一でない場合、前
記マイクロプロセッサ・メモリーのデータ・パターンが
前記２つの周波数のうちの第２の周波数に対する第２の
基準パターンに等しいかどうか決定し、前記データ・パ
ターンと前記第２の基準パターンとが等しい場合前記２
つの周波数のうちの第２の周波数が前記第２の周波数発
生手段から前記マイクロプロセッサに供給されるよう前
記ロジック手段を制御し、前記データ・パターンと前記
第２の基準パターンとが等しくない場合、前記２つの周
波数のうちのどちらが必要かを決定し、前記２つの周波
数のうちの１つに対する基準パターンを前記マイクロプ
ロセッサ・メモリー手段に書込み、前記マイクロプロセ
ッサをリセットし、前記マイクロプロセッサ・メモリー
に書込まれたデータ・パターンが前記第１の基準パター
ンに等しいかどうかについて決定し、前記工程ｂ、ｃ及
びｄを反復して前記必要な周波数が変化するまで該必要
な周波数を前記マイクロプロセッサに供給する各工程を
含む周波数供給方法を提供する。

従って、この発明の目的は周波数を変更する新しい装置
を提供することである。

この発明の他の目的は周波数を変更する新しい方法を提
供することである。

この発明の他の目的は新たなマイクロプロセッサ制御自
動周波数変更回路を提供することである。

〔実施例〕

第１図において、この発明の周波数変更方法及び装置は
多数の異なる応用に使用することができる。その応用の
１つはデータ処理システムの各種装置のテストに使用す
ることができるテスト装置である。システムの各装置を
異なる製造元から購入して希望するよう正しく組立てる
ということが普通である。例えば、１つのシステムに使
用される第１のタイプの業務用端末機を１つの製造者か
ら買い、第２のタイプの業務用端末機を第２の製造者か
ら買うことがあるかもしれない。これら２つの端末機は
異なる周波数で動作するかもしれない。

それらをシステムに組立てた場合、そのシステムの各装
置が正しく動作するかどうかテストする必要がある。勿
論、このテストは不便さとそれにかかる費用の面からテ
スト装置１つで行うことが望ましい。システムの各装置
は必要なテストのために異なる周波数を要求するだろう
から、そのテスト装置が各テストされる装置が要求する
複数の周波数を供給できれば有益である。

第１図のテスト装置１０は通路１２．１４を介してテス
ト中のユニット１６に接続される。テスト装置ＩＯはキ
ーボード１８．デイスプレィ２０゜マイクロプロセッサ
２２．メモリー２４及び適当なロジック回路２６を含む
かもしれない。

第２Ａ図、第２Ｂ図及び第２Ｃ図は第２図に示すように
接続されてテスト装置ｌＯの各要素からなる回路を構成
し、希望する複数の周波数を供給することができ、その
１つを変更することかできる。それら要素の中にはＩｎ
ｔｅｌ　Ｃｏｒｐｏｒａｔｉｏｎ製の８０Ｃ３１型マイ
クロプロセツサ３０を含む。マイクロプロセッサの位ｍ
ｐｏ、ｏ〜Ｐ　Ｏ，７はデータ・アドレス・バス３２を
介してＴｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ製のアドレ
ス・ラッチ（７４８Ｃ３７３型）３４の位置ＤＩ−Ｄ８
に接続され、Ｉｎｔｅｌ　Ｃｏｒｐｏｒａｔｉｏｎ製の
タイプ１２７６４読出専用メモリー（ＲＯＭ）３６のよ
うなメモリーの位置００〜０７に接続される。アドレス
・ラッチ３４はＲＯＭ３６のためのアドレスの最下位８
ビツトを保持する。これらビットはマイクロプロセッサ
３０の第１のサイクルで記憶され、次のサイクルでマイ
クロプロセッサ３Ｇの位置Ｐ２．０〜Ｐ２．４から供給
される残りのアドレス・ビットと組合わされる。マイク
ロプロセッサ３０の位置ＡＬＥは導体３３によりアドレ
ス拳ラッチ３４の位置ＣＥＮに接続される。マイクロプ
ロセッサ３０の位置ＰＳＥＮは導体３５によりＲＯＭ３
６の位置ＯＥに接続される。アドレス・ラッチ３４の位
置Ｑｌ−Ｑ８はＲＯＭ３６のアドレス位置ＡＯ〜Ａ７に
接続され、マイクロプロセッサ３０の位置Ｐ２．０〜Ｐ
２．４はアドレス・バス３８によってＲＯＭ３６の位置
Ａ８〜Ａ１２に接続される。ＲＯＭ３６の位置００〜０
７はデータ・アドレス・バス３２を介してマイクロプロ
セッサ３０の位置ＰＯ００〜Ｐ　Ｏ，７に接続される。

マイクロプロセッサ３０の位置Ｐ２．４〜Ｐ２．７はＴ
ｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ製のタイプ７４ＬＳ
１３８とアドレス・デコーダ４０の位置Ａ、Ｂ、Ｃ，及
びＧｌに対しアドレス・バス３８で接続される。

マイクロプロセッサ３０の位置Ｐ３．７は導体３７によ
りアドレス・デコーダ４０の位置Ｇ２Ａに接続される。

テスト装置から供給する２つの基本周波数はこの実施例
では２つの水晶発振器Ｘ１．Ｘ２　（第２Ａ図）から発
生する。この発振器Ｘｔは１４．７４５６ＭＨｚを発振
し、ｘ２は１２．　ＯＯＯＭＨｚを発振する。勿論、希
望により他の異なる発振器を使用してもよく、別の周波
数でもよい。

各発振器Ｘ１．Ｘ２は電源Ｌｃとピン７を介して接地と
に接続される。発振器ＸＩの他端はＴｅｘａｓ　Ｉｎ５
ｔｒｕａ＋ｅｎｔｓ製のタイプ７４ＨＣＯ２のノア・ゲ
ート４８の一方の入力に接続される。同様に、発振器Ｘ
２の他端はタイプ７４８ＣＯ２のノア・ゲート４６の一
方の入力に接続される。ノア儂ゲート４６．４８の出力
は同じくタイプ７４ＨＣＯ２の２人カノアーゲート５０
の夫々の入力に接続される。ノア・ゲート５０の出力は
マイクロプロセッサ３０のＸＴＡＬ　１に接続される。

ノア・ゲート４６．４８の他方の入力は夫々Ｔｅｘａｓ
　Ｉｎｓｔｒｕｍｅｎｔｓ製のタイプ７４ＨＣ７４のＦ
／Ｆ５２のＱ及びＱ′比出力接続される。Ｆ／Ｆ５２の
ＰＲＥ及びＣＬＲ入力はノード５４，５６を介して電源
Ｖ−に接続される。そのＦ／Ｆのクロック入力はノード
５７　、４，７００オーム抵抗５８及びノード５４を介
して電源ｖｅ。に接続され、又ノード５７及び導体６０
を介、してノード８２に接続され、そこからタイプ７４
ＨＣＯ２のノア・ゲート８０の一方の入力に接続される
。ノード８２は導体６０を介してＴｅｘａｓ　Ｉｎｓｔ
ｒｕｍｅｎｔｓ製のタイプ７４０６のインバータ６２（
第２Ｃ図）の出力に接続され、その入力はアドレス・デ
コーダ４０の位置Ｙ３に接続される。Ｆ／Ｆ　５２のＤ
入力は導体５３を介してマイクロプロセッサ３０の出力
位置Ｐ　１．０に接続される。

ノア・ゲート８０の第２の入力は導体６６を介してノー
ド６８に接続され、キャパシタ７０は１０μＦであって
、電源Ｖｃｔに接続されているノード５６とノード６８
との間に接続される。ダイオード７６は導体６６におい
て、ノード７４をノード７８に接続する。

ノード７８はタイプ７４８ＣＯ２のノア・ゲート８０の
一方の入力に接続される。ノア・ゲート８０の他方の入
力は導体６０のノード８２を介してインバータ６２（第
２Ｃ図）の出力に接続される。ノア・ゲート８０の出力
は単安定マルチバイブレークに接続されたＴｅｘａｓ　
Ｉｎｓｔｒｕｍｅｎｔｓ製のタイプＬＭ５５５のタイマ
８４のＴＲ入力に接続される。タイマ８４のＣｖ大入力
０．０１μＦキヤパシタ８６を介して接地に接続される
。タイマ８４のＲ入力はノード８８を介して電源Ｖｃｃ
に接続される。ノード８８からの通路は１ＭΩ抵抗９０
゜２つのノード９２，９４及び０．０４７μＦキヤパシ
タ９６を介して接地に接続される。特に、ノード９２．
９４はタイマ８４のＤＩＳ及びＴＨＲ位置に接続される
。タイマ８４のＱ出力は導体９８を介してマイクロプロ
セッサ３０のリセット位置Ｒ３Ｔに接続される。

第２Ａ図、第２Ｂ図及び第２Ｃ図の回路のその他の接続
は図に示しであるのでそれで十分であり、説明を要しな
い。

第２Ａ〜２０図の回路の動作を次に説明する。

回路パワーアップのときには、Ｆ／Ｆ　５２の出力はラ
ンダムである。Ｆ／Ｆ　５２のＱ出力及び対応するノア
・ゲート４６の入力が“ハイ”　（＋　５　Ｖ）である
と、発振器Ｘ２はノア・ゲート４６の出力が“ロー　レ
ベル（Ｏｖ）と思われるからディセーブルされる。Ｆ／
Ｆ　５２のＱ′比出力対応するノア・ゲート４８の入力
とは“ロー”レベルである。ノア・ゲート４８の前記入
力は“ロー”レベルであるから、発振器Ｘ１は可能化さ
れ、その発振器からの信号はノア−ゲート５０を介して
マイクロプロセッサ３０のＸＴＡＬ　１に供給される。

Ｆ／Ｆ５２の出力レベルがパワーアップ時に逆になった
とすると、発振器Ｘ２が可能化され、発振器Ｘｌがディ
セーブルされる。

同じパワーアップ・シーケンスにおいて、ノード７８に
説明されているツアーゲート８０の入力には、抵抗７２
及びキャパシタ７０の時定数の故に“ハイ”レベルが供
給される。その値において約１００ミリ秒経過したとき
、ノア・ゲート８０の前記入力における電圧レベルは０
″Ｖに落ちる。しかし、ゲート８０の前記入力が“ハイ
”レベルのときは、その出力は“ロー”レベルである。

この“ロー”レベル信号はタイマ８４のＴＲ位置に供給
され、抵抗９０及びキャパシタ９６のＲＣ時定数（その
値では約５０ミリ秒）によって定まる時間だけ前記タイ
マのＱ出力を“ハイ”レベルにし、その後“ロー”レベ
ルに戻る。この“ハイ”レベル・パルスは導体９８を介
してマイクロプロセッサ３０のＲＳＴ位置に供給され、
マイクロプロセッサ３０をリセットする。

又、パワーアップのときに、アドレス・デコーダ４０の
Ｙ３位置（ビン１２）は“ハイ”レベルである。この信
号はインバータ６２で反転され、導体６０及びノード８
２を介してノア・ゲート８０に供給され、ノード５７を
介してＦ／Ｆ　５２のＣＬＫ入力に供給されてそのレベ
ルを“ローレベルに保持する。

マイクロプロセッサ３０の最初のパワーアップのときに
ランダム・アクセス・メモリー（ＲＡＭ）にはランダム
・データが書込まれる。マイクロプロセッサ３０のＲ３
Ｔ位置に対するパワーアップ・リセット・パルスが終了
したとき、ＲＯＭ３６に記憶されているファームウェア
・プログラムは、まず、発振器ＸＩ、Ｘ２によって発生
した使用可能な周波数を表わす特別バイト・パターンを
マイクロプロセッサ３０のＲＡＭの内容とチエツクする
ルーチンをシステムに実行させる。

このルーチン又はプログラム１０８（第３図）はスター
ト状態（ブロック１１０）から開始する。

まず、マイクロプロセッサ３０の内部ＲＡＭの内容はＲ
ＯＭ３６に記憶されている発振器ＸＩに対応するバイト
・パターンｌ１ｈｌと一致するかチエツクされ、一致か
どうか決定される（決定ブロック１１４）。この時点に
おけるＲＡＭのデータはランダムであるから（ユニット
の最初のパワーアップ故）自己リセット又はテストは行
わず、処理は通路ｌ１６を介してブロック１１８に行き
、内部ＲＡＭの内容が発振器Ｘ２に対応するＲＯＭ３８
のバイト・パターン患２と一致するかチエツクされ、ブ
ロック１２０で一致かどうか決定される。

ここでも、この時点においてはＲＡＭのデータはランダ
ムであるからテストは行われず、処理は通路１２２を介
してブロック１２４に行き、そのテスト動作において発
振器ＸＩ、Ｘ２のどちらの周波数が必要かが決定される
。

ブロック２４で行われる希望する周波数の決定は色々な
方法で行うことができる。例えば、これはテスト・プロ
グラム全体によりシステムの各要素で行うことができ、
又はテスト装置ｌＯのスクリーンに表われた“デイスプ
レィの助言”に応答してオペレータを介して行うことも
できる。このような“デイスプレィの助言”は、テスト
されている端末機が“Ａブランド”であればキーボード
１８のキー“θ″を押し、それが”Ｂブランド”であれ
ばキー“ｌ”を押すというようにオペレータを指示する
メツセージをスクリーンにデイスプレィするような方式
をとることができる。そこで、その端末機が示すブラン
ドの周波数を選ぶことができる。

今、希望する周波数が１２．０００　ＭＨｚであると仮
定すると、発振器Ｘ２が選ばれてマイクロプロセッサ３
０に接続される。

希望する周波数をマイクロプロセッサ３０に供給する第
１の工程は、ＲＯＭ３６から内部ＲＡＭに適当なバイト
・パターン（この場合、バイト・パターン患２）を書込
ませることである（ブロック１２Ｂ）。マイクロプロセ
ッサ３０は“ローレベル信号を位置ｐ　１．　ｏから導
体５３を介してＦ／Ｆ５２のＤ位置に供給する（ブロッ
ク１２８）。

これに続き、マイクロプロセッサ３０は次の指令をＲＯ
Ｍ３６からフェッチする。その指令はマイクロプロセッ
サ３０に位置ＢＯＯＯにおいて外部読出動作をさせるも
のである（ブロック１３０）。

これはマイクロプロセッサ３０の位置Ｐ２．４〜Ｐ２．
７がセットされることを意味する。これら信号はアドレ
ス・バス３８を介してアドレス・デコーダ４０の位置Ａ
、Ｂ、Ｃ及びＧ１に供給される。

マイクロプロセッサ３０は約４００〜５００ナノ秒の“
ロー”レベルｅパルスを位置Ｐ３．７に出力する。この
パルスは導体３７を介してアドレス・デコーダ４０の位
置Ｇ２Ａに供給され、約４００〜５００ナノ秒の“ロー
”レベル・パルスをアドレス・デコーダ４０の位置１２
に発生させ、インバータ６２の入力に供給される。この
パルスはインバータ６２で反転され、導体６０及びノー
ド８２を介してゲート８０の入力に、ノード５７を介し
てＦ／Ｆ　５２のＣＬＫ入力に接続される。

ＣＬＫ入力に供給されたその立上り端において、Ｆ／Ｆ
　５２は“ロー”れベルＱ出力及び“ハイ”レベルＱ′
出力を供給する。これら信号レベルは、夫々ノア・ゲー
ト４６．４８の入力に供給され、ゲート４６．５０を介
してＸ２から発生した信号をマイクロプロセッサ３０の
入力ＸＴＡＬ　ｌに供給する。

処理はブロック１３２に進み、ＲＯＭ３６の指令はマイ
クロプロセッサ３０をリセット動作を持つ無限ループ−
ルーチンにする。ツアーゲート８０の入力の“ハイ”レ
ベルは“ロー”レベル信号をタイマ８４のＴＲ入力に供
給させ、他のリセット・パルスを導体９８を介してマイ
クロプロセッサ３０のＲ８Ｔ位置に送信して、マイクロ
プロセッサに第２のリセット・シーケンスをさせる。

プログラム１０ｇはスタート牽ブロック１１０に戻り、
再び内部ＲＡＭのバイト・パターンＮ［Ｌｌのチエツク
が行われる（ブロック１１２）。今、内部ＲＡＭはバイ
ト・パターンＮＱ２を持つから、このテストは行われず
（ブロック１１４）　、プログラムはブロック１１８に
進み、内部ＲＡＭの内容をバイト・パターン１ｌｈ２と
比較する。このとき、テストは行われ（ブロックｌ　２
０）　、プログラムは通路１３４を介してブロック１３
６に進み、そこで選ばれた周波数に関するプログラム・
ルーチンが行われる。このルーチンが完了すると、周波
数が変更されたかどうかの質問が行われる。これはオペ
レータにより、又は制御プログラムによって行われる。

周波数が変更されていないと、プログラムは通路１４０
を介して戻り、ルーチンが再び反復される。周波数が変
更されていると、プログラムは通路１４２を介して前述
のブロック１２４に進む。

今、仮に発振器ＸＩの周波数を希望するものとする。そ
の場合、内部ＲＡＭに対応するバイト・パターンが書込
まれ（ブロック１２６）、プログラムはブロック１２８
，１３０．１３２を介して続けられる。

プログラムが再びスタートしたとき（ブロック１１０）
　、内部ＲＡＭのバイト・パターン黒１かチエツクされ
（ブロック１１２）　、このときはキストを通過する（
ブロック１１４）。プログラムは通路１４４を介してブ
ロック１４６に進み、その周波数のためのプログラム・
ルーチンを実行する。そのルーチンを完了すると、周波
数が変更されたかどうかの質問が行われる（ブロック１
４８）。

周波数が変更されないと、通路１５０を介して戻り、ル
ーチンは繰返えされる。周波数が変更されない場合、通
路１５２を介してブロック１２４に進み、前述のように
プログラムは終了する。

高速ＣＭＯ８部品（例えば、ＴＴＬ回路のような他のタ
イプの回路）を第２Ａ〜２Ｃ図の回路に使用しても同一
結果を得ることができる。その場合、Ｉｎｔｅｌ　Ｃｏ
ｒｐｏｒａｔｉｏｎ製のタイプ８０３１のマイクロプロ
セッサが使用される。ノア・ゲート５０の出力はマイク
ロプロセッサ（タイプ８０３１）の位置ＸＴＡＬ　２に
接続され、その位置ＸＴＡＬ　１は接地される。又、マ
イクロプロセッサ３０又はゲート４Ｂ、４８．５０の最
大仕様周波数を越えない限り、他の周波数の発振器を使
用することもできる。

【図面の簡単な説明】

第１図は、テストするユニットをテスト装置に接続した
この発明の一実施例を示すブロック図、第２図は、第２
Ａ図、第２Ｂ図及び第２Ｃ図の回路の接続方法を示す図
、 第２Ａ図、第２Ｂ図及び第２Ｃ図は、第２図に示すよう
に接続されてこの発明によるマイクロプロセッサ制御自
動周波数変更回路を構成する図、第３図は、この発明に
より周波数が選択され、変更される方法を示す図である
。 図中、ＩＯ・・・テスト装置、１６・・・テストするユ
ニット、１８・・・キーボード、２０・・・デイスプレ
ィ、２２・・・マイクロプロセッサ、２４・・・メモリ
ー２６・・・ロジック、ＸＩ、Ｘ２・・・水晶発振器、
５２・・・フリップ・フロップ、４６．４ｇ、５０．８
０・・・ノア・ゲート、６２・・・インバータ。 出願代理人　斉　藤　　　　勲 ＦＩＧ、　２Ｂ ＦＩＧ、　１ ＦＩＧ、　２ ＦＩＧ、２Ｇ

Claims (2)

【特許請求の範囲】
1. （１）２つの周波数の一方をマイクロプロセッサに供給
   する周波数制御装置であって、 第１の周波数を有する信号を発生すること ができる第１の周波数発生手段と、 第２の周波数を有する信号を発生すること ができる第２の周波数発生手段と、 前記第１の周波数か又は前記第２の周波数 の信号が選択的に供給されるマイクロプロセッサと、 前記第１の周波数発生手段か又は前記第２ の周波数発生手段のどちらかの信号を前記マイクロプロ
   セッサに選択的にゲートするロジック回路手段と、 前記マイクロプロセッサの出力に接続され た第１の入力を有し、前記ロジック回路手段を制御する
   フリップ・フロップ手段と、 前記フリップ・フロップ手段の第２の入力 に接続され、前記マイクロプロセッサによって制御され
   るアドレス・デコーダ手段と、 前記マイクロプロセッサに接続され、制御 のため該マイクロプロセッサにデータを供給するメモリ
   ー手段と、 前記マイクロプロセッサをリセットするよ うそこに接続され、前記アドレス・デコーダ手段によっ
   て制御されるリセット手段とを含む周波数制御装置。
2. （２）２つの周波数発生手段からの異なる２つの周波数
   の１つをロジック手段を介してメモリー手段を有するマ
   イクロプロセッサに供給する方法であって、 （ａ）マイクロプロセッサ・メモリーのデータ・パター
   ンが２つの周波数のうち第１の周波数に対する第１の基
   準パターンに等しいかどうか決定し、 （ｂ）前記パターンが同一の場合、前記ロジック手段を
   制御して、前記２つの周波数のうちの第１の周波数を前
   記第１の周波数発生手段から前記マイクロプロセッサに
   供給させ、 （ｃ）前記パターンが同一でない場合、前記マイクロプ
   ロセッサ・メモリーのデータ・パターンが前記２つの周
   波数のうちの第２の周波数に対する第２の基準パターン
   に等しいかどうか決定し、（ｄ）前記データ・パターン
   と前記第２の基準パターンとが等しい場合、前記２つの
   周波数のうちの第２の周波数が前記第２の周波数発生手
   段から前記マイクロプロセッサに供給されるよう前記ロ
   ジック手段を制御し、 （ｅ）前記データ・パターンと前記第２の基準パターン
   とが等しくない場合、前記２つの周波数のうちのどちら
   が必要かを決定し、 （ｆ）前記２つの周波数のうちの１つに対する基準パタ
   ーンを前記マイクロプロセッサ・メモリー手段に書込み
   、 （ｇ）前記マイクロプロセッサをリセットし、（ｈ）前
   記マイクロプロセッサ・メモリーに書込まれたデータ・
   パターンが前記第１の基準パターンに等しいかどうかに
   ついて決定し、 （ｉ）前記工程ｂ、ｃ及びｄを反復して前記必要な周波
   数が変化するまで該必要な周波数を前記マイクロプロセ
   ッサに供給する各工程から成る周波数供給方法。