JPH02242312A - マイクロコンピュータ用リセット制御回路 - Google Patents
マイクロコンピュータ用リセット制御回路Info
- Publication number
- JPH02242312A JPH02242312A JP1062495A JP6249589A JPH02242312A JP H02242312 A JPH02242312 A JP H02242312A JP 1062495 A JP1062495 A JP 1062495A JP 6249589 A JP6249589 A JP 6249589A JP H02242312 A JPH02242312 A JP H02242312A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- microcomputer
- interrupt
- input signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータ用リセット制御回路に
関し、より具体的には、マイクロコンピュータのリセッ
ト入力信号を制御するリセット端子とは別の端子を有し
、その端子の入力信号レベルによりリセット端子の状態
を制御し、マイクロコンピュータのリセット状態と割り
込み状態を実現することにより、電源電圧が瞬停しても
マイクロコンピュータにリセットがかからないようにす
ることのできるマイクロコンピュータ用リセット制御回
路に関する。
関し、より具体的には、マイクロコンピュータのリセッ
ト入力信号を制御するリセット端子とは別の端子を有し
、その端子の入力信号レベルによりリセット端子の状態
を制御し、マイクロコンピュータのリセット状態と割り
込み状態を実現することにより、電源電圧が瞬停しても
マイクロコンピュータにリセットがかからないようにす
ることのできるマイクロコンピュータ用リセット制御回
路に関する。
従来の技術
近年、マイクロコンピュータの電子機器への応用には著
しいものがあり、電子ｉ器のシステムが高機能になり、
複雑になるほどマイクロコンピュータの機能も高いもの
が要求されるようになっている。
しいものがあり、電子ｉ器のシステムが高機能になり、
複雑になるほどマイクロコンピュータの機能も高いもの
が要求されるようになっている。
マイクロコンピュータの持つ機能として、リセットと割
り込み制御がある。リセットは電源電圧の低下などを検
知して、マイクロコンピュータをリセットし、システム
全体を初期状態に戻す機能である。割り込み制御は、外
部からの人力信号により、マイクロコンピュータを特定
の処理状態に移行させるものであり、例えば、リモコン
を使用している電子機器などでは、リモコン信号をマイ
クロコンピュータの割り込み端子に接続し、リモコン受
信すると、マイ１クロコンピユータをその処理状態に移
行させ、受信したリモコンのコ〒ドを判別し、そのコー
ドに応じた処理を行なうといった制御をする。
り込み制御がある。リセットは電源電圧の低下などを検
知して、マイクロコンピュータをリセットし、システム
全体を初期状態に戻す機能である。割り込み制御は、外
部からの人力信号により、マイクロコンピュータを特定
の処理状態に移行させるものであり、例えば、リモコン
を使用している電子機器などでは、リモコン信号をマイ
クロコンピュータの割り込み端子に接続し、リモコン受
信すると、マイ１クロコンピユータをその処理状態に移
行させ、受信したリモコンのコ〒ドを判別し、そのコー
ドに応じた処理を行なうといった制御をする。
第３図は、従来例マイクロコンピュータのリセットと割
り込み制御の周辺回路の一例をブロック図で示したもの
である。リセット入力端子１と割り込み入力端子２とは
独立になっており、それぞれの端子からの入力信号がマ
イクロコンピュータ制御部３に入力される。マイクロコ
ンピュータはリセット入力と割り込み入力とに応じて、
それぞれ独立の処理をする。
り込み制御の周辺回路の一例をブロック図で示したもの
である。リセット入力端子１と割り込み入力端子２とは
独立になっており、それぞれの端子からの入力信号がマ
イクロコンピュータ制御部３に入力される。マイクロコ
ンピュータはリセット入力と割り込み入力とに応じて、
それぞれ独立の処理をする。
リセット端子には、−例として、第３図に示すように低
電圧検出回路４が接続されるＪ電源電圧が低下すると、
低電圧検出回路４の出力がローレベルになり、マイクロ
コンピュータのリセット端子からリセット信号が入力さ
れる。第３図の場合、マイクロコンピュータはリセット
端子（Ｒ８Ｔ）がローレベルになると、リセット制御を
行なう。
電圧検出回路４が接続されるＪ電源電圧が低下すると、
低電圧検出回路４の出力がローレベルになり、マイクロ
コンピュータのリセット端子からリセット信号が入力さ
れる。第３図の場合、マイクロコンピュータはリセット
端子（Ｒ８Ｔ）がローレベルになると、リセット制御を
行なう。
発明が解決しようとする課題
上記従来のマイクロコンピュータのリセットの構成では
、電源電圧が瞬間的に低下した場合、すなわち、瞬停し
たときでも、リセット入力端子がローレベルになると、
マイクロコンピュータにリセットがかかってしまうとい
う不都合が生じる。
、電源電圧が瞬間的に低下した場合、すなわち、瞬停し
たときでも、リセット入力端子がローレベルになると、
マイクロコンピュータにリセットがかかってしまうとい
う不都合が生じる。
電子機器のシステムによっては電源が瞬停してもマイク
ロコンピュータをリセットせずに現状を維持したい場合
がある。
ロコンピュータをリセットせずに現状を維持したい場合
がある。
本発明は、このような不都合を排除し、電源の瞬停によ
ってもマイクロコンピュータが現状のシステム状態を維
持できるようにすることを目的としてなされたものであ
る。
ってもマイクロコンピュータが現状のシステム状態を維
持できるようにすることを目的としてなされたものであ
る。
課題を解決するための手段
本発明は、上記の課題を解決するために、マイクロコン
ピュータのリセット入力端子に割り込み入力信号により
制御されるプルアップ及びプルダウン抵抗と、割り込み
入力信号によりリセット入力信号を制御する回路とを付
加したものである。
ピュータのリセット入力端子に割り込み入力信号により
制御されるプルアップ及びプルダウン抵抗と、割り込み
入力信号によりリセット入力信号を制御する回路とを付
加したものである。
作用
この発明の構成によると、コンピュータにリセットがか
からず、割り込み入力状態となるが、割り込み処理によ
りシステムの現状を維持するようなソフトウェアにして
おくことによってシステムが初期状態に戻ることを防止
することができる。
からず、割り込み入力状態となるが、割り込み処理によ
りシステムの現状を維持するようなソフトウェアにして
おくことによってシステムが初期状態に戻ることを防止
することができる。
実施例
以下、上記手段の一実施例を図面を用いて説明する。第
１図は本発明の一実施例であり、割り込み入力信号ＩＲ
Ｑにより制御されるプルアップ抵抗８、プルダウン抵抗
５、リセット入力信号Ｒ８Ｔ制御回路６を備えたマイク
ロコンピュータを示す。プルアップ抵抗８とプルダウン
抵抗５はそれぞれＰチャンネル、ＮチャンネルのＭＯＳ
トランジスタであり、そのゲートレベルがローレベル。
１図は本発明の一実施例であり、割り込み入力信号ＩＲ
Ｑにより制御されるプルアップ抵抗８、プルダウン抵抗
５、リセット入力信号Ｒ８Ｔ制御回路６を備えたマイク
ロコンピュータを示す。プルアップ抵抗８とプルダウン
抵抗５はそれぞれＰチャンネル、ＮチャンネルのＭＯＳ
トランジスタであり、そのゲートレベルがローレベル。
ハイレベルの時にそれぞれオンする。
通常状態では割り込み入力信号ＩＲＱはハイレベルであ
り、インバータ７を通してリセット入力端子のプルアッ
プトランジスタ８のゲートに接続されている。リセット
端子はプルアップトランジスタ８がオンしているため、
外付のコンデンサ９を充電しハイレベルになっている。
り、インバータ７を通してリセット入力端子のプルアッ
プトランジスタ８のゲートに接続されている。リセット
端子はプルアップトランジスタ８がオンしているため、
外付のコンデンサ９を充電しハイレベルになっている。
電源電４圧が低下し、割り込み人力信号ＩＲＱがローレ
ベルになると、リセット入力端子のプルダウントランジ
スタ５がオンするため、コンデンサ９の電荷を放電しな
がら、リセット端子のレベルは低下してい（。このレベ
ル低下のスピードはコンデンサ９の容量値とプルダウン
トランジスタ５の抵抗値とによって決まる。リセット入
力信号Ｒ８Ｔ制御回路６はＮＡＮＤゲートで構成されて
おり、リセット入力信号Ｒ８Ｔがローレベルになっても
割り込み入力信号ＩＲＱがローレベルまであるため、Ｎ
ＡＮＤゲート６の出力、すなわち、内部リセット信号が
ローレベルとならず、マイクロコンピュータにリセット
がかからない。
ベルになると、リセット入力端子のプルダウントランジ
スタ５がオンするため、コンデンサ９の電荷を放電しな
がら、リセット端子のレベルは低下してい（。このレベ
ル低下のスピードはコンデンサ９の容量値とプルダウン
トランジスタ５の抵抗値とによって決まる。リセット入
力信号Ｒ８Ｔ制御回路６はＮＡＮＤゲートで構成されて
おり、リセット入力信号Ｒ８Ｔがローレベルになっても
割り込み入力信号ＩＲＱがローレベルまであるため、Ｎ
ＡＮＤゲート６の出力、すなわち、内部リセット信号が
ローレベルとならず、マイクロコンピュータにリセット
がかからない。
次に、割り込み入力信号ＩＲＱをハイレベルに戻すと、
同信号ＩＲＱがローレベルからハイレベルに変化するエ
ツジで、割り込み入力信号が発生すると共に、ＮＡＮＤ
ゲート６の制御入力がハイレベルになるのでリセット入
力信号Ｒ８Ｔがマイクロコンピュータ部に伝搬される。
同信号ＩＲＱがローレベルからハイレベルに変化するエ
ツジで、割り込み入力信号が発生すると共に、ＮＡＮＤ
ゲート６の制御入力がハイレベルになるのでリセット入
力信号Ｒ８Ｔがマイクロコンピュータ部に伝搬される。
この時、割り込み入力信号ＩＲＱがローレベルであった
時間によりリセット入力信号Ｒ３Ｔのレベル低下の程度
が異なる。
時間によりリセット入力信号Ｒ３Ｔのレベル低下の程度
が異なる。
第２図に、この場合の電源電圧の変化に対する割り込み
入力信号ＩＲＱ、リセット入力信号ＲＳＴ、割り込み入
力信号により制御されたリセット入力信号内部リセット
の変化を示す。通常状態では電源電圧ＶＤＤは高（低電
圧検出回路の出力はハイレベルであり、割り込み入力信
号ＩＲＱもハイレベルで、この信号によりリセット入力
端子のプルアップ抵抗はオンするようになっており、外
付けのコンデンサが充電されリセット入力端子はハイレ
ベルになっている。
入力信号ＩＲＱ、リセット入力信号ＲＳＴ、割り込み入
力信号により制御されたリセット入力信号内部リセット
の変化を示す。通常状態では電源電圧ＶＤＤは高（低電
圧検出回路の出力はハイレベルであり、割り込み入力信
号ＩＲＱもハイレベルで、この信号によりリセット入力
端子のプルアップ抵抗はオンするようになっており、外
付けのコンデンサが充電されリセット入力端子はハイレ
ベルになっている。
電源電圧が低下すると割り込み人力信号１ＩＲＱがロー
レベルになる。この時、リセット入力端子のプルダウン
抵抗がオンするようになっており、リセット端子のレベ
ルは電源電圧ＶＯＯの低下に従って外付けのコンデンサ
の電荷を放電しながら低下して行く。このリセット端子
のレベル低下のスピードは外付けのコンデンサとプルダ
ウ、ン抵抗の値によって決まる。割り込み入力信号ＩＲ
Ｑがローレベルの間は、リセット入力信号Ｒ３Ｔがマイ
クロコンピュータ制御部へのリセット信号内部リセット
として伝わらないような制御回路を付加しておく。次に
、割り込み入力端子をハイレベルに戻すと、ＩＲＱ信号
がローレベルからハイレベルに変化するエツジで割り込
み入力信号がマイクロコンピュータ制御部に発生ずると
共に、リセット入力信号がマイクロコンピュータ制御部
へ伝わるように制御回路が働ら（。この時、ＩＲＱ信号
がローレベルであった時間によりリセット入力信号Ｒ３
Ｔのレベル低下の程度が異なり、Ｒ８Ｔが十分ローレベ
ルに下がりきらず割り込み入力のみ発生する場合、第１
図のＡと、十分ローレベルに下がりリセット入力が発生
する場合Ｂの２つの状態をつくることができる。
レベルになる。この時、リセット入力端子のプルダウン
抵抗がオンするようになっており、リセット端子のレベ
ルは電源電圧ＶＯＯの低下に従って外付けのコンデンサ
の電荷を放電しながら低下して行く。このリセット端子
のレベル低下のスピードは外付けのコンデンサとプルダ
ウ、ン抵抗の値によって決まる。割り込み入力信号ＩＲ
Ｑがローレベルの間は、リセット入力信号Ｒ３Ｔがマイ
クロコンピュータ制御部へのリセット信号内部リセット
として伝わらないような制御回路を付加しておく。次に
、割り込み入力端子をハイレベルに戻すと、ＩＲＱ信号
がローレベルからハイレベルに変化するエツジで割り込
み入力信号がマイクロコンピュータ制御部に発生ずると
共に、リセット入力信号がマイクロコンピュータ制御部
へ伝わるように制御回路が働ら（。この時、ＩＲＱ信号
がローレベルであった時間によりリセット入力信号Ｒ３
Ｔのレベル低下の程度が異なり、Ｒ８Ｔが十分ローレベ
ルに下がりきらず割り込み入力のみ発生する場合、第１
図のＡと、十分ローレベルに下がりリセット入力が発生
する場合Ｂの２つの状態をつくることができる。
ノセット入力信号Ｒ３Ｔ信号のハイレベル、ローレベル
のスレッシュはインバータ７のスイッチングレベルによ
り決まる。また、リセット入力信号Ｒ８Ｔ端子のレベル
低下のスピードはコンデンサつとプルダウントランジス
タ５の抵抗値によって決まるため、電源電圧の瞬停の時
間をこの値によりコントロールし、第２図のＡとＢの２
つの状態を使い分けることができる。
のスレッシュはインバータ７のスイッチングレベルによ
り決まる。また、リセット入力信号Ｒ８Ｔ端子のレベル
低下のスピードはコンデンサつとプルダウントランジス
タ５の抵抗値によって決まるため、電源電圧の瞬停の時
間をこの値によりコントロールし、第２図のＡとＢの２
つの状態を使い分けることができる。
Ａの状態は電源電圧が瞬間的に低下しても、マイクロコ
ンピュータにリセットかがからす、割り込み入力状態と
なるが、割り込み処理によりシステムの現状を維持する
ようなソフトウェアにしてお（ことによってシステムが
初期状態に戻ることを防止することができる。
ンピュータにリセットかがからす、割り込み入力状態と
なるが、割り込み処理によりシステムの現状を維持する
ようなソフトウェアにしてお（ことによってシステムが
初期状態に戻ることを防止することができる。
発明の効果
以上の説明から明らかなように、本発明のマイクロコン
ピュータによれば、従来、電源電圧の瞬停によりマイク
ロコンピュータにリセットかがかっていたのを防止する
ことができ、システムの状態を維持することができる。
ピュータによれば、従来、電源電圧の瞬停によりマイク
ロコンピュータにリセットかがかっていたのを防止する
ことができ、システムの状態を維持することができる。
また、割り込み入力端子によりリセット入力信号を制御
することによりマイクロコンピュータにリセットがかか
る場合と割り込みがかかる場合の２つの状態を実現する
ことができ、処理能力の向上を図ることができる。
することによりマイクロコンピュータにリセットがかか
る場合と割り込みがかかる場合の２つの状態を実現する
ことができ、処理能力の向上を図ることができる。
第１図は本発明の一実施例である割り込み入力端子によ
りリセット入力信号を制御する回路を備えたマイクロコ
ンピュータ用リセット制御回路を示す回路図、第２図は
電源電圧の変化に対する割り込み入力信号、リセット入
力信号、割り込み入力信号により制御された内部リセッ
ト信号の変化を示す波形図、第３図は従来の割り込み入
力端子とリセット入力端子が独立になっているマイクロ
コンピュータを示す回路図である。 １・・・・・・リセット入力端子、２・・・・・・割り
込み入力端子、３・・・・・・マイクロコンピュータ制
御部、４・・・・・・低電圧検出回路、５・・・・・・
プルダウントランジスタ、６・・・・・・リセット入力
信号制御用ＮＡＮＤゲート、７・・・・・・インバータ
、８・・・・・・プルアップトランジスタ、９・・・・
・・コンデンサ。
りリセット入力信号を制御する回路を備えたマイクロコ
ンピュータ用リセット制御回路を示す回路図、第２図は
電源電圧の変化に対する割り込み入力信号、リセット入
力信号、割り込み入力信号により制御された内部リセッ
ト信号の変化を示す波形図、第３図は従来の割り込み入
力端子とリセット入力端子が独立になっているマイクロ
コンピュータを示す回路図である。 １・・・・・・リセット入力端子、２・・・・・・割り
込み入力端子、３・・・・・・マイクロコンピュータ制
御部、４・・・・・・低電圧検出回路、５・・・・・・
プルダウントランジスタ、６・・・・・・リセット入力
信号制御用ＮＡＮＤゲート、７・・・・・・インバータ
、８・・・・・・プルアップトランジスタ、９・・・・
・・コンデンサ。
Claims (1)
- マイクロコンピュータのリセット入力信号を制御する端
子を有し、その端子により同マイクロコンピュータのリ
セット状態と割り込み状態とを実現する回路部をそなえ
、前記割り込み信号により、前記リセット入力信号を制
御することのできるマイクロコンピュータ用リセット制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1062495A JP2563565B2 (ja) | 1989-03-15 | 1989-03-15 | マイクロコンピュータ用リセット制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1062495A JP2563565B2 (ja) | 1989-03-15 | 1989-03-15 | マイクロコンピュータ用リセット制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02242312A true JPH02242312A (ja) | 1990-09-26 |
| JP2563565B2 JP2563565B2 (ja) | 1996-12-11 |
Family
ID=13201806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1062495A Expired - Lifetime JP2563565B2 (ja) | 1989-03-15 | 1989-03-15 | マイクロコンピュータ用リセット制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563565B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109194317A (zh) * | 2018-09-05 | 2019-01-11 | 潍坊歌尔电子有限公司 | 一种复位电路及可穿戴设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115119A (en) * | 1979-02-27 | 1980-09-04 | Yokogawa Hokushin Electric Corp | Stop and start system of microprocessor |
-
1989
- 1989-03-15 JP JP1062495A patent/JP2563565B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115119A (en) * | 1979-02-27 | 1980-09-04 | Yokogawa Hokushin Electric Corp | Stop and start system of microprocessor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109194317A (zh) * | 2018-09-05 | 2019-01-11 | 潍坊歌尔电子有限公司 | 一种复位电路及可穿戴设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2563565B2 (ja) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0142013B2 (ja) | ||
| US6691201B1 (en) | Dual mode USB-PS/2 device | |
| US5440603A (en) | Watch-dog timer circuit and a microcomputer equipped therewith | |
| US6076119A (en) | Operation mode transfer system and method | |
| WO1990001189A1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| EP0594967A1 (en) | Power on reset circuit | |
| US6085332A (en) | Reset design for redundant raid controllers | |
| US20210255678A1 (en) | Mode selection circuit for low-cost integrated circuits such as microcontrollers | |
| US5430865A (en) | Hardware remote reset circuit | |
| US5734844A (en) | Bidirectional single-line handshake with both devices driving the line in the same state for hand-off | |
| JPH02242312A (ja) | マイクロコンピュータ用リセット制御回路 | |
| JP4351410B2 (ja) | 機能障害を検出する回路装置 | |
| JPH07236180A (ja) | 論理装置を活性化するための装置 | |
| JP3641375B2 (ja) | 電源電圧監視回路 | |
| CN217279776U (zh) | 探测报警装置及探测报警系统 | |
| JPS6039224A (ja) | マイクロコンピユ−タ使用機器のリセツト装置 | |
| CN222189868U (zh) | 电子设备 | |
| JP3262386B2 (ja) | 電気部品接続認識装置 | |
| JPH038126B2 (ja) | ||
| CN223857695U (zh) | 一种系统异常检测的硬件复位电路 | |
| JPH0519911A (ja) | 電源回路 | |
| JP2500100Y2 (ja) | 出力デ―タ制御回路 | |
| JP2583446B2 (ja) | クロック信号の停止検出回路 | |
| JP2003016400A (ja) | 停電検知装置、及びその停電検知装置を備えたカードリーダ | |
| JP3035937B2 (ja) | 多機能電話機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |