JPH02242337A - 命令プリフェッチ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、命令プリフエ・ソチ装置（こ関するものであ
る。

命令プリフェッチ装置は、ある命令を実行している間に
それ以降の命令を予じめフェッチする（プリフェッチ）
ものであり、このような装置においては、命令のワード
数にかかわらず、バッファに空きが生ずるごとに、命令
をワード単位でプリフェッチしていた・ので、プリフェ
ッチが頻繁に行われてしまう。そこで、命令をその命令
の単位ごとにプリフェッチすることが望まれている。

〔従来の技術〕

初期のＣＰＵや周辺装置においては、命令のフェッチと
該命令の実行とは、順番に行なわれていた。すなわち、
ある命令がフェッチされて該命令が実行された後、次の
命令のフェッチ及び実行が行なわれていた。しかしなが
ら、装置の高性能化により、ある命令を実行している間
にそれ以降の命令を予じめフェッチする（プリフェッチ
）装置が一般的になってきた。このようなプリフェッチ
装置には、 ■　数バイトのＦＩＦＯを有し、該ＦＩＦＯに空きが生
じるごとに命令をフェッチするもの、■　キャッシュと
よばれるＩＫ／＜イト位の内蔵モリを有し、該内蔵メモ
リにストアされていないアドレスから命令をフエ・ソチ
しようとしたときに、外部メモリから命令を取り込むも
の等がある。

上記■のプリフェッチ装置は、８ビ・ント、１６ビツト
のＣＰＵや周辺装置等に使われている比較的簡便なもの
であり、また、上記■のプリフエ・ソチ装置は、仮想記
憶を持った３２ビ・ソトＣＰＵ等に使われているもので
ある。なお、本発明は、主に、上記■のプリフェッチ装
置に対する改善に関連している。

〔発明が解決しようとする課題〕

上記■のプリフェッチ装置においては、命令のワード数
に関係なくＦＩＦＯに空きが生ずるごとに、命令をワー
ド単位でブリフエ・ソチし、ＦＩＦＯがいっばいになる
と、プリフェッチ動作が停止する。従って、例えば、Ｆ
ＩＦＯに１ワードの空きが生ずると、命令のうちの１ワ
一ド分かプリフェッチされた後、プリフェッチ動作が停
止する。

ところで、複数のバスマスクがバスを共有している場合
には、バスアービットレーションにより、各バスマスク
は、バス権を獲得し合いながらバスを使用するので、バ
ス効率が問題になる。ここで、バスアービットレーショ
ンの期間内には、データの転送はできない。従って、バ
スアービットレーション、すなわち、あるバスマスクか
ら別のバスマスクへのバス権の移行が頻繁に起こると、
バス効率か低下してしまう。

前述したように、上記■のプリフェッチ装置においては
、ＦＩＦＯに少しでも空きが生ずると、命令のプリフェ
ッチが行われるので、パスアービットレーションが頻繁
に起こる。この際に、バスに１つのバスマスタしか存在
しない場合には問題はないと思われるが、複数のバスマ
スタがバスを共有している場合には、他のバスマスクが
バスを使用することができず、システム全体のバス効率
が低下してしまう。

本発明の目的は、パスアーピットレーションの頻度を少
なくして、システム全体のバス効率を向上させることが
できる命令プリフェッチ装置を提供することにある。

〔課題を解決す・るための手段〕

本発明は、命令をプリフェッチするプリフェッチ手段（
１４）と、該プリフェッチされた命令をデコードし命令
のワード数を求めるデコード手段（３２）と、該プリフ
ェッチされた命令をストアするバッファ手段（１６）　
を含み、前記プリフェッチ手段（１４）は、前記デコー
ド手段（３２）で求められた命令のワード数に基づいて
、命令の単位ごとに、命令をプリフェッチして前記バッ
ファ手段（１６）にストアさせるように構成する。

〔作用〕

本発明においては、プリフェッチ手段（１４）により命
令がプリフェッチされ、デコード手段（３２）により命
令がデコードされて該命令のワード数が求められる。前
記プリフェッチ手段（１４）は、このデコード手段（３
２）で求められた命令のワード数に基づいて、命令の単
位ごとに、命令をプリフェッチしてバッファ手段（１６
）にストアさせるようにし、これにより、バスアービッ
トレーションが頻繁に起こらないようにしている。

〔実施例〕

以下、図面に基づいて本発明の好適な実施例を説明する
。

第１図には、本発明の実施例による命令プリフェッチ装
置のブロック回路が示され、第２図には、第１図の命令
プリフェッチ装置内のプリフェッチユニットのブロック
回路が示されている。

第１図において、データ１１０１０は、外部とデータの
やりとりを行うものであり、アドレス１１０１２は、外
部にアドレスを出力するものであり、プリフェッチユニ
ット１４は、命令のプリフェッチを行うものであり、コ
マンドバ・ソファ１６は、前記プリフェッチユニット１
４てブリフエ・ソチされた命令をストアしておくＦＩＦ
Ｏ形式のノくソファであり、実行ユニット１８は、命令
を実行するものである。なお、符号２０は、内部データ
ノ（スを示す。

次に、上記プリフェッチユニット１４内の構成を第２図
を参照しながら説明する。

アダー２２は、アドレス計算を行うための加算器であり
、このアダー２２は、セレクタ２４の出力側に接続され
るとともに、他のセレクタ２６の入力端に接続されてい
る。プリフェッチポインタ２８は、プリフェッチすべき
命令のアドレスを示すレジスタである。

コマンドレジスタ３０は、命令コードをストアするレジ
スタであり、コマンドデコーダ３２は、命令のデコーダ
であり、命令のワード数を求めるものである。パラメー
タカウンタ３４は、前記コマンドデコーダ３２で求めら
れた命令のワード数に基づくパラメータ数にセットされ
、命令が１ワードずつプリフェッチされてコマンドバッ
ファ１６（第１図参照）に取り込まれるごとに、パラメ
ータカウンタ３４は、カウントダウンしていき、その値
が０になると、該命令のプリフェッチが終了した旨を次
のマイクロＲＯＭ３６に伝える。マイクロＲＯＭ３６に
は、コマンドバッファ１６（第１図参照）からエンプテ
ィ信号が供給され、このエンプティ信号は、コマンドバ
ッファ１６の内部状態、すなわち、コマンドバッファ１
６内の命令の数及び空きワード数を示す。そして、この
マイクロＲＯＭ３４は、プリフェッチ等に必要な制御信
号を発生する。

次に、上記装置の作用を説明する。

プリフェッチユニット１４内のプリフェッチポインタ２
８から、アドレスｌ１０１２に、アドレスが転送されて
外部に出力される。このアドレスにあるメモリ（図示せ
ず）から、コマンドレジスタ３０及びコマンドバッファ
１６に、命令コードが取り込まれる。以上のようにして
、プリフェッチユニット１４により、命令がプリフェッ
チされる。

コマンドデコーダ３２は、コマンドレジスタ３０に取り
込まれた命令をデコードして該命令のワード数を求め、
このワード数に基づくパラメータ数が、パラメータカウ
ンタ３４にセットされる。

そして、命令が１ワードずつプリフェッチされてコマン
ドバッファ１６に取り込まれるごとに、パラメータカウ
ンタ３４は、カウントダウンしていき、その値が０にな
ると、該命令のプリフェッチが終了した旨をマイクロＲ
ＯＭ３６に伝える。

また、コマンドバッファ１６は、エンプティ信号をマイ
クロＲＯＭ３６に供給して、該コマンドバッファ１６に
最大ワード数の命令が入るだけの空きが無くなると、プ
リフェッチを停止するように知らせ、一方、該コマンド
バッファ１６内の命令が実行ユニット１８により実行さ
れ、コマンドバッファ１６に残っている命令が１命令以
下になると、プリフェッチを再開するように知らせる。

そして、マイクロＲＯＭ３６は、前記パラメータカウン
タ３４からの信号及びコマン・ドバソファ１６からのエ
ンプティ信号に基づいて、次の命令をプリフェッチする
か否かを判断する。

次に、第３図のタイミングチャートを参照しながら、装
置の作用を更に詳細に説明する。なお、第３図において
、Ｃ１，Ｃ２は、命令の命令コードを示し、Ｐ２１は、
命令Ｃ２のパラメータを示し、Ｃ３，Ｐ３１．Ｐ３２・
・・についても同様である。また、コマンドバッファ１
６は６ワードであり、命令の最大ワード数は３ワードで
ある。

初期状態（状態０）において、コマンドバッファ１６は
、その６ワード全てが命令でいっばいの状態である。

状態１で、命令Ｃ１が実行され、これにより、コマンド
バッファ１６に残っている命令は、２命令、すなわち、
命令Ｃ２，Ｐ２１及び、命令Ｃ３゜Ｐ３１．Ｐ３２にな
る。

状態２で、命令Ｃ２，Ｐ２１が実行され、これにより、
コマンドバッファ１６に残っている命令は、１命令以下
、すなわち、命令Ｃ３，Ｐ３１゜Ｐ３２になるので、エ
ンプティ信号は、「Ｈ」レベルになり、これにより、命
令Ｃ４，Ｐ４１のプリフェッチが開始される。なお、パ
ラメータカウンタ３４は、１に設定される。

状態３で、パラメータカウンタ３４は、０になり命令Ｃ
４，Ｐ４１のプリフェッチが終了し、これにより、コマ
ンドバッファ１６は、１ワード空きの状態になる。この
ようにコマンドバッファ１６の空きワード数が最大ワー
ド数３より小さくなったので、エンプティ信号は、「Ｌ
」レベルになり、これにより、命令のプリフェッチが停
止される。

状態４で、命令Ｃ３，Ｐ３１．Ｐ３２が実行され、これ
により、コマンドバッファ１６に残っている命令は、１
命令以下、すなわち、命令Ｃ４゜Ｐ４１になるので、エ
ンプティ信号は、「Ｈ」レベルになり、これにより、命
令Ｃ５のプリフェッチが開始される。なお、パラメータ
カウンタ３４は、０のままである。

状態５で、パラメータカウンタ３４は０であり、命令Ｃ
５のプリフェッチが終了する。この命令Ｃ５のプリフェ
ッチの終了時には、コマンドバッファ１６の空きワード
数は、３であり、最大ワード数３以上である。従って、
状態５では、次の命令Ｃ６，Ｐ６１．Ｐ６２のプリフェ
ッチが継続される。パラメータカウンタ３４は、２に設
定され、その後、パラメータカウンタ３４は、０になり
、該命令Ｃ６，Ｐ６１．Ｐ６２のプリフェッチが終了す
ると、コマンドバッファ１６は、空きの無いすなわち０
ワード空きの状態になる。このようにコマンドバッファ
１６の空きワード数が最大ワード数３より小さくなった
ので、エンプティ信号は、ｒＬＪレベルになり、これに
より、命令のプリフェッチが停止される。

状態６で、命令Ｃ４，Ｐ４１が実行され、これにより、
コマンド１６に残っている命令は、２命令、すなわち、
命令Ｃ５及び、Ｃ６，Ｐ６１゜Ｐ６２になる。

状態７で、命令Ｃ５が実行され、これにより、コマンド
１６に残っている命令は、１命令以下、すなわち、命令
Ｃ６，Ｐ６１．Ｐ６２になるので、エンプティ信号は、
「Ｈ」レベルになり、これにより、命令Ｃ７，Ｐ７１の
プリフェッチが開始される。なお、パラメータカウンタ
３４は、１に設定される。

状態８で、パラメータカウンタ３４は、０になり、命令
Ｃ７，Ｐ７１のプリフェッチが終了し、これにより、コ
マンドバッファ１６は、１ワード空きの状態になる。こ
のようにコマンドバッファ１６の空きワード数が最大ワ
ード数３より小さくなったので、エンプティ信号は、「
Ｌ」レベルになり、これにより、命令のプリフェッチが
停止される。

以上のように、本発明の実施例による命令プリフェッチ
装置においては、バスマスタが一度バス権を獲得すると
、コマンドバッファ１６に最大限の命令がプリフェッチ
された後に、該バスマスクがバス権を解放し、解放後に
は、命令の実行に支障をきたさない範囲まで、命令のプ
リフェッチが再開されない。従って、バスアービットレ
ーシｂンの開度を少なくして、バス効率を向上させるこ
とができる。

〔発明の効果〕

以上説明したように、本発明によれば、命令の単位ごと
に、命令をプリフェッチしてバッファにストアさせるよ
うにしているので、バスアービットレーションの開度を
少なくして、システム全体のバス効率を向上させること
ができる。

【図面の簡単な説明】

第１図は、本発明の実施例による命令プリフェッチ装置
のブロック回路図、 第２図は、第１図の命令プリフェッチ装置内のプリフェ
ッチユニットのブロック回路図、第３図は、本発明の実
施例による命令プリフェッチ装置のタイミングチャート
図である。 １４・・・プリフェッチユニット １６・・・コマンドバッファ ２８・・・プリフェッチポインタ ３２・・・コマンドデコーダ

Claims (1)

1. 【特許請求の範囲】 命令をプリフェッチするプリフェッチ手段 （１４）と、 該プリフェッチされた命令をデコードし命令のワード数
   を求めるデコード手段（３２）と、該プリフェッチされ
   た命令をストアするバッファ手段（１６）、を含み、 前記プリフェッチ手段（１４）は、前記デコード手段（
   ３２）で求められた命令のワード数に基づいて、命令の
   単位ごとに、命令をプリフェッチして前記バッファ手段
   （１６）にストアさせるように構成されていることを特
   徴とする命令プリフェッチ装置。