JPH02244200A - 音声信号処理用ピッチ検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、音声信号処理用ピッチ検出回路に関し、特
に、実時間処理により音声信号のピ・ソチ周波数を検出
することが可能な音声信号処理用ピッチ検出回路に関す
る。

〔従来の技術］ 現在提案されている音声分析には、短時間スペクトル分
析、線形予測分析、ケプストラム分析などの手法が知ら
れている。これらの手法によって分析を行なうためには
、分析器を入力音声信号と同期させる必要がある。同時
に、一般に音声信号は、その特徴量が発声者によって異
なり、また、同じ発声者であっても発声の途中において
特徴量が変動するので、リアルタイムによる特徴量の抽
出が要求される。

そのため、音声分析において、スペクトル分析と並行し
て音源パラメータ、すなわちピッチ周波数の検出が必要
となる。ピッチ周波数の検出方法として種々のものが提
案されているが、現在のところ確立された方法はない。

［発明が解決しようとする課題］ 上記のような要求を満たすためにディジタル計算機やデ
ィジタル・シグナル・プロセッサを用いて処理すると多
くの問題がある。すなわち、複雑な処理を高精度で行な
えるのであるが、計算量が膨大となり実時間処理が困難
となる。また、Ａ／Ｄ変換器およびＤ／Ａ変換器などを
必要とするので、処理時間が増加し、ハードウェア規模
の増大やコストの面からの問題も指摘される。

たとえば、音声信号のピッチ周波数を検出するための１
つの手法として、自己相関法によるものが知られる。こ
の手法では、次のような自己相関関数が定義され、用い
られている。

この手法では、式（１）を用いることにより、もとの入
力信号およびその遅延された信号の積および和を演算し
、その極大値を知ることによりピッチ周波数が検出され
る。しかし、式（１）を回・路孔するためには、Ｎ段の
遅延器およびそれに対応するＮ段のバッファならびにＮ
個の２変数乗算器が必要となる。また、２人力の乗算器
をＳＣ回路を用いて精度良く構成するには回路規模の増
大がもたらされる。

すなわち、式（１）を用いる手法では、回路規模が増大
し、これに伴なって高速にピッチ周波数を検出すること
ができないという課題があった。

この発明は、上記のような課題を解決するためになされ
たもので、回路構成を簡単化し、高速にピッチ周波数の
検出が行なえる音声信号処理用ピッチ検出回路を提供す
ることを目的とする。

［課題を解決するための手段］ この発明にかかる音声信号処理用ピッチ検出回路は、入
力音声信号を受け、予め定められるサンプル間隔ごとに
所定の時間長さだけ隔てられた複数の音声信号対を出力
する信号対出力手段と、信号対出力手段に接続され、音
声信号対ごとに信号のレベル差を検出する差検出手段と
、サンプル間隔について差検出手段から出力される信号
を積分する積分手段と、積分手段から出力される信号の
ピークを検出するピーク検出手段とを含む。

［作用］ この発明における音声信号処理用ピッチ検出回路では、
信号対出力手段が予め定められたサンプル間隔ごとに所
定の時間長さだけ隔てられた複数の音声信号対を出力す
る。差検出手段により各音声信号対のレベル差が検出さ
れる。積分手段は差検出手段から出力される信号を積分
する。ピーク検出手段が積分手段から出力された信号の
ピークを検出することにより、入力音声信号のピッチ周
波数が検出される。

［発明の実施例］ 次の式（２）は、この発明の実施例において基礎となる
、自己相関関数に準じた新しい関数φ（ｋ）を定義して
いる。

ＳＴ！＝Ｆ’１６　　（ＡＢＳ：　絶対ｍ）ここで、ｘ
（ｉＴ）は、離散的な入力音声信号、Ｎはサンプル数、
Ｔはサンプル間隔である。したがって、フレーム長はＮ
Ｔとなる。

式（２）は、もとの入力信号とその遅延された信号との
レベル差の絶対値を求め、入力信号の１６ステツプ毎の
総和を演算するものである。その際、ｋＴを時間成分の
パラメータとし、関数φ（ｋ）の極小値を検出すること
により、音声信号のピッチ周波数が得られる。

第２Ａ図は、入力音声信号ｘ　（ｔ）の例を示す波形図
である。また、第２Ｂ図は、第２Ａ図に示す信号ｘ　（
ｔ）について式（２）を適用した場合の演算結果を示す
グラフである。第２Ｂ図では、縦軸はφ（ｋ）の値を示
し、横軸が時間軸（ｋＴ）を示す。

このように、第２Ａ図に示すピッチ周期（Ｔｐ）が第２
Ｂ図に示す時間幅（Ｔｐ）として得られることになる。

すなわち、関数φ（ｋ）の極小値が得られる値ｋＴを知
ることにより、音声信号Ｘ（１）のピッチ周期Ｔｐを知
ることができる。

第３図は、この発明の一実施例を示す音声信号処理用ピ
ッチ検出回路のブロック図である。第３図を参照して、
このピッチ検出回路は、パケット・ブリゲート・デバイ
ス（以下ＢＢＤという）を用いた遅延回路１と、サンプ
ルホールド回路を用いたバッファ回路２と、ＢＢＤ遅延
回路１およびバッファ回路２の出力に接続された絶対差
演算部３と、絶対差演算部３の出力に接続されたピーク
ホールド回路４と、ピークホールドされた出力信号に係
数αを乗じるための係数乗算器５と、絶対差演算部３お
よび乗算器５からの出力信号を比較するためのコンパレ
ータ６とを含む。

第４Ａ図は、第３図に示されたＢＢＤ遅延回路１おびバ
ッファ回路２の例を示す回路図である。

この実施例では、入力音声信号を１６段に遅延させるた
め、各々がカスケード接続された１６個のＢＢＤＩＯが
ＢＢＤ遅延回路１内に設けられる。

各ＢＢＤＩＯは、１６段の遅延素子として機能するので
、２５６段（−１６Ｘ１６）に遅延された信号を出力す
る。同様に、バッファ回路２は、１６個のサンプルホー
ルド回路２０を含む。各サンプルホールド回路２０は、
クロック信号に応答して各ＢＢＤＩＯからの出力信号を
電荷量としてサンプルするキャパシタ２３と、単位利得
バッファ２１とを含む。なお、ＢＢＤｌｏの回路の一例
は、第４Ｂ図に示される。

第４Ａ図に示された回路を用いることにより、ＢＢＤ遅
延回路１および遅延回路２の各々がら次式（３）に示す
出力信号が得られる。

第１Ａ図は、第３図に示す絶対差演算部の一例を示す回
路図である。第１Ｂ図は、その動作を制御するための制
御信号のタイムチャートである。

第１Ａ図を参照して、この絶対差演算部は、ＢＢＤ遅延
回路およびバッファ回路からの出力信号を受けるように
接続されたマルチプレクサ３１と、マルチプレクサ３１
によって選択された信号対の絶対差を検出するための絶
対差検出回路（ＡＢＳＤ）３２および３３と、絶対差検
出回路３２および３３の出力に接続された加算器３４と
を含む。

マルチプレクサ３１は、絶対差検出回路３２から時分割
多重使用されるため、制御信号ＩＮＨＩおよびＩＮＨ２
に応答して４つのアナログスイッチが動作する。すなわ
ち、ＢＢＤ遅延回路１およびバッファ回路２から各々出
力された信号対が絶対差検出回路３２および３３にそれ
ぞれ与えられる。

絶対差検出回路３２では、外部から与えられるクロック
信号ＣＰ２に応答してスイッチング素子３２１および３
２２がオンする。マルチプレクサ３１からの出力信号ｖ
１およびｖ２はそれぞれスイッチング素子３２１および
３２２を介してキャパシタ３２３の各電極に与えられる
。したがって、信号ｖ１およびｖ２の電位差がキャパシ
タ３２３により充電された電荷量としてサンプルされる
ことになる。キャパシタ３２３のいずれかの電極に充電
された電荷が加算器３４に出力される。すなわち、信号
ｖ１およびｖ２を比較するための比較回路３２５が設け
られており、この回路３２５から比較結果を示す信号φ
１およびφ２が出力される。キャパシタ３２３の各電極
と接地との間にスイッチング素子３２４および３２６が
設けられており、これらのうちのいずれかが信号φ１お
よびφ２のいずれかに応答してオンする。その結果、信
号ｖ１およびｖ２の絶対差を示す信号が加算器３４に与
えられることになる。

加算器３４は、積分回路によって構成されており、絶対
差検出回路３２および３３から出力される信号の加算が
行なわれる。加算された信号は、外部からのクロック信
号φ４に応答して動作するスイッチング素子３５を介し
て出力される。

第５図は、第３図に示すピークホールド囲路４の例を示
す回路図である。第５図を参照して、このピークホール
ド回路４は、２つのオペアンプ４１および４２と、電源
ＶＤＯと接地との間に直列に接続されたＮＭＯＳ）ラン
ジスタ４３およびキャバシタ４５と、キャパシタ４５を
リセットするためのＮＭＯＳトランジスタ４４とを含む
。

動作において、入力電圧Ｖｉｎが出力電圧Ｖ。

ｕｔよりも高いとき、トランジスタ４３がオンする。し
たがって、キャパシタ４５は電圧Ｖｏｕｔが電圧Ｖｉｎ
に等しくなるまで充電される。その結果、キャパシタ４
５により保持されたピーク電圧は、ボルテージホロワを
構成するオペアンプ４２を介して出力電圧Ｖｏｕｔとし
て出力される。

第６Ａ図は、第３図に示す係数乗算器５の例を示す回路
図である。また、第６Ｂ図は、第６Ａ図に示す計数乗算
器を制御するためのクロック信号φ１およびφ２の波形
図である。第６Ａ図を参照して、この係数乗算器５は、
クロック信号φ１およびφ２に応答して動作するスイッ
チング素子５１および５３と、キャパシタ５２と、オペ
アンプ５４と、キャパシタ５５と、クロック信号φ２に
応答して動作するスイッチング素子５６とを含む。

この計数乗算器５では、積分回路が構成されており、キ
ャパシタ５２の容量値をＣ１１キヤパシタ５５の容量値
をＣｆとすると、次式の関係が成立する。

Ｖｏｕｔ−（Ｃｉ／Ｃｆ）　ｅＶｉｎ　　　−（４）し
たがって、キャパシタ５２および５５の容量値Ｃｉおよ
びＣｆを適当に設定することにり、任意の係数（第３図
に示すα）を乗することができる。

第７Ａ図は、第１Ａ図に示す絶対差検出回路の別の例を
示す回路図である。また、第７Ｂ図は、第７Ａ図に示す
絶対差検出回路を制御するために外部から与えられるク
ロック信号φ１．φ２，３゜４の波形を示す波形図であ
る。

第７Ａ図を参照して、この絶対差検出回路は、差検出部
７０と、制御信号発生８ｏとを含む。制御信号発生部８
０は、入力電圧ｖ１およびｖ２のレベル差と外部から与
えられるクロック信号φ１およびφ２とに応答して制御
信号１および１．２および２を出力する。差検出部７０
に設けられたスイッチング素子７１ａおよび７２ａ、７
１ｂおよび７２ｂは、それぞれ信号１，１，２．２に応
答して動作する。また、スイッチング素子７３ａおよび
７４ａ、７３ｂおよび７４ｂは、外部からの制御信号３
および４に応答して動作する。これにより、差検出部７
０は、入力電圧ｖ１およびＶ２に応答してレベルの絶対
差に相当する信号を出力する。

なお、第７Ａ図に示す絶対差検出回路は、第１図に示す
絶対差検出回路と比較して、集積化した場合に以下の点
で優れている。すなわち、第１Ａ図に示す絶対差検出回
路では、入力端子ｖ１およびｖ２の差を検出するために
１つのキャパシタ３２３が設けられている。キャパシタ
３２３は、集積回路内に設けられたとき、その各電極と
基板との間に寄生容量を持つことになる。各寄生容量は
基板からの距離によって大きさが異なるため、出゛力特
性に悪影響を及ぼす。これに対し、第７Ａ図に示す絶対
差検出回路では、２つのキャパシタ７５ａおよび７５ｂ
が設けられている。絶対差検出回路の出力端子７６は、
第１Ａ図に示す加算器３４中に設けられたオペアンプの
反転入力端子（仮想接地）に入力されることになるので
、スイッチング素子７３ａおよび７４ａ（または７３ｂ
および７４ｂ）のいずれがオンしてもキャパシタ７５ａ
（または７５ｂ）の寄生容量の影響を受けない。

したがって、第７Ａ図に示す絶対差検出回路を用いると
、集積化された場合のキャパシタ７５ａおよび７５ｂに
付随する寄生容量の影響を受けることなく、その結果、
正確に入力電圧ｖ１およびＶ２の絶対差を検出すること
ができる。

第８図は、第３図に示すピッチ検出回路を使用して音声
信号のピッチ周波数を求めたときの実験データを示すグ
ラフである。第８図を参照して、横軸は入力音声信号の
周波数を示し、縦軸はピッチ検出回路により検出された
周波数を示す。実験では、第３図に示す計数乗算器にお
いて設定する係数αを、α−０，１５，０，２０，０，
２５にそれぞれ設定した場合についてデータを得た。こ
のグラフでは、約１９０Ｈｚ以下の入力周波数について
は、各場合の傾向が近似しているので、記載が略されて
いる。なお、この実験では、ＢＢＤ遅延回路の遅延ステ
ップを１６ステツプとし、サンプル間隔Ｔを０．１２５
ｍ５としている。また、人力音声信号を３Ｖｐ−ｐの正
弦波としている。

第８図かられかるように、係数αを０．２０に設定した
ときに、平均誤差が３％となり良好な結果を得た。３１
．２５Ｈｚ以下の周波数では、遅延段のフレーム長が３
２ｍ５であるので、ピッチ周波数の検出が理論的に不可
能となる。

第９図は、第３図に示すピッチ検出回路の振幅特性を示
すグラフである。第９図を参照して、横軸は入力音声信
号の電圧を示し、縦軸はピッチ検出回路によって検出さ
れるピッチ周波数を示す。

実験では、１００Ｈｚの正弦波を入力音声信号として与
えている。第９図かられかるように、入力音声信号の電
圧が低いところではピッチ周波数を正確に得ることはで
きないが、約３．２ｖ以上では正確にピッチ周波数が検
出できることを示している。これは、入力電圧が低いと
ころでは、遅延回路による減衰が大きいので絶対差の検
出が正確に行なわれなかったものと考えられる。しかし
ながら、人力音声信号の電圧を増幅器を用いて増幅しさ
えすれば、何ら問題なく正確にピッチ周波数を検出する
ことができる。

第１０Ａ図および第１０Ｂ図は、各々母音「ア」および
「イ」についてピッチ周波数を求めたときのシンクロス
コープの出力例を示す波形図である。

第１０Ａ図および第１０Ｂ図にそれぞれ示すように、ピ
ッチ検出パルスのパルス幅がらピッチ周期Ｔｐｌおよび
Ｔｐ２が得られる。

このようにして、第３図に示す音声信号処理用ピッチ検
出回路を用いることにより、従来と比較して囲路が大幅
に簡単化され、これに伴なって高速にピッチ周波数の検
出を行なうことができる。

これは、第３図に示すピッチ検出囲路では、アナログ回
路を用いて実時間軸上で処理を行なっていることに起因
する。

［発明の効果］ 以上のように、この発明によれば、音声信号対のレベル
差の積分によって得られた信号のゼータを検出すること
により入力音声信号のピッチ周波数が検出されるので、
回路構成が簡単化され、かつ、高速に動作可能な音声信
号処理用ピッチ検出回路が得られた。

【図面の簡単な説明】

第１Ａ図は、第３図に示される回路で使用される絶対差
演算部の一例を示す回路図である。第１Ｂ図は第１Ａ図
に示す絶対差演算部を制御するための制御信号のタイム
チャートである。第２Ａ図は、人力音声信号の例を示す
波形図である。第２Ｂ図は、関数φ（ｋ）の変化を示す
グラフである。 第３図は、この発明の一実施例を示す音声信号処理用ピ
ッチ検出回路のブロック図である。第４Ａ図は、第３図
に示されたＢＢＤ遅延回路およびバッファ回路を示す回
路図である。第４Ｂ図は、第４Ａ図に示す回路において
用いられるＢＢＤの回路図である。第５図は、第３図に
示すピークホールド回路の例を示す回路図である。第６
Ａ図は、第３図に示す係数乗算器の例を示す回路図であ
る。 第６Ｂ図は、第６Ａ図に示す係数乗算器を制御するため
のクロック信号の波形図である。第７Ａ図は、第１図に
示す絶対差検出回路の別の例を示す回路図である。第７
Ｂ図は、第７Ａ図に示す絶対差検出回路に外部から与え
られるクロック信号の波形を示す波形図である。第８図
は、第３図に示すピッチ検出回路のピッチ検出特性を示
すグラフである。第９図は、第３図に示すピッチ検出回
路の振幅特性を示すグラフである。第１０Ａ図および第
１０Ｂ図は、シンクロコープの出力波形を示す波形図で
ある。 図において、１はＢＢＤ遅延回路、２はバッファ回路、
３は絶対差演算部、４はピークホールド回路、５は計数
乗算器、６はコンパレータ、３１はマルチプレクサ、３
２および３３は絶対差検出回路、３４は加算器である。

Claims (1)

1. 【特許請求の範囲】 入力音声信号を受けるように接続され、予め定められる
   サンプル間隔ごとに、所定の時間長さだけ隔てられた複
   数の音声信号対を出力する信号対出力手段と、 前記信号対出力手段に接続され、前記音声信号対ごとに
   信号のレベル差を検出する差検出手段と、前記差検出手
   段に接続され、前記複数のサンプル間隔について前記差
   検出手段から出力される信号を積分する積分手段と、 前記積分手段に接続され、前記積分手段から出力される
   信号のピークを検出するピーク検出手段を含む、音声信
   号処理用ピッチ検出回路。