JPH02244345A - Information processor - Google Patents

Information processor

Info

Publication number
JPH02244345A
JPH02244345A JP1067287A JP6728789A JPH02244345A JP H02244345 A JPH02244345 A JP H02244345A JP 1067287 A JP1067287 A JP 1067287A JP 6728789 A JP6728789 A JP 6728789A JP H02244345 A JPH02244345 A JP H02244345A
Authority
JP
Japan
Prior art keywords
new psw
information
saved
psw
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1067287A
Other languages
Japanese (ja)
Inventor
Takuma Kido
城戸 琢磨
Tadahide Komatsu
小松 唯英
Ichiro Nakano
中野 伊智郎
Yoshiro Hirai
平井 義郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1067287A priority Critical patent/JPH02244345A/en
Publication of JPH02244345A publication Critical patent/JPH02244345A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To securely sample fault information even if a new PSW stored in a hardware fixed area on a main storage is destroyed by setting the new PSW which is saved at the time of fault occurrence on a central processor and gathering information. CONSTITUTION:A new PSW 3 for system interruption is loaded on the hardware fixed area on the main storage 2 in IPL and a new PSW 5 is saved on a control storage 4, etc., which can not be referenced from software. When an application program loaded on the main storage 2 causes fault during processing execution to generate a system interruption, the new PSW 5 saved on the control storage 4 is taken out and set on the central processor 1 to sample the fault information. Consequently, even if the software destroys the new PSW 3 in the hardware fixed area on the main storage 2, the saved new PSW 5 can be taken out and set on the central processor 1 to sample the fault information.

Description

【発明の詳細な説明】 〔概要〕 障害発生時に割込みによって障害情報を収集するように
構成した情報処理装置に関し、IPL時に割込み用のP
SWをソフトウェアから参照できない領域に退避し、シ
ステム割込発生時にこれを取り出して障害情報を確実に
採取することを目的とし IPL時に主記憶上のハードウェア固定領域に障害発生
時の割込用の新PSWをロードすると共に、ソフトウェ
アが参照し得ない領域に新PSWを予め退避し、主記憶
上にロードした応用プログラムによって処理実行中に障
害が発生したことを契機に、上記退避した新PSWを取
り出して中央処理装置にセットし、障害情報を採取する
ように構成する。
[Detailed Description of the Invention] [Summary] Regarding an information processing device configured to collect failure information by an interrupt when a failure occurs,
The purpose of this is to save the SW to an area that cannot be referenced by software and retrieve it when a system interrupt occurs to reliably collect failure information. At the same time as loading the new PSW, the new PSW is saved in advance to an area that cannot be referenced by the software, and when a failure occurs during processing by the application program loaded onto the main memory, the saved new PSW is saved. Take it out, set it in the central processing unit, and configure it to collect failure information.

〔産業上の利用分野〕[Industrial application field]

本発明は、障害発生時に割込みによって障害情報を収集
するように構成した情報処理装置・に関するものである
The present invention relates to an information processing apparatus configured to collect failure information by interrupting when a failure occurs.

〔従来の技術と発明が解決しようとする課題〕従来、情
報処理装置で処理を実行中に何らかの原因で障害が発生
し、システム割り込みが発生した場合、第3図に示すよ
うに、主記憶12上の先頭のハードウェア固定領域から
該当する新たなPSW(プログラム状態語)13を取り
出し、中央処理装置11にセットし、障害情報を収集す
るようにしていた。このため、ソフトウェアの障害によ
って主記憶2上のハードウェア固定領域の内容が破壊さ
れた場合、正常な割り込み処理を行うことができず、障
害発生時の情報を採取し得ないという問題があった。
[Prior Art and Problems to be Solved by the Invention] Conventionally, when a failure occurs for some reason during execution of processing in an information processing device and a system interrupt occurs, as shown in FIG. A new PSW (program status word) 13 is taken out from the hardware fixed area at the top, set in the central processing unit 11, and fault information is collected. Therefore, if the contents of the hardware fixed area on main memory 2 were destroyed due to a software failure, there was a problem in that normal interrupt processing could not be performed and information at the time of failure could not be collected. .

本発明は、IPL時に割込み用のPSWをソフトウェア
から参照できない領域に退避し、システム割込発生時に
これを取り出して障害情報を確実に採取することを目的
としている。
An object of the present invention is to save the interrupt PSW to an area that cannot be referenced by software during IPL, and to take it out when a system interrupt occurs to reliably collect fault information.

〔課題を解決する手段〕[Means to solve problems]

第1図を参照して課題を解決する手段を説明する。 Means for solving the problem will be explained with reference to FIG.

第1図において、中央処理装置1は、各種処理を実行す
るものである。
In FIG. 1, a central processing unit 1 executes various processes.

主記憶2は、システム割込用の新PSW3などを格納す
るハードウェア固定領域、応用プログラムをロードする
応用プログラム域などからなるメモリである。
The main memory 2 is a memory consisting of a hardware fixed area for storing a new PSW 3 for system interrupts, etc., an application program area for loading application programs, and the like.

制御記憶4は、応用プログラムから参照できない領域に
設けた記憶域であって、システム割込用の新PSW5を
退避するものである。
The control memory 4 is a storage area provided in an area that cannot be referenced from application programs, and is used to save the new PSW 5 for system interrupts.

〔作用〕[Effect]

本発明は、第1図に示すように、IPL時に主記憶2上
のハードウェア固定領域にシステム割込用の新PSW3
をロードすると共に、ソフトウェアから参照できない制
御記憶4などに新PSW5を退避し、主記憶2上にロー
ドした応用プログラムによって処理実行中に障害が発生
してシステム割込みが発生した場合、制御記憶4に退避
しておいた新PSW5を取り出して中央処理袋21にセ
ットし、障害情報を採取するようにしている。
As shown in FIG. 1, the present invention stores a new PSW 3 for system interrupts in a hardware fixed area on the main memory 2 during IPL.
At the same time, the new PSW 5 is saved in the control memory 4, etc., which cannot be referenced by the software.If a failure occurs during processing by the application program loaded on the main memory 2 and a system interrupt occurs, the new PSW 5 is saved in the control memory 4. The evacuated new PSW 5 is taken out and set in the central processing bag 21, and failure information is collected.

従って、たとえソフトウェアが主記憶2上のハードウェ
ア固定領域の新PSW3を破壊したとしても、退避して
おいた新PSW5を取り出して中央処理装置1にセット
して障害情報の採取を確実に行うことが可能となる。
Therefore, even if the software destroys the new PSW 3 in the hardware fixed area on the main memory 2, the saved new PSW 5 can be taken out and set in the central processing unit 1 to ensure failure information can be collected. becomes possible.

〔実施例〕〔Example〕

次に、第1図および第2図を用いて本発明の1実施例の
構成および動作を順次詳細に説明する。
Next, the configuration and operation of one embodiment of the present invention will be explained in detail using FIGS. 1 and 2.

第1図において、中央処理装置1は、現psw(プログ
ラム状態語)をセットし、該当する各種処理を実行する
ものである。
In FIG. 1, a central processing unit 1 sets a current psw (program status word) and executes various corresponding processes.

主記憶2は、システム割込用の新PSW3などを格納す
るハードウェア固定領域、システムプログラムをロード
するシステム域、および応用プログラムをロードする応
用プログラム域などからなるメモリである。
The main memory 2 is a memory consisting of a hardware fixed area for storing new PSW 3 for system interrupts, etc., a system area for loading system programs, an application program area for loading application programs, and the like.

制御記憶4ば、応用プログラムから参照できない領域に
設けた記憶域の例であって、本実施例に係わるシステム
割込用の新PSW5を退避するものである。
The control memory 4 is an example of a storage area provided in an area that cannot be referenced from application programs, and is used to save the new PSW 5 for system interrupts according to this embodiment.

次に、第2図を用いて本発明の1実施例の構成の動作を
説明する。
Next, the operation of the configuration of one embodiment of the present invention will be explained using FIG.

第2図において、■は、[PLを行う、これは、計算機
システムを動作させるに先立ち、外部記憶装置から割込
用の新PSW3などの制御情報、システムプログラムな
どを主記憶2上の先頭部分のハードウェア固定領域、シ
ステム域などにロードすることを意味している。
In FIG. 2, ■ performs PL, which means that before operating the computer system, control information such as the new PSW 3 for interrupts, system programs, etc. are transferred from the external storage device to the beginning part on the main memory 2. This means loading it into the hardware fixed area, system area, etc.

■は、新PSWをソフトウェアから参照できない領域へ
退避する。これは、応用プログラムから参照し得ない領
域である制御記憶4、制御バンファ、レジスタなどに新
PSW5を退避することを意味している。
(2) saves the new PSW to an area that cannot be referenced by software. This means that the new PSW 5 is saved in the control memory 4, control buffer, register, etc., which are areas that cannot be referenced from the application program.

■は、プログラムをロードし、実行する。これは、例え
ば第1図主記憶2上の応用プログラム域に応用プログラ
ムをロードし、これによって業務処理を実行することを
意味している。この際、■に示すように、併せて各種情
報(エラー情報など)を収集する。
■Load the program and run it. This means, for example, that an application program is loaded into the application program area on the main memory 2 in FIG. 1, and business processing is executed thereby. At this time, various information (error information, etc.) is also collected as shown in (3).

■は、障害が発生したか否かを判別する。YESの場合
には、■を実行する。NOの場合には、■を実行する。
(2) determines whether or not a failure has occurred. If YES, execute ■. If NO, execute ①.

■は、■で障害発生と判別されたので、退避領域より新
PSW5を読み出し、CPU (中央処理装置1)にセ
ットし、情報収集用の制御プログラムを起動して■で採
取しておいた情報を外部に取り出すなどの情報採取処理
を実行する。
As for ■, it was determined that a failure had occurred in ■, so the new PSW5 was read from the save area, set in the CPU (Central Processing Unit 1), the control program for information collection was started, and the information collected in ■ Execute information collection processing such as extracting the information externally.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、ソフトウェアか
ら参照して得ない領域に障害発生時に使用する新PSW
5を退避し、障害発生時にこの退避しておいた新PSW
5を中央処理装置1にセットして情報収集を行う構成を
採用しているため、たとえ主記憶2上のハードウェア固
定領域に格納されている新PSWが破壊されたとしても
、確実に障害情報を採取することができる。
As explained above, according to the present invention, a new PSW to be used when a failure occurs is provided in an area that cannot be referenced from software.
5, and the new PSW that was saved when a failure occurred.
5 is set in the central processing unit 1 to collect information, even if the new PSW stored in the hardware fixed area on the main memory 2 is destroyed, fault information will be reliably collected. can be collected.

第1図は本発明の1実施例構成図、第2ryJは本発明
の動作説明フローチャート、第3図は従来技術の説明図
を示す。
FIG. 1 is a configuration diagram of one embodiment of the present invention, 2nd ryJ is a flowchart explaining the operation of the present invention, and FIG. 3 is an explanatory diagram of the prior art.

図中、1は中央処理装置、2は主記憶、3.5は新PS
W(プログラム状態語)、4は制御記憶を表す。
In the figure, 1 is the central processing unit, 2 is the main memory, and 3.5 is the new PS.
W (program state word), 4 represents control memory.

Claims (1)

【特許請求の範囲】 障害発生時に割込みによって障害情報を収集するように
構成した情報処理装置において、 IPL時に主記憶(2)上のハードウェア固定領域に障
害発生時の割込用の新PSW(3)をロードすると共に
、ソフトウェアが参照し得ない領域に新PSW(5)を
予め退避し、 主記憶(2)上にロードした応用プログラムによって処
理実行中に障害が発生したことを契機に、上記退避した
新PSW(5)を取り出して中央処理装置(1)にセッ
トし、障害情報を採取するように構成したことを特徴と
する情報処理装置。
[Claims] In an information processing device configured to collect fault information by interrupt when a fault occurs, a new PSW ( 3), the new PSW (5) is saved in advance to an area that cannot be referenced by the software, and when a failure occurs during processing by the application program loaded onto the main memory (2), An information processing apparatus characterized in that the above-mentioned evacuated new PSW (5) is taken out and set in the central processing unit (1), and failure information is collected.
JP1067287A 1989-03-17 1989-03-17 Information processor Pending JPH02244345A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1067287A JPH02244345A (en) 1989-03-17 1989-03-17 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1067287A JPH02244345A (en) 1989-03-17 1989-03-17 Information processor

Publications (1)

Publication Number Publication Date
JPH02244345A true JPH02244345A (en) 1990-09-28

Family

ID=13340615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1067287A Pending JPH02244345A (en) 1989-03-17 1989-03-17 Information processor

Country Status (1)

Country Link
JP (1) JPH02244345A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038197A (en) * 2010-08-10 2012-02-23 Fujitsu Ltd Information processor and interruption control program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332631A (en) * 1976-09-08 1978-03-28 Hitachi Ltd Address controller
JPS6325745A (en) * 1986-07-18 1988-02-03 Nec Corp Output system for system fault information

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332631A (en) * 1976-09-08 1978-03-28 Hitachi Ltd Address controller
JPS6325745A (en) * 1986-07-18 1988-02-03 Nec Corp Output system for system fault information

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038197A (en) * 2010-08-10 2012-02-23 Fujitsu Ltd Information processor and interruption control program
US9009422B2 (en) 2010-08-10 2015-04-14 Fujitsu Limited Information processing apparatus and interrupt control method
US9069742B1 (en) 2010-08-10 2015-06-30 Fujitsu Limited Information processing apparatus

Similar Documents

Publication Publication Date Title
JPH05257712A (en) Microprocessor device and method for restarting automated stop state
JPS6363933B2 (en)
JPH03175537A (en) Error controller for debugging microprocessor
US6141635A (en) Method of diagnosing faults in an emulated computer system via a heterogeneous diagnostic program
JPH02244345A (en) Information processor
JPH09198258A (en) Task stack overflow detecting circuit
JPS6158054A (en) Run away detection of program
JPH09160800A (en) emulator
JP2004013240A (en) Computer system
JPH0651996A (en) Information processor
JPH064836U (en) Information processing equipment
JPH04307642A (en) Microcomputer system
JPS63310040A (en) Data sampling system
JPH0113131B2 (en)
JPS63116239A (en) Stack control system for processor
JPH03296150A (en) Memory dump method
JPH07210421A (en) Debugging method in thread environment
JPH0553879A (en) Program failure information collection method
JPH01191938A (en) Information processor
JPH03204739A (en) Microcomputer
JPS62249242A (en) Computer memory dump method
JPH0355640A (en) Collection system for fault analysis information on peripheral controller
JP2000066923A (en) Control method of all instruction trace in emulator
JPH0378067A (en) Peripheral device control system
JPH0118460B2 (en)