JPH0224473B2 - - Google Patents
Info
- Publication number
- JPH0224473B2 JPH0224473B2 JP57190729A JP19072982A JPH0224473B2 JP H0224473 B2 JPH0224473 B2 JP H0224473B2 JP 57190729 A JP57190729 A JP 57190729A JP 19072982 A JP19072982 A JP 19072982A JP H0224473 B2 JPH0224473 B2 JP H0224473B2
- Authority
- JP
- Japan
- Prior art keywords
- pkg
- series
- probe pins
- series pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はプリント基板上に実装された電子部品
の機能試験を行なうインサーキツトテスタのフイ
クチヤー用プローブに関するものである。
の機能試験を行なうインサーキツトテスタのフイ
クチヤー用プローブに関するものである。
(2) 技術の背景
半導体技術の発達に伴いプリント基板上に搭載
される部品はその点数が多くなり、また小型化さ
れつつある。このような状況のなかでこれらの部
品の外観検査を目視で行なうのは既に困難となつ
ている。このような背景のなかで搭載部品単位毎
の機能試験を行なうインサーキツトテスター（以
下ICTと称す）が検査工程に導入されつつある。
される部品はその点数が多くなり、また小型化さ
れつつある。このような状況のなかでこれらの部
品の外観検査を目視で行なうのは既に困難となつ
ている。このような背景のなかで搭載部品単位毎
の機能試験を行なうインサーキツトテスター（以
下ICTと称す）が検査工程に導入されつつある。
第１図はICTを説明するための図である。同図
において１はICT、２は被試験パツケージ（以下
PKGと称す）、３はICTとPKGとの接続を行なう
ためのフイクチヤーと称する治具である。このフ
イクチヤー３には多数のプローブピン４が埋め込
まれており、プローブピン４の接触によりICT１
とPKG２との接続が行なわれる。なお５はICT
とフイクチヤーを接続するコネクタである。
において１はICT、２は被試験パツケージ（以下
PKGと称す）、３はICTとPKGとの接続を行なう
ためのフイクチヤーと称する治具である。このフ
イクチヤー３には多数のプローブピン４が埋め込
まれており、プローブピン４の接触によりICT１
とPKG２との接続が行なわれる。なお５はICT
とフイクチヤーを接続するコネクタである。
このフイクチヤーは高価であり、しかも１種類
のPKGに１個のフイクチヤーを要するためトー
タルコストが大となるという欠点がある。このた
め１個のフイクチヤーで多種類のPKGに使用で
きフイクチヤーが要望されている。この際プロー
ブピンは１系列パターン上に１個のプローブピン
が接触していれば良く、多種類のPKGにフイク
チヤー共用化を計る際に１プローブピンにて多種
PKGの系列パターンを指示できることがコスト
上望ましい。
のPKGに１個のフイクチヤーを要するためトー
タルコストが大となるという欠点がある。このた
め１個のフイクチヤーで多種類のPKGに使用で
きフイクチヤーが要望されている。この際プロー
ブピンは１系列パターン上に１個のプローブピン
が接触していれば良く、多種類のPKGにフイク
チヤー共用化を計る際に１プローブピンにて多種
PKGの系列パターンを指示できることがコスト
上望ましい。
(3) 従来技術と問題点
次に従来のプローブピン数の最少化方法を例題
により説明する。
により説明する。
いま第２図ａ〜ｃに示す如き３種類のPKGが
あるものとする。各PKGの系列パターンの座標
は次の如くである。ａ図に示すＡ−PKGの系列
パターンにはa1〜a3があり、a1はＸ１，Ｙ５−Ｘ
３，Ｙ５−Ｘ５，Ｙ５−Ｘ５，Ｙ４、a2はＸ３，
Ｙ３−Ｘ１，Ｙ３−Ｘ１，Ｙ１−Ｘ３，Ｙ１、a3
はＸ４，Ｙ１−Ｘ５，Ｙ１である。ｂ図に示すＢ
−PKGの系列パターンにはb1及びb2があり、b1
はＸ１，Ｙ５−Ｘ１，Ｙ３−Ｘ１，Ｙ１−Ｘ５，
Ｙ１、b2はＸ４，Ｙ３−Ｘ５，Ｙ３である。ｃ図
に示すＣ−PKGの系列パターンにはc1〜c4があ
り、c1はＸ１，Ｙ５−Ｘ１，Ｙ１、c2はＸ２，Ｙ
３−Ｘ３，Ｙ３−Ｘ３，Ｙ１、c3はＸ４，Ｙ３−
Ｘ４，Ｙ１、c4はＸ５，Ｙ５−Ｘ５，Ｙ１であ
る。
あるものとする。各PKGの系列パターンの座標
は次の如くである。ａ図に示すＡ−PKGの系列
パターンにはa1〜a3があり、a1はＸ１，Ｙ５−Ｘ
３，Ｙ５−Ｘ５，Ｙ５−Ｘ５，Ｙ４、a2はＸ３，
Ｙ３−Ｘ１，Ｙ３−Ｘ１，Ｙ１−Ｘ３，Ｙ１、a3
はＸ４，Ｙ１−Ｘ５，Ｙ１である。ｂ図に示すＢ
−PKGの系列パターンにはb1及びb2があり、b1
はＸ１，Ｙ５−Ｘ１，Ｙ３−Ｘ１，Ｙ１−Ｘ５，
Ｙ１、b2はＸ４，Ｙ３−Ｘ５，Ｙ３である。ｃ図
に示すＣ−PKGの系列パターンにはc1〜c4があ
り、c1はＸ１，Ｙ５−Ｘ１，Ｙ１、c2はＸ２，Ｙ
３−Ｘ３，Ｙ３−Ｘ３，Ｙ１、c3はＸ４，Ｙ３−
Ｘ４，Ｙ１、c4はＸ５，Ｙ５−Ｘ５，Ｙ１であ
る。
通常の方式にてこの３種類のPKGのプローブ
ピンの位置及び数を求めるとまずＡ−PKGを基
にＸ１，Ｙ５，Ｘ１，Ｙ３，Ｘ４，Ｙ１の３箇所
にプローブピンを立てておけばＡ−PKGの系列
パターンa1〜a3はすべて接触可能である。次にＢ
−PKGの系列パターンをチエツクした際にb1の
系列はＡ−PKG時のプローブピンで流用できる
がb2の系列ができないのでＸ４，Ｙ３にプローブ
ピン箇所を追加する。最後にＣ−PKG時には同
様にc2及びc4の系列がチエツクできないのでＸ
２，Ｙ３，Ｘ５，Ｙ１にプローブピン箇所を追加
する。これで全て完了するが、この際のプローブ
ピン数は合計６本となる。（第３図参照） しかし実際は第４図の如くＸ１，Ｙ５，Ｘ３，
Ｙ３，Ｘ４，Ｙ３，Ｘ５，Ｙ１の４箇所にプロー
ブピンがあればＡ〜ＣのPKGの系列パターンは
全て接触する事になる。このように１PKG当り
数系列パターンであれば目視により容易に４箇所
を求めることができるが実際には１PKG当り約
500〜700の系列パターンがあるため、人手により
最適値を求めることは困難である。
ピンの位置及び数を求めるとまずＡ−PKGを基
にＸ１，Ｙ５，Ｘ１，Ｙ３，Ｘ４，Ｙ１の３箇所
にプローブピンを立てておけばＡ−PKGの系列
パターンa1〜a3はすべて接触可能である。次にＢ
−PKGの系列パターンをチエツクした際にb1の
系列はＡ−PKG時のプローブピンで流用できる
がb2の系列ができないのでＸ４，Ｙ３にプローブ
ピン箇所を追加する。最後にＣ−PKG時には同
様にc2及びc4の系列がチエツクできないのでＸ
２，Ｙ３，Ｘ５，Ｙ１にプローブピン箇所を追加
する。これで全て完了するが、この際のプローブ
ピン数は合計６本となる。（第３図参照） しかし実際は第４図の如くＸ１，Ｙ５，Ｘ３，
Ｙ３，Ｘ４，Ｙ３，Ｘ５，Ｙ１の４箇所にプロー
ブピンがあればＡ〜ＣのPKGの系列パターンは
全て接触する事になる。このように１PKG当り
数系列パターンであれば目視により容易に４箇所
を求めることができるが実際には１PKG当り約
500〜700の系列パターンがあるため、人手により
最適値を求めることは困難である。
(4) 発明の目的
本発明は上記従来の問題点に鑑み、インサーキ
ツトテスターのフイクチヤーを多種類のPKGに
共用するときのプローブピンの最少化方法を提供
することを目的とするものである。
ツトテスターのフイクチヤーを多種類のPKGに
共用するときのプローブピンの最少化方法を提供
することを目的とするものである。
(5) 発明の構成
そしてこの目的は本発明によれば、多種類の被
試験パツケージに共用するインサーキツトテスタ
用フイクチヤーのプローブピン数の最少化方法で
あつて、多種類の被試験パツケージの系列パター
ン上の接続点の座標交差回数表を作成し、次に該
表中の最大数を基準にしてこの接続点を経由して
いる全被試験パツケージの系列パターンを調査
し、該当系列パターンがあればその系列パターン
内にある全接続点座標箇所を前記座標交差回数表
の当該箇所から１を減じ、次いで同様な処理を表
内の数値が全部０となるまで繰返して行ない、各
回で基準となつた座標位置をプローブピンの配設
位置とすることを特徴とするフイクチヤー用プロ
ーブピンの最少化方法を提供することによつて達
成される。
試験パツケージに共用するインサーキツトテスタ
用フイクチヤーのプローブピン数の最少化方法で
あつて、多種類の被試験パツケージの系列パター
ン上の接続点の座標交差回数表を作成し、次に該
表中の最大数を基準にしてこの接続点を経由して
いる全被試験パツケージの系列パターンを調査
し、該当系列パターンがあればその系列パターン
内にある全接続点座標箇所を前記座標交差回数表
の当該箇所から１を減じ、次いで同様な処理を表
内の数値が全部０となるまで繰返して行ない、各
回で基準となつた座標位置をプローブピンの配設
位置とすることを特徴とするフイクチヤー用プロ
ーブピンの最少化方法を提供することによつて達
成される。
(6) 発明の実施例
以下本発明実施例を図面によつて詳述する。
本発明方法は多種類のPKGがあるとき、その
各PKGの系列パターン情報を入力することによ
りプローブピン位置及び数の最適値をミニコンピ
ユータにて求めるものである。以下実施例につい
て述べると、まず全PKGの系列パターン上の接
続点の座標交差回数表を作成する。第５図ａは第
２図に示したＡ，Ｂ，Ｃの３枚のPKGを重ね合
せ各PKGの系列パターンa1〜a3，b1，b2，c1〜c4
を示したものであり、これより第５図ｂの如く座
標交差回数表が作成される。次にこのｂ図中の最
大数を基準（図ではＸ１，Ｙ５）にしてこの接続
点を経由している全PKGの系列パターンを調査
し、該当系列パターンがあればその系列パターン
内にある全接続点座標箇所を図中から１を減ず
る。即ちＸ１，Ｙ５を通る系列パターンはa1，
b1，c1であり、その接続点の座標はa1がＸ３，Ｙ
５，Ｘ５，Ｙ５，Ｘ５，Ｙ４，b1がＸ１，Ｙ３，
Ｘ１，Ｙ１，Ｘ５，Ｙ１，c1がＸ１，Ｙ１である
ので、Ｘ１，Ｙ１よりは２を減じ、Ｘ３，Ｙ５，
Ｘ５，Ｙ５，Ｘ５，Ｙ４，Ｘ１，Ｙ３，Ｘ５，Ｙ
１よりはそれぞれ１を減ずる。従つて第５図ｃの
如くになる。次にｃ図中の最大数を基準（図では
Ｘ３，Ｙ３）にしてこの接続点を経由している全
PKGの系列パターンを調査し、該当系列パター
ンがあればその系列パターン内にある全接続点座
標箇所を図中から１を減ずる。即ち、Ｘ３，Ｙ３
を通る系列パターンは第５図ａより、a2，c2であ
り、その接続点の座標は、a2がＸ１，Ｙ３，Ｘ
１，Ｙ１，Ｘ３，Ｙ１，c2がＸ２，Ｙ３，Ｘ３，
Ｙ１であるので、第５図ｃよりＸ３，Ｙ１、は２
を減じ、Ｘ１，Ｙ３，Ｘ１，Ｙ１，Ｘ２，Ｙ３よ
りそれぞれ１を減ずる。この結果第５図ｄの如く
になる。次にｄ図中の最大数を基準（図ではＸ
４，Ｙ３）にして前回と同様の操作を行なう。即
ち基準Ｘ４，Ｙ３を通る系列パターンはb2，c3で
あり、その接続点の座標はb2がＸ５，Ｙ３，c3が
Ｘ４，Ｙ１であるのでそれぞれ図中の該当箇所よ
り１を減じ第５図ｅとなる。次いでｅ図中の最大
数Ｘ５，Ｙ１を基準として前回と同様な操作を行
う。即ちＸ５，Ｙ１を通る系列パターンはa3及び
c4であり、その接続点の座標はa3がＸ４，Ｙ１，
c4がＸ５，Ｙ５であるのでそれぞれ図中の該当箇
所より１を減ずれば第５図ｆの如く全てが０とな
る。これで処理は終了し、各回の基準となつた全
ての座標Ｘ１，Ｙ５，Ｘ３，Ｙ３，Ｘ４，Ｙ３，
Ｘ５，Ｙ１にプローブピンを立てれば全PKGの
系列パターンがチエツクできることになる。以上
の処理によつて得られたプローブピンのピン数は
全PKGの系列パターンをチエツクできる最少数
である。
各PKGの系列パターン情報を入力することによ
りプローブピン位置及び数の最適値をミニコンピ
ユータにて求めるものである。以下実施例につい
て述べると、まず全PKGの系列パターン上の接
続点の座標交差回数表を作成する。第５図ａは第
２図に示したＡ，Ｂ，Ｃの３枚のPKGを重ね合
せ各PKGの系列パターンa1〜a3，b1，b2，c1〜c4
を示したものであり、これより第５図ｂの如く座
標交差回数表が作成される。次にこのｂ図中の最
大数を基準（図ではＸ１，Ｙ５）にしてこの接続
点を経由している全PKGの系列パターンを調査
し、該当系列パターンがあればその系列パターン
内にある全接続点座標箇所を図中から１を減ず
る。即ちＸ１，Ｙ５を通る系列パターンはa1，
b1，c1であり、その接続点の座標はa1がＸ３，Ｙ
５，Ｘ５，Ｙ５，Ｘ５，Ｙ４，b1がＸ１，Ｙ３，
Ｘ１，Ｙ１，Ｘ５，Ｙ１，c1がＸ１，Ｙ１である
ので、Ｘ１，Ｙ１よりは２を減じ、Ｘ３，Ｙ５，
Ｘ５，Ｙ５，Ｘ５，Ｙ４，Ｘ１，Ｙ３，Ｘ５，Ｙ
１よりはそれぞれ１を減ずる。従つて第５図ｃの
如くになる。次にｃ図中の最大数を基準（図では
Ｘ３，Ｙ３）にしてこの接続点を経由している全
PKGの系列パターンを調査し、該当系列パター
ンがあればその系列パターン内にある全接続点座
標箇所を図中から１を減ずる。即ち、Ｘ３，Ｙ３
を通る系列パターンは第５図ａより、a2，c2であ
り、その接続点の座標は、a2がＸ１，Ｙ３，Ｘ
１，Ｙ１，Ｘ３，Ｙ１，c2がＸ２，Ｙ３，Ｘ３，
Ｙ１であるので、第５図ｃよりＸ３，Ｙ１、は２
を減じ、Ｘ１，Ｙ３，Ｘ１，Ｙ１，Ｘ２，Ｙ３よ
りそれぞれ１を減ずる。この結果第５図ｄの如く
になる。次にｄ図中の最大数を基準（図ではＸ
４，Ｙ３）にして前回と同様の操作を行なう。即
ち基準Ｘ４，Ｙ３を通る系列パターンはb2，c3で
あり、その接続点の座標はb2がＸ５，Ｙ３，c3が
Ｘ４，Ｙ１であるのでそれぞれ図中の該当箇所よ
り１を減じ第５図ｅとなる。次いでｅ図中の最大
数Ｘ５，Ｙ１を基準として前回と同様な操作を行
う。即ちＸ５，Ｙ１を通る系列パターンはa3及び
c4であり、その接続点の座標はa3がＸ４，Ｙ１，
c4がＸ５，Ｙ５であるのでそれぞれ図中の該当箇
所より１を減ずれば第５図ｆの如く全てが０とな
る。これで処理は終了し、各回の基準となつた全
ての座標Ｘ１，Ｙ５，Ｘ３，Ｙ３，Ｘ４，Ｙ３，
Ｘ５，Ｙ１にプローブピンを立てれば全PKGの
系列パターンがチエツクできることになる。以上
の処理によつて得られたプローブピンのピン数は
全PKGの系列パターンをチエツクできる最少数
である。
(7) 発明の効果
以上、詳細に説明したように、本発明のフイク
チヤー用プローブピンの最少化方法はプローブピ
ン数の最少化が実現でき、フイクチヤーの製作工
数及び価格の低減が可能となるといつた効果大な
るものである。
チヤー用プローブピンの最少化方法はプローブピ
ン数の最少化が実現でき、フイクチヤーの製作工
数及び価格の低減が可能となるといつた効果大な
るものである。
第１図はインサーキツトテスターを説明するた
めの図、第２図ないし第４図は従来のフイクチヤ
ー用プローブピンの最少化方法を説明するための
図、第５図は本発明によるフイクチヤー用プロー
ブピンの最少数化方法を説明するための図であ
る。 図面において、ａ，a2，a3……Ａ−PKGの系
列パターン、b1，b2……Ｂ−PKGの系列パター
ン、c1，c2，c3，c4……Ｃ−PKGの系列パターン
をそれぞれ示す。
めの図、第２図ないし第４図は従来のフイクチヤ
ー用プローブピンの最少化方法を説明するための
図、第５図は本発明によるフイクチヤー用プロー
ブピンの最少数化方法を説明するための図であ
る。 図面において、ａ，a2，a3……Ａ−PKGの系
列パターン、b1，b2……Ｂ−PKGの系列パター
ン、c1，c2，c3，c4……Ｃ−PKGの系列パターン
をそれぞれ示す。
Claims (1)
- １ 多種類の被試験パツケージに共用するインサ
ーキツトテスタ用フイクチヤーのプローブピン数
の最少化方法であつて、多種類の被試験パツケー
ジの系列パターン上の接続点の座標交差回数表を
作成し、次に該表中の最大数を基準にしてこの接
続点を経由している全被試験パツケージの系列パ
ターンを調査し、該当系列パターンがあればその
系列パターン内にある全接続点座標箇所を前記座
標交差回数表の当該箇所から１を減じ、次いで同
様な処理を表内の数値が全部０となるまで繰返し
て行ない、各回で基準となつた座標位置をプロー
ブピンの配設位置とすることを特徴とするフイク
チヤー用プローブピンの最少化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190729A JPS5981569A (ja) | 1982-11-01 | 1982-11-01 | フイクチヤ−用プロ−ブピンの最少化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190729A JPS5981569A (ja) | 1982-11-01 | 1982-11-01 | フイクチヤ−用プロ−ブピンの最少化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5981569A JPS5981569A (ja) | 1984-05-11 |
| JPH0224473B2 true JPH0224473B2 (ja) | 1990-05-29 |
Family
ID=16262822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57190729A Granted JPS5981569A (ja) | 1982-11-01 | 1982-11-01 | フイクチヤ−用プロ−ブピンの最少化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5981569A (ja) |
-
1982
- 1982-11-01 JP JP57190729A patent/JPS5981569A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5981569A (ja) | 1984-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6894524B1 (en) | Daisy chain gang testing | |
| JP3191467B2 (ja) | プリント基板検査データ作成方法 | |
| US6040530A (en) | Versatile printed circuit board for testing processing reliability | |
| US6401048B2 (en) | Circuit trace probe and method | |
| JP3193850B2 (ja) | Ｘｙインサーキットテスタのテストポイント決定方法 | |
| JPH0224473B2 (ja) | ||
| JPH07201935A (ja) | プローブカード及び検査方法 | |
| US4328264A (en) | Method for making apparatus for testing traces on a printed circuit board substrate | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JPH01277949A (ja) | メモリ試験方式 | |
| JP2592699B2 (ja) | プリント板実装設計装置 | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| TWI869112B (zh) | Jtag標準接腳測試系統 | |
| JPH02137390A (ja) | 印刷配線板ユニットの製造方法 | |
| JPS6018779A (ja) | インサ−キツトテスタにおけるフイクスチヤチエツク方法 | |
| JPH03241766A (ja) | Ｌｓｉパッケージ | |
| Maunder et al. | Chip Carrier Based Systems and Their Testability | |
| JPH03283599A (ja) | セラミック多層基板の導通検査方法 | |
| JPH0572296A (ja) | 半導体集積回路 | |
| JPH07333297A (ja) | 回路基板と検査治具および検査方法 | |
| JPH11160380A (ja) | 回路基板の試験用ヘッドおよび回路基板の試験方法 | |
| JPH07154053A (ja) | 配線基板の試験方法、その装置および配線基板 | |
| JPH0344580A (ja) | 半導体装置用バイアステスト基板 | |
| JPS587658Y2 (ja) | 印刷回路基板 | |
| JPS63305265A (ja) | 半導体集積回路用故障解析装置 |