JPH02245876A - 高速直列データ獲得モジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はコンピュータデータワード検索に関し、特にデ
ータセットで生じる制御ワードに基づく１組のデータワ
ードを検索するための高速直列データ獲得モジュールに
関する。

［従来の技術］ 試験、評価、および診断装置は、しばしば巨大な量のデ
ジタルデータを生じる。データセットは、データの特別
な型式が制御ワードに近接することによって識別される
ことができるように制御ワードの周りにしばしば群に分
けられる。データのこれら巨大な量を通して所望される
データを選択するための検索のために、データ獲得モジ
ュールが開発されている。通常、これらモジュールはレ
ジスタ内に制御ワードおよびワードカウントを蓄積する
。データは直列に到達する。データ流内の制御ワードは
、制御ワードレジスタと比較される。

各制御ワードに続くデータワードはカウントされる。デ
ータワードが制御ワードレジスタと一致し、データワー
ドカウンタがデータワードレジスタに一致するとき、捕
獲命令は、検出されたワードが捕獲され蓄積されるべき
であることを表すためにデータ蓄積装置に送信する。

［発明の解決すべき課題］ 制御ワードによってｎ１定されるような異なった場所で
生じるワードが捕獲されるべき場合に、付加データ獲得
モジュールは使用される。通常、レジスタ内の値は手動
で変えられる。データ流内の異なった場所で生じる多数
の異なったデータワードが捕獲されるべき場合に、同様
に多数のデータ獲得モジュールが必要とされる。これは
、大量のハードウェア、空間、および費用を必要とする
。

異なったデータワードが別のタスクより１つのタスクの
ために捕獲される場合に、獲得モジュールレジスタ内の
値は変えられなければならない。これは困難であり、手
動でレジスタを調整することにより時間を浪費する・。

レジスタのリセットは、獲得モジュールの数が増加する
につれてますます困難となる。

［課題解決のための手段］ 本発明は、独特のアーキテクチャにおいてランダムアク
セスメモリを使用することによって従来の技術の欠点を
克服する。生じるデータ獲得モジュールは、最小のハー
ドウェアを使用する直列流における多数の異なったデー
タワードのための捕獲命令を発する。それは、同じモジ
ュールが異なったタスクのために迅速に変換できるよう
に、異なったワードを捕獲するために容易に再プログラ
ムされる。最後に、それは安価な部品から構成されるの
で市場において容易に入手できる。

本発明は、内部のデータワードが制御ワードによって識
別されるデータセットに供給されるべき捕獲命令を発す
る。１実施例において、制御ワードは高アドレスを達成
し、データワードは低アドレスを達成する。高および低
アドレスは、共に捕獲されるべき全データのための捕獲
命令を付勢する。

別の実施例において、データセットは直列流としての本
発明のデータ獲得モジュールに到達する。

制御ワードはアドレス可能なメモリアレイ内に蓄積され
たレジスタをアドレスする。データが捕獲されるべきと
き、アドレスされたレジスタ内に蓄積された値は、第２
のアドレス可能なメモリアレイへの高アドレスに対応す
る。各制御ワードに続くデータワードはそれらが到達す
るときカウントされ、カウントは第２のアドレス可能な
メモリアレイへの低アドレスを構成する。高および低ア
ドレスは結合され、第２のメモリアレイ内のレジスタを
アドレスする。第２のアレイのアドレス可能なレジスタ
内に蓄積される値は捕獲命令を構成する。

［実施例］ 第１図は、選択的捕獲データ用に構成される本発明の典
型的なデータセットの基本的なフォーマットを表す。デ
ータセットｌＯは、制御ワード１４によってそれぞれ識
別されるデータワード１２のブロックに分けられる。こ
の実施例において、各ブロックは２５５データワードを
有することができ、全ワードは１６ビツト長である。し
かしながら、すべてのブロックが２２５ワードを有し、
または全１６ビツトが各データワードにおいて使用され
ることは必要ではない。データワードは多種のソースか
ら入来し、異なった情報を表す。通常データは、異なっ
た送信器からワードの直列流で到達する。例えば、デー
タセットが圧力分析からのものである場合に、データワ
ードは異なった場所、１１定時間、および与えられた圧
力から各種の歪計■１定を表すものである。しかしなが
ら、任意のソースからのデータは、第１図において示さ
れるフォーマットにおいてセットとして配置されること
ができる。

データは逐次配置され、実時間において検索されること
ができ、またはそれは静止されメモリ内に蓄積され得る
。

制御ワード１４は、試験からデータを搬送しない。

それは、データワードを識別することのみに作用する。

データワードの各ブロックは、例えば歪計６からのデー
タが制御ワード３の後に第６のデータワード内に常にあ
るように、その識別する制御ワードに次いで予め定めら
れた順序にグループ化される。歪計６からのデータのみ
が所望される場合に、それは制御ワード３に続く第６の
データワードのみ捕獲する必要がある。

複雑なシステムの試験において、データの巨人な量は生
じ得る。そのデータから、数百の異なった型のデータの
みを評価し分析することが必要とされることがある。以
下に示されている本発明の典型的な実施例は、第１図に
示されている構造と類似した構造を具備するデータ流に
より動作するように構成される。１６ビツトワードを使
用する第１図のデータ流フォーマットは、各制御ワード
に続＜２５５個までのデータワードを有する８５．５３
１１ｉ個の制御ワードを収容することができる。これは
、１６００万以上の異なった識別可能なデータピースを
表す。典型的な実施例は、これら６５，５３８個の制御
ワードの２５５個まで選択可能であり、選ばれた制御ワ
ードに続くブロックからの２５５個の任意のデータワー
ドを選択可能である。より多いまたはより少ない制御ワ
ードが選択されるべきである場合、またはデータセット
が第１図のとは異なる場合に、本発明は容易に適応する
ように構成されることができる。

第２図は、本発明の典型的な実施例および関連された部
品のブロック図である。データワードおよび制御ワード
を含む直列データ流は、集合的に表示された外部データ
源２０である外部部品から発生する。

外部データ源２０から入ってくるデータは、ワード類に
直列に到達し、データワードフィルタ２２、ワードスト
ローブ２４、および２個のデータ記憶バッファ２６．２
８に伝達される。この典型的な実施例において、１８ビ
ツトデータおよび制御ワードは、これら部品の４個全部
に１６ビツトラインで並列に伝達される。データワード
フィルタ２２は、制御ワードを第１のランダムアクセス
メモリ（Ｉ？ＡＭ　）　３０゜および制御ワードストロ
ーブ３２に伝達する。これもまた１６ビツト並列ライン
上で為される。第１のＲＡＭ　３０は、８ビット並列ラ
イン上の信号を第２のＲＡＭ　３４に送る。第２のＲＡ
Ｍ　３４は、データ記憶バッファ２８．２８に１ビット
捕獲命令信号を送る。ワードストローブ２４は、ワード
カウンタ３６に１ビツトラインで信号を送る。ワードカ
ウンタ３６は、第２のＲＡＭ　３４に８ビット並列ライ
ン上のそのカウント数を送る。

データ記憶バッファ２６．２８は、ディスクドライブま
たはメモリアレイのようなデータ記憶装置３８に接続さ
れる。捕獲されたデータは、後で処理するためにそれに
蓄積される。その代りに、バッファは直接データ処理装
置に接続され、蓄積されないことも可能である。最後に
、制御装置４０は、第１のＲＡＭ　３０および第２のＲ
ＡＭ　３４に接続される。制御装置４０は、第１および
第２のＲＡＭ　３０．３４に蓄積されるべき値を決定し
、装置が従来良く知られている技術を使用して初期化さ
れるときＲＡＭにその値を人力する。制御装置４０は、
単純な状態マシーンまたは汎用コンピュータであること
ができる。

制御装置４０は、捕獲されたデータを処理することがで
きるように記憶装置３８にまた接続される汎用コンピュ
ータであることが好ましい。その代りに、ＲＡＭ　３０
．３４は非揮発性にまたは配線されることができ、制御
装置４０を必要としないこともできる。

モジュールの動作は、以下のように第３図の特別な例を
使用して最もよく説明される。しかしながら、一般にこ
の典型的な実施例において、データワードの直列流は、
データワードフィルタ２２、ワードストローブ２４、お
よび記憶バッファ２６．２８に伝送される。データワー
ドフィルタ２２は、制御ワードのみが第１のＲＡＭ　３
０および制御ワードストローブ３２に伝送されるように
、出力データワードをろ過する。これは従来よく知られ
ている各種の方法において為されることができる。例え
ば、ワードが制御ワードであるかそれとも残るデータ用
のその他の１５ビツトであるかを表示するために各ｔｅ
ビットワードのｌビットが割当てられ得る。この１ビツ
トが検出されるときはいつも、ワードフィルタ２２は第
１のＲＡＭ　３０および制御ワードストローブ３２に対
応するワードを伝送する。その代りに制御ワードは、コ
ード化されたビットパターンによってまたはデータ流の
それらの場所によって識別されることができる。

第１のｌ？ＡＭ　３０は８ビツトアレイによる（ｉ４キ
ロバイトであり、または別の表現によれば第１のＲＡＭ
はそれぞれの８ビツトの８５，５３６のメモリの位置を
含む。各制御ワードは、８ビツト位置の１つのための１
６ビツトアドレスである。全ての可能な１６ビツト制御
ワードのために、第１のＩ？ＡＭ　３０に８ビツト位置
がある。８ビツト位置は、装置が初期化されるとき、制
御装置４０によってロードされる。各位置に蓄積される
値は、第２のＲＡＭ　３４のブロックを指示するアドレ
スを構成する。アドレスを指示する流出する８ビツトが
人力する１６ビツト制御ワードアドレスよりも実質的に
少ないので、８ビツト位置のほとんどはゼロにさせられ
るであろう。

８ビツト位置のゼロの値は、対応する制御ワードに次い
で選択されるべきデータワードがないことを表示する内
容が全てゼロの第２のＲＡＭ　３４の第１のブロックを
指示する。

第１のＲＡＭ　３０がアドレスされるとき、アドレスさ
れた位置に蓄積される対応する８ビツトポインタは２ビ
ツトアレイごとに６４キロバイトである第２のＲＡＭ　
３４に伝送される。第１のＲＡＭに蓄積される各８ビツ
トポインタは、第２のＲ２Ｈ３４への１６ビツトアドレ
スの最上位桁８ビツトを構成する。第２のＲＡＭ　３４
へのアドレスの余りを構成する低い桁の８ビツトは、ワ
ードカウンタ３６から入力される。

ワードカウンタ３Ｇは、新しいワードがデータ流中に検
出されるたびごとに、ワードストローブ２４からカウン
トパルスを受信する。ワードカウンタはパルスの数を数
え、アドレスの低い方の８ビツトとして第２のＲＡＭ　
３４にそれぞれの新しいカウント数を伝送する。ワード
カウンタはまた、制御ワードストローブ３２に接続され
る。制御ワードストローブは、制御ワードがデータ流に
起こるたびごとに、ワードカウンタ３Ｂにリセット信号
を送る。リセット信号はカウンタをゼロにする。その結
果、ワードカウンタ３６は各制御ワードが検出されると
きゼロから再びカウントを始める。ワードカウンタ３Ｂ
によって伝送される８ビツトの下位桁アドレスはそれ故
、それにより各データワードが先にある制御ワードに続
く場所の数に対応する。第１のデータワードはカウント
１に対応し、第２のワードはカウント２に対応し、同様
に２５５まで続く。

要するに、第１のＲＡＭ　３０からの各８ビツトポイン
タは、第２のＲＡＭ　３４中の２５５の２ビツト位置の
ブロックまでを指示する。第２のｌ？ＡＭ　３４におい
て、ワードカウンタ３６からの８ビ・ソトカウントと共
に第１のＲＡＭ　３０からの８ビツトアドレスによって
アドレスされる各２ビツトのアドレス可能なメモリ位置
は、２個の１ビツト捕獲命令レジスタを有する。捕獲命
令は、対応する位置に捕獲ビットが蓄積されているか否
かによってワードを捕獲し、それをデータ記憶装置に送
るデータ記憶ノ〈ソファに命令する。例えば、１が捕獲
命令位置の第１のビットに蓄積され、ゼロは同じ捕獲命
令位置の第２のビットに蓄積される場合に、第１のデー
タノくソファ２Ｇは対応するデータワードを捕獲し、第
２のデータバッファ２Ｂはしない。各アドレスのための
捕獲命令レジスタの数は、データノくソファの数に適応
するように修正される。２個のノ〈・ソファ４よ、どの
ようにしてデータの２個の異なった組が従属のデータ流
から同時に捕獲されることができる力＼を、例示するた
めに示されている。しかじな力（らもつと多くの、或い
はもつと少ない）くソファ力（異なるデータの組の捕獲
のために設けられてもよ丸亀。

第３図を参照にして、次の実施例を考察する。

捕獲規準の仮定する部分は、制御ワード５に続く第１、
第２、第５、および第８のデータワードが第１のデータ
バッファ２Ｂによって捕獲されるべきことであり、制御
ワード５に続く第２および第５のデータワードが第２の
データバッファ２８によって捕獲されるべきでことであ
る。第３図は、これに到達する第１および第２のピ＾Ｍ
のための配置を示す図である。

第１のＲＡＭ　３０において、位置５は２進法において
値“２”　　（第３図ではｌＯ進法で示されている）を
含む。位置５は、それが生じるときはいつでも制御ワー
ド５によって直接アドレスされるであろう。“２″は、
上部のアドレスとして、この場合において２５６位置の
第２のブロック、位置２５Ｂ乃至５１１を指示する第２
のＲＡＭ　３４に伝送される。

２５１１位置の第２のブロックから個々の位置を選択す
るために、低いアドレスは必要とされる。低いアドレス
はワードカウンタ３６から到達し、単に対応するデータ
ワードのカウントである。カウンタは、制御ワードが生
じるごとにワードストローブ２４によってリセットされ
る。したがって、各制御ワードに続く第１のワードは、
その８ビツトの低いアドレスライン上の２進法の“１”
を送るためにワードカウンタに送らせる。上部のアドレ
ス“２“と共に低いアドレス“１”は、位置２５７に直
接アクセスする。

図が示すように、この実施例において位置２５７は、制
御ワード５、データワード１に対応し、第２のバッファ
２８のためのビット捕獲命令はないが第１のバッファ２
６のための可能なｌビット捕獲命令を含む。したがって
、制御ワード５に続く第１のデータワードは第１のバッ
ファ２Ｂによって捕獲されるが、第２のバッファ２８で
は捕獲されない。

第３図の第２のＲＡＭ　３４の図に示されるように、第
３、第４、第６および第７のデータワードは、位置２５
９　、２６０　、２６２　、２６３　、２６４において
捕獲命令がゼロであるので、捕獲されない。位置２５６
は制御ワード５に対応する。制御ワードが捕獲されるべ
きでないので、それは同様にゼロを含む。第５のワード
用のレジスタ２８１は、第２のワードと同様にそれが両
方のバッファによって捕獲されるように、両方のバッフ
ァのための捕獲命令を含む。

データワード８は、第１のバッファ２６によってのみ捕
獲されるようにレジスタ２６４をトリガーする。

したがって、第１および第２のＲＡＭ　３０．３４の配
置は、上記捕獲規準を構成する。もちろん、同様のまた
はそのほかの捕獲規準を構成する多数のその他の配置は
可能である。

制御ワード５に続く残りのデータワードのための捕獲命
令は、同じ方法において第２のＲＡＭ　３４の位置２５
６乃至５１１の第２の位置ブロックにおいて蓄積される
。第２のＲＡＭ　３４の位置０乃至２５５の第１の位置
ブロックは、選択されるべきでないデータワードから全
制御ワードのために保留される。

換言すれば、データが捕獲されるべきでない全制御ワー
ドは、２５Ｂ位置の第１のブロックを示す第１のＲＡＭ
　３０の位置をアドレスする。ｆｆ１３図において、こ
の制御ワードは制御ワード０，２，３．４である。捕獲
されるべきであるが制御ワードに続くデータワード用の
捕獲命令は、第２のＲＡＭ　３４の２５６レジスタのそ
の他のブロック上に配置される。

本発明は、データワードの大きい数が最大限の数から選
択されるべきとき、非常に有効とされる。

第１のＲＡＭ　３０用の８ビツトアレイによる６４キロ
バイトおよび第２のＲＡＭ　３４用の２とットアレイに
よる６４キロバイトを使用することにより、典型的な実
施例が、６５．５３Ｂまでの異なった制御ワードを含む
装置において２５５までの異なった制御ワードに続く任
意の２５５データワードを選択することができる。

装置はまた、同じ８ビツトポインタまたは上部のアドレ
ス上に２個の制御ワードをマツプすることによって、２
５５以上の制御ワードからのデータワードを捕獲するよ
うに、制御装置４０によってプログラムされることがで
きる。第１のＲＡＭ　３０が単に８ビツトポインタ上の
１６ビツト制御ワードを第２のＲＡＭ　３４の位置のブ
ロックに配置するので、位置の同じブロック上に１以上
の制御ワードを配置することが可能である。

例えば、第３図の例において使用される捕獲規準を仮定
することはまた、制御ワード１８０に続いて第１、第２
、第５、第８のワードが捕獲されることを必要とする。

その後、また捕獲規準の第１８０の制御ワードに続くこ
れらのデータワードを含むために、１つは第２のＲＡＭ
　３４の第５および第１８０のアドレス可能な位置上に
同じ上部のアドレス′２′を単に書込む。第２のＲＡＭ
　３４の同じ捕獲命令は、第５の制御ワードに続くデー
タワードおよび第１８０の制御ワードに続くデータワー
ドの両者のために使用される。制御ワードがデータを識
別するために必要とされる場合に、１つは第２のＲＡＭ
　３４を上述の２重配置の使用の代りにより多くの捕獲
命令を適応させるように大きくすることができる。典型
的な実施例の細部は、多いまたは少ないデータワードを
選択しまたはデータ流の異なった型式を適応するように
容易に修正されることができる。

さらに本発明は、異なったバッファとデータ記憶装置に
適応するように構成されることができる。

典型的な実施例は、第２のＲＡＭ　３４の２個の捕獲命
令を使用する。これは、異なった捕獲命令信号を２個の
バッファのそれぞれに送られるようにさせる。２個のバ
ッファは、２個の異なったデータの組が単一の従属デー
タ流から捕獲されることができるように、典型的な実施
例用に選ばれた。第２のｌ？ＡＭ　３４のレジスタのビ
ットの数を増加または減少することによって、バッファ
の数はまた増加または減少されることができる。バッフ
ァは、異なったバッファが異なったデータ記憶装置用の
データを捕獲するように配置されることもできる。１対
のバッファはディスク駆動のためのデータを捕獲するこ
とができ、第２の対は直接の分析のためのデータを捕獲
することができ、第３の対は表示のためのデータを捕獲
することができる。データはまた捕獲され、異なった記
憶装置に蓄積される。

本発明はまた、ＲＡＭを使用しないで構成されることが
できる。異なったデジタル信号に応じる１つのデジタル
信号を生成する任意の装置が使用されることができる。

ＲＡＭはその簡単性、速度、価格およびプログラム容易
性のために選択される。

上述されたように、第１および第２のＲＡ　Ｍに蓄積さ
れた値は、データワードが捕獲されるべきであり、バッ
ファがそれを捕獲すべきであることを完全に決定する。

換言すれば、これらのレジスタは捕獲規準をもたらす。

しかしながら、第１および第２のＲＡＭ中の値は容易に
変えられる。制御装置４０は、異なった捕獲規準が所望
されるときはいつでも第１および第２のｌ？ＡＭに新し
い値を書込む。

制御装置４０はコンピュータ、単一のプロセッサまたは
手動のセットスイッチでさえもあることができる。ＲＡ
Ｍレジスタ中の値を設定するためのこれらの装置の使用
はよく知られている。

捕獲されたデータを分析するコンピュータが、第１およ
び第２のＲＡＭの設定を制御するコンピュータと同じで
あるとき、柔軟性は増加される。唯一のコンピュータは
、２つのタスクが異なった捕獲規準を必要とする場合で
さえも、順番に２つの異なったタスクを実行するようプ
ログラムされることができる。コンピュータは、第１お
よび第２のＲＡＭのための設定を使用して第１のタスク
を実行し、その後ｊ？ＡＭをリセットし、第１および第
２のＲＡＭのための異なった設定を使用して第２のタス
クを実行する。

本発明は、故障検査および保守のために航空機およびミ
サイル試験からデータを得るのに特によく適している。

しかしながら、多大な数の異なったデータワードが、デ
ータワードの大きいパレットから選択されるべきである
ような場合には適用されることができる。

本発明の一実施例のみを示しているが、それによって特
許請求の範囲を限定するものではない。

典型的な実施例の多く変化および修正が、本発明の技術
的範囲を逸脱することなく実行されることが理解される
べきである。

ツク図である。

第３図は、本発明のメモリのための典型的な配置を示す
ブロック図である。

ｌＯ・・・データセット、１２・・・データワード、１
４・・・制御ワード、２０・・・データ源、２６．２８
・・・バッファ、３０゜３４・・・ＲＡＭ　、３８・・
・データ記憶装置、４ｏ・・・制御装置。

Claims (13)

【特許請求の範囲】
1. （１）データワードの群が制御ワードによって識別され
   、装置が、 データが捕獲されるべきであるデータの群を識別する各
   制御ワード用の高アドレスを発生する手段と、 捕獲されるべき各データワード用の低アドレスを発生す
   る手段と、 組合わせにおいて高アドレスおよび低アドレスに応答す
   る捕獲命令を発生する手段とを含むデータセットに与え
   られるための捕獲命令を発生する装置。
2. （２）高アドレスを発生する手段が、アドレス可能なメ
   モリバンクを含む請求項１記載の装置。
3. （３）アドレス可能なメモリバンクがアドレスとして制
   御ワードを使用し、各制御ワードアドレス位置に対応す
   る高アドレスを蓄積する請求項２記載の装置。
4. （４）高アドレスが、異なった捕獲規準に適応するよう
   に変えられることができる請求項３記載の装置。
5. （５）低アドレスを発生する手段がワードカウンタを含
   む請求項１記載の装置。
6. （６）ワードカウンタが、制御ワードが検出されるごと
   にリセットされる請求項５記載の装置。
7. （７）捕獲命令を発生する手段が第２のアドレス可能な
   メモリバンクを含む請求項１記載の装置。
8. （８）第２のアドレス可能なメモリバンクが、高アドレ
   スおよび低アドレスの組合わせによって識別される位置
   ごとに少なくとも１つの捕獲命令を蓄積する請求項７記
   載の装置。
9. （９）捕獲命令、低アドレス、および高アドレスが、異
   なった捕獲規準に適応するように変えられることができ
   る請求項８記載の装置。
10. （１０）制御ワードに対応する位置で高アドレスが蓄積
    される第１のランダムアクセスメモリと、低アドレスを
    発生するためのワードカウンタと、高アドレスおよび低
    アドレスの組合わせに対応する位置に蓄積される少なく
    とも捕獲命令を有する第２のランダムアクセスメモリと
    を含むデータワードの群が制御ワードによって識別され
    るデータセットに与えられるための捕獲命令を発生する
    装置。
11. （１１）ワードカウンタが、制御ワードが検出されるご
    とにリセットされる請求項１０記載の装置。
12. （１２）制御ワードが高アドレスより多いビットを含む
    請求項１０記載の装置。
13. （１３）高アドレスおよび低アドレスが、任意の捕獲命
    令より多いビットを含む請求項８記載の装置。