JPH02246230A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH02246230A JPH02246230A JP6640089A JP6640089A JPH02246230A JP H02246230 A JPH02246230 A JP H02246230A JP 6640089 A JP6640089 A JP 6640089A JP 6640089 A JP6640089 A JP 6640089A JP H02246230 A JPH02246230 A JP H02246230A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- charge transfer
- potential
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002356 single layer Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005685 electric field effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電荷転送装置に関し、更に詳述すれば、単層電
極構造でも転送効率が劣化されない電荷転送装置に関す
る。
極構造でも転送効率が劣化されない電荷転送装置に関す
る。
（従来技術）
電荷転送装置として、例えば第６図に図示するように、
半導体基板１上に設けられた転送電極２が２層の重ね合
わせポリシリコン構造により設けられた埋込みチャネル
ＣＣＤがある。
半導体基板１上に設けられた転送電極２が２層の重ね合
わせポリシリコン構造により設けられた埋込みチャネル
ＣＣＤがある。
このような電極構造では、複雑な配列構造を有するＣＣ
Ｄにおいて設計を容易にする反面、デバイス作成プロセ
スの増加により、製造コストを上昇させた。
Ｄにおいて設計を容易にする反面、デバイス作成プロセ
スの増加により、製造コストを上昇させた。
（発明が解決しようとする課題）
上記欠点を解消するには、転送電極を第７図に示すよう
な単層構造に設ければ良い訳である。
な単層構造に設ければ良い訳である。
しかしこのような単層構造のデバイスでは、第８図の電
位分布図に示すとおり、第７図のＢ−Ｂ’線で示す電極
ギャップにおける表面電位が、電荷の存在しない状態で
隣の電極下のチャネル電位に相当する高い電位に維持さ
れる。しかし、この領域にはバイアスが印加できないた
め、電位井戸となる空乏領域を形成しにくく、従って、
転送効率は劣化された。
位分布図に示すとおり、第７図のＢ−Ｂ’線で示す電極
ギャップにおける表面電位が、電荷の存在しない状態で
隣の電極下のチャネル電位に相当する高い電位に維持さ
れる。しかし、この領域にはバイアスが印加できないた
め、電位井戸となる空乏領域を形成しにくく、従って、
転送効率は劣化された。
本発明の目的は、上記事情に鑑みなされたもので、ポリ
シリコン転送電極を一層に設けても転送電極下の基板表
面が空乏化され、転送効率の劣化を生じない電荷転送装
置を提供することにある。また、単層構造とすることに
より、製造コストの低減がはかれる電荷転送装置を提供
することにある。
シリコン転送電極を一層に設けても転送電極下の基板表
面が空乏化され、転送効率の劣化を生じない電荷転送装
置を提供することにある。また、単層構造とすることに
より、製造コストの低減がはかれる電荷転送装置を提供
することにある。
（課題を解決するための手段）
すなわち、本発明の上記目的は、埋込みチャネルＣＣＤ
から成る電荷転送装置において、縁電界効果を生じるギ
ャップ幅を隔てて複数配設された単層構造の転送電極と
、前記ギャップ幅を有する電極ギャップに対応する埋込
みチャネルの少なくとも表面に前記転送電極とのセルフ
・アラインにより前記埋込みチャネルと反対導電型の不
純物注入領域を設けたことを特徴とする電荷転送装置に
より達成される。
から成る電荷転送装置において、縁電界効果を生じるギ
ャップ幅を隔てて複数配設された単層構造の転送電極と
、前記ギャップ幅を有する電極ギャップに対応する埋込
みチャネルの少なくとも表面に前記転送電極とのセルフ
・アラインにより前記埋込みチャネルと反対導電型の不
純物注入領域を設けたことを特徴とする電荷転送装置に
より達成される。
電極ギャップ下のチャネル領域に、埋込みチャネルと反
対導電型の不純物が注入された領域を設けたことにより
、この領域が隣りの電極下と異なる電位井戸を形成でき
、且つ縁電界効果による影響を受けたポテンシャル電位
に維持される。この結果、電極ギャップに対応したチャ
ネルが実質的に空乏領域を形成して、電荷転送の劣化を
阻止できる。
対導電型の不純物が注入された領域を設けたことにより
、この領域が隣りの電極下と異なる電位井戸を形成でき
、且つ縁電界効果による影響を受けたポテンシャル電位
に維持される。この結果、電極ギャップに対応したチャ
ネルが実質的に空乏領域を形成して、電荷転送の劣化を
阻止できる。
（実施例）
以下、本発明の実施例を図面を参照して説明する。
第１図に示す１実施例において、本発明の電荷転送装置
は、ｐ形半導体基板１０の上に、薄いｎ型の半導体層１
１を成長させた埋込みチャネルＣＣＤとして構成され、
該半導体層１１上に酸化膜１２を介して単層構造のポリ
シリコン転送電極１３が配置されている。
は、ｐ形半導体基板１０の上に、薄いｎ型の半導体層１
１を成長させた埋込みチャネルＣＣＤとして構成され、
該半導体層１１上に酸化膜１２を介して単層構造のポリ
シリコン転送電極１３が配置されている。
前記ポリシリコン転送電極１３はフォト・エツチングに
より形成され、後述する所定の微小間隔を隔てて配列さ
れている 前記微小間隔は、縁電界効果を生じさせることのできる
１μｍ以下の間隔に設けられて電極ギャップ１４を構成
している。
より形成され、後述する所定の微小間隔を隔てて配列さ
れている 前記微小間隔は、縁電界効果を生じさせることのできる
１μｍ以下の間隔に設けられて電極ギャップ１４を構成
している。
更に、前記電極ギャップ１４に対応したチャネル領域に
は、転送電極とのセルフ・アラインにより前記埋込みチ
ャネルと反対導電型のｐ型不純物が浅くドープされ、電
極下と異なるｎ−領域を設けている。
は、転送電極とのセルフ・アラインにより前記埋込みチ
ャネルと反対導電型のｐ型不純物が浅くドープされ、電
極下と異なるｎ−領域を設けている。
このように構成された電荷転送装置の隣合う３ツノ電極
１３＋、１３ｚ、１３３に、Ｖｌ ＜Ｖ２ ＜Ｖｚの大
きさの電圧が印加されると、第２図及び第３図に示すポ
テンシャル・プロファイルが得られる。
１３＋、１３ｚ、１３３に、Ｖｌ ＜Ｖ２ ＜Ｖｚの大
きさの電圧が印加されると、第２図及び第３図に示すポ
テンシャル・プロファイルが得られる。
すなわち、第１図のＡ−Ａ’線で示す電極１３＋と、ｃ
−ｃ’線で示す電極１３２では、ｖ、＜Ｖ。
−ｃ’線で示す電極１３２では、ｖ、＜Ｖ。
の電圧印加により、電極１３２下の電位井戸が深く形成
される。一方、Ｂ−Ｂ’で示す電極ギャップ表面のチャ
ネル電位は、前記画電極１３＋、１３ｚに電圧が印加さ
れない場合でもドーピング・レベルの違いにより該画電
極下のポテンシャル電位と異なった深さに設けられるが
、更に、前記画電極１３＋、１３ｇからの緑電界効果を
受けて、電荷転送方向に傾斜した深さのポテンシャル電
位が設定される。同様に、ｃ−ｃ’線で示す電極１３２
と、Ｅ−Ｅ’線で示す電極１３スでは、ｖ２ ＜Ｖ３の
電圧印加により、電極１３３下の電位井戸が深く形成さ
れる。一方、Ｄ−Ｄ’線で示す電極ギャップ表面のチャ
ネル電位は、前記画電極１３ｚ、１３ｚからの縁電界効
果を受けて電荷転送方向に傾斜される。
される。一方、Ｂ−Ｂ’で示す電極ギャップ表面のチャ
ネル電位は、前記画電極１３＋、１３ｚに電圧が印加さ
れない場合でもドーピング・レベルの違いにより該画電
極下のポテンシャル電位と異なった深さに設けられるが
、更に、前記画電極１３＋、１３ｇからの緑電界効果を
受けて、電荷転送方向に傾斜した深さのポテンシャル電
位が設定される。同様に、ｃ−ｃ’線で示す電極１３２
と、Ｅ−Ｅ’線で示す電極１３スでは、ｖ２ ＜Ｖ３の
電圧印加により、電極１３３下の電位井戸が深く形成さ
れる。一方、Ｄ−Ｄ’線で示す電極ギャップ表面のチャ
ネル電位は、前記画電極１３ｚ、１３ｚからの縁電界効
果を受けて電荷転送方向に傾斜される。
なお、前記電極ギャップ幅が大きければＢ−Ｂ’線及び
Ｄ−Ｄ’線におけるポテンシャル電位は一敗するが、電
極ギャップ部が狭いため夫々隣接する電極の縁電界効果
により一敗しなくなる。
Ｄ−Ｄ’線におけるポテンシャル電位は一敗するが、電
極ギャップ部が狭いため夫々隣接する電極の縁電界効果
により一敗しなくなる。
上記のように構成した電荷転送装置は、薄いｎ型の半導
体層１１が、図示しないｎ９拡散領域によって形成され
る入出力ダイオードに加わる正電圧によって逆バイアス
されると、基板内に空乏領域を設けて埋込みチャネルを
形成する。そして、各領域に既述したとおりのポテンシ
ャル電位を設けて、電荷の転送を好適に行う。
体層１１が、図示しないｎ９拡散領域によって形成され
る入出力ダイオードに加わる正電圧によって逆バイアス
されると、基板内に空乏領域を設けて埋込みチャネルを
形成する。そして、各領域に既述したとおりのポテンシ
ャル電位を設けて、電荷の転送を好適に行う。
第４図乃至第５図は、本発明の他の実施例を図示したも
ので、前記第１の実施例と同様の構成による１層ポリシ
リコン転送電極１３が設けられている。
ので、前記第１の実施例と同様の構成による１層ポリシ
リコン転送電極１３が設けられている。
前記第１の実施例との差異は、転送電極とのセルファラ
インにより電極ギャップ１４の表面に、十分な濃度をも
つ埋込みチャネルと反対導電型のｐ型不純物を浅くイオ
ン注入し、この領域の表面電位を基板電位に固定してい
る。この結果、表面のｐ型不純物領域は一定電位の電送
ゲートとして作用して、より明瞭な空乏領域が形成でき
る。
インにより電極ギャップ１４の表面に、十分な濃度をも
つ埋込みチャネルと反対導電型のｐ型不純物を浅くイオ
ン注入し、この領域の表面電位を基板電位に固定してい
る。この結果、表面のｐ型不純物領域は一定電位の電送
ゲートとして作用して、より明瞭な空乏領域が形成でき
る。
（発明の効果）
以上記載したとおり、本発明の電荷転送装置によれば、
ポリシリコン転送電極を単層構造に設けても、電極ギャ
ップ下に設けた埋込みチャネルと反対導電型の不純物領
域により空乏層が形成され、且つ縁電界効果により電荷
転送方向に傾斜した電位井戸が設けられるため、転送効
率の高いＣＣＤを実現できる。
ポリシリコン転送電極を単層構造に設けても、電極ギャ
ップ下に設けた埋込みチャネルと反対導電型の不純物領
域により空乏層が形成され、且つ縁電界効果により電荷
転送方向に傾斜した電位井戸が設けられるため、転送効
率の高いＣＣＤを実現できる。
また、転送電極を単層とすることにより、製造コストが
低減される。
低減される。
第１図は本発明の１実施例による電荷転送装置の垂直断
面図、第２図は前記転送装置の電位分布図、第３図は更
に前記転送装置のポテンシャル図、第４図は本発明の他
の実施例による電荷転送装置の垂直断面図、第５図は第
４図の電荷転送装置のポテンシャル図、第６図は従来の
埋込みチャネルＣＣＤの垂直断面図、第７図は単層電極
構造のデバイス断面図、第８図は第７図に示すデバイス
のポテンシャル図である。 １０・−・ｐ型半導体基板、 １１−−−− ｎ型の半導体層（埋込みチャネル）、１
２− 酸化膜、 １３−・ポリシリコン転送電極、 １４・−電極ギャップ 第 ３ 図 第 １ 図 第 図 第 図 第 図
面図、第２図は前記転送装置の電位分布図、第３図は更
に前記転送装置のポテンシャル図、第４図は本発明の他
の実施例による電荷転送装置の垂直断面図、第５図は第
４図の電荷転送装置のポテンシャル図、第６図は従来の
埋込みチャネルＣＣＤの垂直断面図、第７図は単層電極
構造のデバイス断面図、第８図は第７図に示すデバイス
のポテンシャル図である。 １０・−・ｐ型半導体基板、 １１−−−− ｎ型の半導体層（埋込みチャネル）、１
２− 酸化膜、 １３−・ポリシリコン転送電極、 １４・−電極ギャップ 第 ３ 図 第 １ 図 第 図 第 図 第 図
Claims (1)
- 埋込みチャネルＣＣＤから成る電荷転送装置において
、縁電界効果を生じるギャップ幅を隔てて複数配設され
た単層構造の転送電極と、前記ギャップ幅を有する電極
ギャップに対応する埋込みチャネルの少なくとも表面に
前記転送電極とのセルフ・アラインにより前記埋込みチ
ャネルと反対導電型の不純物注入領域を設けたことを特
徴とする電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6640089A JPH02246230A (ja) | 1989-03-20 | 1989-03-20 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6640089A JPH02246230A (ja) | 1989-03-20 | 1989-03-20 | 電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246230A true JPH02246230A (ja) | 1990-10-02 |
Family
ID=13314725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6640089A Pending JPH02246230A (ja) | 1989-03-20 | 1989-03-20 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246230A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49103578A (ja) * | 1973-02-02 | 1974-10-01 |
-
1989
- 1989-03-20 JP JP6640089A patent/JPH02246230A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49103578A (ja) * | 1973-02-02 | 1974-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448611B1 (en) | High power semiconductor device and fabrication method thereof | |
| US11764294B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JPH0336311B2 (ja) | ||
| US6562666B1 (en) | Integrated circuits with reduced substrate capacitance | |
| JPH0783119B2 (ja) | 電界効果トランジスタ | |
| EP0462270B1 (en) | Method of using a semiconductor device comprising a substrate having a dielectrically isolated semiconductor island | |
| US5440165A (en) | Semiconductor device with means for suppressing electric fields | |
| US6040609A (en) | Process for integrating, in a single semiconductor chip, MOS technology devices with different threshold voltages | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| JPH11312805A (ja) | 半導体装置 | |
| US5508545A (en) | Semiconductor device including a pair of transistors having a common channel region, and method of making the same | |
| US5976942A (en) | Method of manufacturing a high-voltage semiconductor device | |
| US20050104124A1 (en) | Semiconductor device | |
| JPH055179B2 (ja) | ||
| EP1498956A1 (en) | Semiconductor element and manufacturing method thereof | |
| JP3768656B2 (ja) | 半導体装置 | |
| JPH0714050B2 (ja) | 電荷転送デバイス | |
| KR100464379B1 (ko) | 전력 모스 트랜지스터를 갖는 반도체소자의 제조방법 | |
| KR100587605B1 (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| JP2817285B2 (ja) | 電界効果型トランジスタ | |
| KR100252747B1 (ko) | 플래쉬메모리소자및그제조방법 | |
| JPH1012876A (ja) | 半導体装置 | |
| JP2765142B2 (ja) | 半導体装置の製造方法 | |
| KR100255126B1 (ko) | 수평형 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH11238812A (ja) | マスクｒｏｍセル及びその製造方法 |