JPH02251780A - レーダ表示装置 - Google Patents
レーダ表示装置Info
- Publication number
- JPH02251780A JPH02251780A JP7432489A JP7432489A JPH02251780A JP H02251780 A JPH02251780 A JP H02251780A JP 7432489 A JP7432489 A JP 7432489A JP 7432489 A JP7432489 A JP 7432489A JP H02251780 A JPH02251780 A JP H02251780A
- Authority
- JP
- Japan
- Prior art keywords
- radar
- frame memory
- symbol display
- display frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、外部から入力されるレーダ画像と文字や図
形などのシンボルを重ねて表示するラスタ走査方式によ
るレーダ表示装置におけるレーダ画像とシンボルの画像
合成に関するものである。
形などのシンボルを重ねて表示するラスタ走査方式によ
るレーダ表示装置におけるレーダ画像とシンボルの画像
合成に関するものである。
第2図は、レーダシステムにおけるラスタ走査方式によ
るレーダ表示装置の構成図である。図において、(1)
は、レーダシステム全体を制御する計算機などから入力
される信号により1文字や図形などのシンボルを生成す
るために必要なデータを発生するインタフェース部、(
2)は、インタフェース部(11よシ出力されるデータ
により、シンボルの表示データを発生するグラフィック
・プロセッサ部、(3)は、グラフィック・プロセッサ
部(2)より出力されるシンボルの表示データを記憶す
るシンボル表示用フレームメモリ部、(4は、外部から
入力されるレーダ画像をラスタ走査方式による表示装置
に表示するために走査変換を行う走査変換部。
るレーダ表示装置の構成図である。図において、(1)
は、レーダシステム全体を制御する計算機などから入力
される信号により1文字や図形などのシンボルを生成す
るために必要なデータを発生するインタフェース部、(
2)は、インタフェース部(11よシ出力されるデータ
により、シンボルの表示データを発生するグラフィック
・プロセッサ部、(3)は、グラフィック・プロセッサ
部(2)より出力されるシンボルの表示データを記憶す
るシンボル表示用フレームメモリ部、(4は、外部から
入力されるレーダ画像をラスタ走査方式による表示装置
に表示するために走査変換を行う走査変換部。
(団は、走査変換部(41で走査変換されたレーダ画像
データを記憶するレーダ表示用フレームメモリ部。
データを記憶するレーダ表示用フレームメモリ部。
(6)は、シンボル表示用フレームメモリ部(3)に記
憶されたシンボルの表示データ及びレーダ表示用フレー
ムメモリ部(51に記憶されたレーダ画像データを読み
出すタイミング11tIJ御信号を発生するタイミング
制御部、(71は、タイミング制御部(嚇によ〕。
憶されたシンボルの表示データ及びレーダ表示用フレー
ムメモリ部(51に記憶されたレーダ画像データを読み
出すタイミング11tIJ御信号を発生するタイミング
制御部、(71は、タイミング制御部(嚇によ〕。
シンボル表示用フレームメモリ部(3)から読み出され
たシンボルの表示データとレーダ表示用フレームメモリ
部(5)から読み出されたレーダ画像データとを画像合
成し1表示部号を発生する画像合成部。
たシンボルの表示データとレーダ表示用フレームメモリ
部(5)から読み出されたレーダ画像データとを画像合
成し1表示部号を発生する画像合成部。
+8)a、画像合成部(71よ〕出力される表示信号に
より、レーダ画像とシンボルを表示する表示部、8は、
レーダシステム全体を制御する計算機などから入力すれ
る信号、Rは、外部から入力寧れるレーダ画t8Dは、
シンボル表示用フレームメモリ部(3)から読み出され
たシンボルの表示データ。
より、レーダ画像とシンボルを表示する表示部、8は、
レーダシステム全体を制御する計算機などから入力すれ
る信号、Rは、外部から入力寧れるレーダ画t8Dは、
シンボル表示用フレームメモリ部(3)から読み出され
たシンボルの表示データ。
RDFi、 レーダ表示用フレームメモリ部(5)か
ら読み出されたレーダthiOIVデータ、Dq、表示
信号である・ 第3図は、第2図のラスタ走査方式によるレーダ表示装
置における従来の画像合成部fflの構成図である。図
において、 (71,8D、RD及びDは第2図と同じ
であj*、to+は、シンボル表示用フレームメモリ部
(3)から読み出されたシンボルの表示データ8D及び
レーダ表示用フレームメモリ部(5)から絖み出された
レーダ画像データRDを保持するレジスタ、鱒は、レジ
スタ(91に保持されたシンボルの表示データとレーダ
画像データとの論理和をとるORゲートである。
ら読み出されたレーダthiOIVデータ、Dq、表示
信号である・ 第3図は、第2図のラスタ走査方式によるレーダ表示装
置における従来の画像合成部fflの構成図である。図
において、 (71,8D、RD及びDは第2図と同じ
であj*、to+は、シンボル表示用フレームメモリ部
(3)から読み出されたシンボルの表示データ8D及び
レーダ表示用フレームメモリ部(5)から絖み出された
レーダ画像データRDを保持するレジスタ、鱒は、レジ
スタ(91に保持されたシンボルの表示データとレーダ
画像データとの論理和をとるORゲートである。
従来、ラスタ走査方式によるレーダ表示装置は上記のよ
うに構成されておシ、表示部(8)にレーダ画像とシン
ボルを表示しようとする場合、レーダシステム全体を制
御する計算機などから入力される信号日は、インタフェ
ース部(1)で文字や図形などのシンボルを生成するた
めに必要なデータに変換される。このデータによって、
シンボルの表示データはグラフィック・プロセッサ部(
2)で生成され、シンボル表示用フレームメモリ部(3
)に記憶される。一方、外部から入力これるレーダ画像
Rは。
うに構成されておシ、表示部(8)にレーダ画像とシン
ボルを表示しようとする場合、レーダシステム全体を制
御する計算機などから入力される信号日は、インタフェ
ース部(1)で文字や図形などのシンボルを生成するた
めに必要なデータに変換される。このデータによって、
シンボルの表示データはグラフィック・プロセッサ部(
2)で生成され、シンボル表示用フレームメモリ部(3
)に記憶される。一方、外部から入力これるレーダ画像
Rは。
ラスタ走査方式による表示装置に表示する念めに走査変
換部(4)で走査変換部れ、レーダ表示用フレームメモ
リ部(5)に記憶される。
換部(4)で走査変換部れ、レーダ表示用フレームメモ
リ部(5)に記憶される。
シンボル表示用フレームメモリ部(3)K記憶されたシ
ンボルの表示データ及びレーダ表示用フレームメモリ部
(5)に記憶されたレーダ画像データは。
ンボルの表示データ及びレーダ表示用フレームメモリ部
(5)に記憶されたレーダ画像データは。
タイミング制御部(6)によってシンボル表示用フレー
ムメモリfis (31及びレーダ表示用フレームメモ
リ部(5)から読み出され9画像合成部(71で画像合
成されて表示信号りとなる。この表示信号りを用いて。
ムメモリfis (31及びレーダ表示用フレームメモ
リ部(5)から読み出され9画像合成部(71で画像合
成されて表示信号りとなる。この表示信号りを用いて。
表示部(8)にレーダ画像とシンボルを表示している。
画像合成部(71では、シンボル表示用フレームメモリ
部(3)から読み出されたシンボルの表示データSD及
びレーダ表示用フレームメモリ部(51から読み出され
たレーダ画像データRDをレジスタ491 K−旦保持
し、それらの出力データを用いてORゲート鱒で論理和
をとシ0表示信号りとして出力する。
部(3)から読み出されたシンボルの表示データSD及
びレーダ表示用フレームメモリ部(51から読み出され
たレーダ画像データRDをレジスタ491 K−旦保持
し、それらの出力データを用いてORゲート鱒で論理和
をとシ0表示信号りとして出力する。
上記のよう表従来のラスタ走査方式によるレーダ表示装
置では、レーダ画像とシンボルをiiigI合成する場
合1例えば、3ビツトの2進数で表した画像のカラーコ
ードを以下のように定義すると。
置では、レーダ画像とシンボルをiiigI合成する場
合1例えば、3ビツトの2進数で表した画像のカラーコ
ードを以下のように定義すると。
OO
ot
ff
:黒
:赤
:縁
:黄
1oe:r
101 :マゼンタ
110 ニジアン
111:白
レーダ画像が白(カラーコード:111)、 シンボ
ルが青(カラーコード:100)の時1重なった部分の
カラーコードは。
ルが青(カラーコード:100)の時1重なった部分の
カラーコードは。
111+100=111 C+:@@和演算子)即
ち、レーダj!i像と同色の白となる◎また。レーダ画
像が緑(カラーコード:010)。
ち、レーダj!i像と同色の白となる◎また。レーダ画
像が緑(カラーコード:010)。
シンボルが青(カラーコード: 100 )12)時、
1なった部分のカラーコードは。
1なった部分のカラーコードは。
010+100=110 (+:繍坤和演算子)則
ち、レーダ画像及びシンボルと異なった色のシアンとな
る。
ち、レーダ画像及びシンボルと異なった色のシアンとな
る。
従って、レーダ画像とシンボルの画像合成において、レ
ーダ画像とシンボルの色が異なる場合。
ーダ画像とシンボルの色が異なる場合。
重なった部分の色が不定状態とな〕、どちらか−方と同
色またはどちらとも異なった色になってし着うという課
題があった。
色またはどちらとも異なった色になってし着うという課
題があった。
この発明はかかる課題を解決するためになされたもので
、レーダ画像とシンボルの画像合成において1重なった
部分の色が不定状態になるとbうことを防止するラスタ
走査方式によるレーダ表示装置を得ることを目的とする
。
、レーダ画像とシンボルの画像合成において1重なった
部分の色が不定状態になるとbうことを防止するラスタ
走査方式によるレーダ表示装置を得ることを目的とする
。
〔課題を解決するための手段)
この発明にかかるラスタ走査方式によるレーダ表示装置
では、上記画像合成部をシンボル表示用フレームメモリ
部から読み出されたシンボルの表示データとレーダ表示
用フレームメモリ部から絖み出されたレーダ画像データ
とを比較し、そのカラーコードの大小に応じ食出力信号
を発生するカラーコード比較回路と、シンボル表示用フ
レームメモリ部から読み出されたシンボルの表示データ
とレーダ表示用フレームメモリ部から読み出されたレー
ダ画像データとを比較し、その輝度レベルの大小に応じ
食出力信号を発生する第1の輝度レベル比較回路と、シ
ンボル表示用フレームメモリ部から読み出されたシンボ
ルの表示データとレーダ表示用フレームメモリ部から読
み出されたレーダIii儂データとを比較し、その輝度
レベルの一致信号を発生する第2の輝度レベル比較回路
と、上記カラーコード比較回路の出力信号と上記!1の
輝度レベル比較回路の出力1g号とを上記第2の輝度レ
ベル比較回路の出力信号によ)切換える第1の切換回路
と、シンボル表示用フレームメモリ部から読み出された
シンボルの表示データ、レーダ表示用フレームメモリ部
から読み出すれたレーダ画像データ及び上記第1の切換
回路の出力信号を保持するレジスタと、上記レジスタに
保持されたシンボルの表示データとレーダ画像データと
を上記レジスタに保持され念第1の切換回路の出力信号
により切換える第2の切換回路とによって構成したもの
である。
では、上記画像合成部をシンボル表示用フレームメモリ
部から読み出されたシンボルの表示データとレーダ表示
用フレームメモリ部から絖み出されたレーダ画像データ
とを比較し、そのカラーコードの大小に応じ食出力信号
を発生するカラーコード比較回路と、シンボル表示用フ
レームメモリ部から読み出されたシンボルの表示データ
とレーダ表示用フレームメモリ部から読み出されたレー
ダ画像データとを比較し、その輝度レベルの大小に応じ
食出力信号を発生する第1の輝度レベル比較回路と、シ
ンボル表示用フレームメモリ部から読み出されたシンボ
ルの表示データとレーダ表示用フレームメモリ部から読
み出されたレーダIii儂データとを比較し、その輝度
レベルの一致信号を発生する第2の輝度レベル比較回路
と、上記カラーコード比較回路の出力信号と上記!1の
輝度レベル比較回路の出力1g号とを上記第2の輝度レ
ベル比較回路の出力信号によ)切換える第1の切換回路
と、シンボル表示用フレームメモリ部から読み出された
シンボルの表示データ、レーダ表示用フレームメモリ部
から読み出すれたレーダ画像データ及び上記第1の切換
回路の出力信号を保持するレジスタと、上記レジスタに
保持されたシンボルの表示データとレーダ画像データと
を上記レジスタに保持され念第1の切換回路の出力信号
により切換える第2の切換回路とによって構成したもの
である。
この発明においては、レーダ画像の輝度レベルとシンボ
ルの輝度レベルが異なる場合には、輝度レベルの高い*
儂を優先して表示する。また、レーダ画像の輝度レベル
とシンボルの輝度レベルが同じ場合には、レーダ画像の
カラーコードとシンボルのカラーコードを比較して色に
よる優先判定を行い、優先順位の高す画像を表示するの
で、レーダ画像とシンボルの画像合成において0重なっ
た部分の色が不定状態になるということを防止できる。
ルの輝度レベルが異なる場合には、輝度レベルの高い*
儂を優先して表示する。また、レーダ画像の輝度レベル
とシンボルの輝度レベルが同じ場合には、レーダ画像の
カラーコードとシンボルのカラーコードを比較して色に
よる優先判定を行い、優先順位の高す画像を表示するの
で、レーダ画像とシンボルの画像合成において0重なっ
た部分の色が不定状態になるということを防止できる。
第1図は、1!J2図に示すラスタ走査方式によるレー
ダ表示装置におけるこO発明の画像合成部の一実施例を
示すものである。この実施例は合成を行う画像としてレ
ーダ画像が1個、シンボルを表示する画像が1個の場合
の構成図であ汎図において、 (71,8D、 RD及
びDは第2図及び第3図と同じであ、p、amは、シン
ボル表示用フレームメモリ部(3)から読み出されたシ
ンボルの表示データ8Dとレーダ表示用フレームメモリ
部幅)から読み出されたレーダ画像データRDとを比較
し、そのカラーコードの大小に応じた出力信号を発生す
るカラーコード比較回路、 aatfi、シンボル表示
用フレームメモリ部(31から読み出されたシンボルの
表示データ8Dとレーダ表示用フレームメモリ部(5)
から読み出されたレーダ画像データRDとを比較し、そ
の輝度レベルの大小に応じた出力信号を発生する第1の
輝度レベル比較回路、 Qlは、シンボル表示用フレー
ムメモリ部(31から読み出され九シンボルの表示デー
タ8Dとレーダ表示用フレームメモリ部(5+から読み
出されたレーダ画像データRDとを比較し、その輝度レ
ベルの一致信号を発生する第2の輝度レベル比較回路、
■は、カラーコード比較回路αυの出力信号と第1の輝
度レベル比較回路0の出力信号とを第2の輝度レベル比
較回路α3の出力信号により切換える第1の切換回路。
ダ表示装置におけるこO発明の画像合成部の一実施例を
示すものである。この実施例は合成を行う画像としてレ
ーダ画像が1個、シンボルを表示する画像が1個の場合
の構成図であ汎図において、 (71,8D、 RD及
びDは第2図及び第3図と同じであ、p、amは、シン
ボル表示用フレームメモリ部(3)から読み出されたシ
ンボルの表示データ8Dとレーダ表示用フレームメモリ
部幅)から読み出されたレーダ画像データRDとを比較
し、そのカラーコードの大小に応じた出力信号を発生す
るカラーコード比較回路、 aatfi、シンボル表示
用フレームメモリ部(31から読み出されたシンボルの
表示データ8Dとレーダ表示用フレームメモリ部(5)
から読み出されたレーダ画像データRDとを比較し、そ
の輝度レベルの大小に応じた出力信号を発生する第1の
輝度レベル比較回路、 Qlは、シンボル表示用フレー
ムメモリ部(31から読み出され九シンボルの表示デー
タ8Dとレーダ表示用フレームメモリ部(5+から読み
出されたレーダ画像データRDとを比較し、その輝度レ
ベルの一致信号を発生する第2の輝度レベル比較回路、
■は、カラーコード比較回路αυの出力信号と第1の輝
度レベル比較回路0の出力信号とを第2の輝度レベル比
較回路α3の出力信号により切換える第1の切換回路。
asは、シンボル表示用フレームメモリ部(3)から読
み出されたシンボルの表示データ+3D、 レーダ表
示用フレームメモリ部(5)から読み出されたレーダ画
像データRD及びwElの切換回路α4の出力信号を保
持するレジスタ、鰻は、レジスタ(2)に保持されたシ
ンボルの表示データとレーダ画像データとをレジスタa
sに保持された第1の切換回路α−の出力信号により切
換えるIE2の切換回路である。
み出されたシンボルの表示データ+3D、 レーダ表
示用フレームメモリ部(5)から読み出されたレーダ画
像データRD及びwElの切換回路α4の出力信号を保
持するレジスタ、鰻は、レジスタ(2)に保持されたシ
ンボルの表示データとレーダ画像データとをレジスタa
sに保持された第1の切換回路α−の出力信号により切
換えるIE2の切換回路である。
上記第1図のように構成された画像合成部では。
シンボル表示用フレームメモリ部(3)から読み出され
たシンボルの表示データ8Dとレーダ表示用フレームメ
モリ部(6)から読み出されたレーダ画像データRDと
をカラーコード比較回路+111.第1の輝度レベル比
較回路aり及び第2の輝度レベル比較回路+13で比較
し、カラーコードの大小に応じた出力信号、輝度レベル
の大小に応じた出力信号及び輝度レベルの一致信号を発
生する。第1の切換回路aaFi、 カラーコード比較
回路anの出力信号と第1の輝度レベル比較回路0の出
力信号とを第2の輝度レベル比較回路113の出力信号
によ〕切換える@シンボル表示用フレームメモリ部(3
)から読み出されたシンボルの表示データ8D、 レ
ーダ表示用フレームメモリ部(5)から読み出されたレ
ーダ画像データRD及びgtの切換回路α瘤の出力信号
はレジスタasに一旦保持される。#c2の切換回路α
eは。
たシンボルの表示データ8Dとレーダ表示用フレームメ
モリ部(6)から読み出されたレーダ画像データRDと
をカラーコード比較回路+111.第1の輝度レベル比
較回路aり及び第2の輝度レベル比較回路+13で比較
し、カラーコードの大小に応じた出力信号、輝度レベル
の大小に応じた出力信号及び輝度レベルの一致信号を発
生する。第1の切換回路aaFi、 カラーコード比較
回路anの出力信号と第1の輝度レベル比較回路0の出
力信号とを第2の輝度レベル比較回路113の出力信号
によ〕切換える@シンボル表示用フレームメモリ部(3
)から読み出されたシンボルの表示データ8D、 レ
ーダ表示用フレームメモリ部(5)から読み出されたレ
ーダ画像データRD及びgtの切換回路α瘤の出力信号
はレジスタasに一旦保持される。#c2の切換回路α
eは。
レジスターに保持され九シンボルの表示データとレーダ
画6データとをレジスタ(2)に保持された第1の切換
回路α壜の出力信号により切換え8表示信号りとして出
力する。
画6データとをレジスタ(2)に保持された第1の切換
回路α壜の出力信号により切換え8表示信号りとして出
力する。
例えば、シンボルの輝度レベルよシレーダ画像の輝度レ
ベルの方が高い場合には、aElの切換回路L4の出力
信号に第1の輝度レベル比較回路(12の出力信号が選
択されるように、第2の輝度レベル比較回路0の出力信
号によって第1の切換回路0番を切換え1表示信号りに
レーダ画像データが選択されるように、第1の切換回路
0番の出力信号によって第2の切換回路顧を切換える。
ベルの方が高い場合には、aElの切換回路L4の出力
信号に第1の輝度レベル比較回路(12の出力信号が選
択されるように、第2の輝度レベル比較回路0の出力信
号によって第1の切換回路0番を切換え1表示信号りに
レーダ画像データが選択されるように、第1の切換回路
0番の出力信号によって第2の切換回路顧を切換える。
!に、シンボルの輝度レベルよシレーダ画像の輝度レベ
ルの方が低す場合には、第1の切換回路aaの出力信号
に第1の輝度レベル比較回路0の出力信号が選択される
ように、第2の輝度レベル比較回路Oの出力信号によっ
て第1の切換回路a4を切換え2表示信号DKシンボル
の表示データが選択されるように、第1の切換回路aI
Jの出力信号によって第2の切換回路αeを切換える。
ルの方が低す場合には、第1の切換回路aaの出力信号
に第1の輝度レベル比較回路0の出力信号が選択される
ように、第2の輝度レベル比較回路Oの出力信号によっ
て第1の切換回路a4を切換え2表示信号DKシンボル
の表示データが選択されるように、第1の切換回路aI
Jの出力信号によって第2の切換回路αeを切換える。
まな、シンボルの輝度レベルとレーダ画像の輝度レベル
が同じ場合には、atの切換回路Iの出力信号にカラー
コード比較回路(IDの出力信号が選択されるように、
第2の輝度レベル比較回路t1jの出力信号によって第
1の切換回路a場を切換え0表示信号りに色の優先順位
が高い画像の表示データが選択されるように、第1の切
換回路a祷の出力信号によって第2の切換回路0・を切
換える。
が同じ場合には、atの切換回路Iの出力信号にカラー
コード比較回路(IDの出力信号が選択されるように、
第2の輝度レベル比較回路t1jの出力信号によって第
1の切換回路a場を切換え0表示信号りに色の優先順位
が高い画像の表示データが選択されるように、第1の切
換回路a祷の出力信号によって第2の切換回路0・を切
換える。
このように上記の方法では、レーダ画像の輝度レベルと
シンボルの輝度レベルが異なる場合には輝度レベルの高
い画像を、同じ場合にはレーダ画像のカラーコードとシ
ンボルのカラーコードトラ比較し1色による優先判定を
行い、優先順位の高す画像を表示するようにレーダ画像
とシンボルの表示を切換えている。
シンボルの輝度レベルが異なる場合には輝度レベルの高
い画像を、同じ場合にはレーダ画像のカラーコードとシ
ンボルのカラーコードトラ比較し1色による優先判定を
行い、優先順位の高す画像を表示するようにレーダ画像
とシンボルの表示を切換えている。
なお、上記実施例では合成を行う画像としてレーダ画像
が1個、シンボルを表示する画像が1個の場合を示した
が1画像合成部イフ1を複数個設定し。
が1個、シンボルを表示する画像が1個の場合を示した
が1画像合成部イフ1を複数個設定し。
接続することによって複数個のレーダ画像と複数個のシ
ンボルを表示する画像を合成することができる。
ンボルを表示する画像を合成することができる。
この発明は以上駒間した通気 レーダ画像の輝度レベル
とシンボルの輝度レベルが異なる場合には、輝度レベル
の高い画像を優先して表示する。
とシンボルの輝度レベルが異なる場合には、輝度レベル
の高い画像を優先して表示する。
また、レーダ画像の輝度レベルとシンボルの輝度レベル
が同じ場合には、レーダ画像のカラーコードとシンボル
のカラーコードを比較して色による優先判定を行い、優
先順位の高い画像を表示するので、レーダ画像とシンボ
ルの画像合成において。
が同じ場合には、レーダ画像のカラーコードとシンボル
のカラーコードを比較して色による優先判定を行い、優
先順位の高い画像を表示するので、レーダ画像とシンボ
ルの画像合成において。
重なった部分の色が不定状態になるということを防止で
きるという効果がある。
きるという効果がある。
4 図面の簡単な1152BA
第1図はこの発明の一実施例を示す画像合成部の構成図
、第2図はレーダシステムにおけるラスタ走査方式によ
るレーダ表示装置の構成図、第3図は従来の画像合成部
の構成図である・図において、(71a画像合成部、I
はカラーコード比較回路、(I3は第1の輝度レベル比
較回路、Uは第2の輝度レベル比較回路、a番は@1の
切換回路、αりはレジスタ、a8は第2の切換回路であ
る。
、第2図はレーダシステムにおけるラスタ走査方式によ
るレーダ表示装置の構成図、第3図は従来の画像合成部
の構成図である・図において、(71a画像合成部、I
はカラーコード比較回路、(I3は第1の輝度レベル比
較回路、Uは第2の輝度レベル比較回路、a番は@1の
切換回路、αりはレジスタ、a8は第2の切換回路であ
る。
なお、各図中、同一符号は、同一または相当部分を示す
。
。
第 311
Claims (1)
- レーダシステム全体を制御する計算機などから入力され
る信号により、文字や図形などのシンボルを生成するた
めに必要なデータを発生するインタフェース部と、上記
インタフェース部より出力されるデータにより、シンボ
ルの表示データを発生するグラフィック・プロセッサ部
と、上記グラフィック・プロセッサ部より出力されるシ
ンボルの表示データを記憶するシンボル表示用フレーム
メモリ部と、外部から入力されるレーダ画像をラスタ走
査方式による表示装置に表示するために走査変換を行う
走査変換部と、上記走査変換部で走査変換されたレーダ
画像データを記憶するレーダ表示用フレームメモリ部と
、上記シンボル表示用フレームメモリ部に記憶されたシ
ンボルの表示データ及び上記レーダ表示用フレームメモ
リ部に記憶されたレーダ画像データを読み出すタイミン
グ制御信号を発生するタイミング制御部と、上記タイミ
ング制御部により、上記シンボル表示用フレームメモリ
部から読み出されたシンボルの表示データと上記レーダ
表示用フレームメモリ部から読み出されたレーダ画像デ
ータとを画像合成し、表示信号を発生する画像合成部と
、上記画像合成部よ、出力される表示信号により、レー
ダ画像とシンボルを表示する表示部とで構成されるラス
タ走査方式によるレーダ表示装置、即ち、外部から入力
されるレーダ画像と文字や図形などのシンボルを重ねて
表示するラスタ走査方式によるレーダ表示装置において
、上記画像合成部を上記シンボル表示用フレームメモリ
部から読み出されたシンボルの表示データと上記レーダ
表示用フレームメモリ部から読み出されたレーダ画像デ
ータとを比較し、そのカラーコードの大小に応じた出力
信号を発生するカラーコード比較回路と、上記シンボル
表示用フレームメモリ部から読み出されたシンボルの表
示データと上記レーダ表示用フレームメモリ部から読み
出されたレーダ画像データとを比較し、その輝度レベル
の大小に応じた出力信号を発生する第1の輝度レベル比
較回路と、上記シンボル表示用フレームメモリ部から読
み出されたシンボルの表示データと上記レーダ表示用フ
レームメモリ部から読み出されたレーダ画像データとを
比較し、その輝度レベルの一致信号を発生する第2の輝
度レベル比較回路と、上記カラーコード比較回路の出力
信号と上記第1の輝度レベル比較回路の出力信号とを上
記第2の輝度レベル比較回路の出力信号により切換える
第1の切換回路と、上記シンボル表示用フレームメモリ
部から読み出されたシンボルの表示データ、上記レーダ
表示用フレームメモリ部から読み出されたレーダ画像デ
ータ及び上記第1の切換回路の出力信号を保持するレジ
スタと、上記レジスタに保持されたシンボルの表示デー
タとレーダ画像データとを上記レジスタに保持された第
1の切換回路の出力信号により切換える第2の切換回路
とによつて構成したことを特徴とするラスタ走査方式に
よるレーダ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7432489A JPH02251780A (ja) | 1989-03-27 | 1989-03-27 | レーダ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7432489A JPH02251780A (ja) | 1989-03-27 | 1989-03-27 | レーダ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02251780A true JPH02251780A (ja) | 1990-10-09 |
Family
ID=13543820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7432489A Pending JPH02251780A (ja) | 1989-03-27 | 1989-03-27 | レーダ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02251780A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006118868A (ja) * | 2004-10-19 | 2006-05-11 | Nec Corp | ビデオ合成装置及び方法 |
-
1989
- 1989-03-27 JP JP7432489A patent/JPH02251780A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006118868A (ja) * | 2004-10-19 | 2006-05-11 | Nec Corp | ビデオ合成装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828383A (en) | Controller for processing different pixel data types stored in the same display memory by use of tag bits | |
| US5509663A (en) | Image processing apparatus and external storage unit | |
| US6664970B1 (en) | Display apparatus capable of on-screen display | |
| US20030234795A1 (en) | Apparatus and method for converting of pixels from YUV format to RGB format using color look-up tables | |
| GB1599734A (en) | Microcomputer for use with a video display | |
| JPS63193177A (ja) | 画像合成装置 | |
| JPH01321578A (ja) | 画像表示装置 | |
| EP0433881B1 (en) | Dynamic palette loading opcode system for pixel based display | |
| KR970014408A (ko) | 믹싱된 yuv 및 컬러 파렛트화된 비디오 신호를 처리하는 장치 | |
| JPH02251780A (ja) | レーダ表示装置 | |
| EP0264603B1 (en) | Raster scan digital display system | |
| JPH02196979A (ja) | レーダ表示装置 | |
| KR20050029385A (ko) | 데이터 디스플레이를 위한 구동 회로 및 이를 이용한데이터 디스플레이를 위한 구동 방법 | |
| JPH0348788A (ja) | レーダ表示装置 | |
| JP3250468B2 (ja) | Osd回路 | |
| KR900000091B1 (ko) | 컬러화상(Color 畵像)의 표시장치 | |
| JPH07262349A (ja) | ディザ変調方法及び回路、ディザテーブル用アドレス発生方法及び回路並びにこれらを用いたハードコピー回路 | |
| EP0185328B1 (en) | Display control system | |
| SU1161986A1 (ru) | Устройство дл вывода графической информации | |
| JPS6180294A (ja) | 多画面表示装置 | |
| KR930004904Y1 (ko) | 컴퓨터용 디스플레이 장치 | |
| JPH0721702B2 (ja) | カラ−グラフイツクデイスプレイ装置 | |
| KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
| JPH03161868A (ja) | 画像記憶装置 | |
| JPH0260196B2 (ja) |