JPH02253106A - 画像計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、テレビカメラから得られた画像信号を使用し
て、測定対象物の位置や形状を計測する画像計測装置に
関し、更に詳しくは、テレビカメラからのビデオ信号を
用いることの制約を越えて分解能・精度を向上できるよ
うにした画像計測装置に関する。

〈従来の技術〉 第８図は、本発明が対象とする画像計測装置の構成概念
図である。図において、ＯＢは測定対象物、ＴＣはこの
測定対象物ＯＢを捕らえるテレビカメラ、ＩＰはテレビ
カメラＴＣからのビデオ信号Ｖｓを入力する画像処理部
で、所定の画像処理を行って、測定対象物の位置や形状
を計測し、その計測データを出力する。

この計測データは、例えば部品の組み立てや検査を行な
うシステムに送られ利用される。

テレビカメラＴＣから得られるビデオ信号は、放送規格
に定められており、２次元情報である物体画像を複数の
走査線で構成し、時系列信号となっている。

〈発明が解決しようとする課題〉 このように、放送規格で定められたビデオ信号を出力す
るテレビカメラを用い、画像計測を行なう場合、その分
解能は走査線の数（画素の数）で決まる。通常放送用の
ビデオ信号では、走査線の数は５２５本、このうち有効
な画素情報を含んでいる走査線の本数は約４８０本で、
この制約を越えて分解能・精度を向上させることは困難
であった。なお、最近ハイビジョンと称する走査線の数
を１１２５本にした高品位テレビが出現しているが、こ
れに用いられるテレビカメラは、非常に高価である。

本発明は、これらの状況に鑑みてなされたもので、現在
放送規格で定められた通常のビデオ信号を出力するテレ
ビカメラを用い、安価で高分解能の画像計測が行なえる
画像計測装置を提供することを目的とする。また、本発
明の他の１］的は、高い分解能を得るために大容量の画
像メモリを必要とぜす、簡単な構成の画Ｉ＊　＝＋測装
置を実現することにある。

く課題を解決するための手段〉 前記した課題を解決する本発明は、 ４１す定対象物を捕らえるビデオカメラと、このビデオ
カメラから出力される放送規格で定められたビデオ信号
を画素信号とするＡ／Ｄ変換器と、 このＡ／Ｄ変換器からの画素信号を入力し、その画素自
身と当該画素の上下及びまたは左右方向に相隣り合う画
素データを用いて当該画素の犬きさをを演算する大きさ
演算部と、 大きさ演算部の出力をもとに測定対象物の位置を演算す
る演算器と を備えて構成される。

く作用〉 ビデオ信号をＡ／Ｄ変換することにより、各画素につい
て数ビットの明るさ（濃度値）データとし、その画素つ
いてその周辺の濃度値から面積を求め、大きさの異なる
各画素の集合により画像を得るようにする。

これにより画素の数は変わらないが、見掛］１高い分解
能の画像が得られ、高精度の位置や形状の計測を可能と
なる。

〈実施例〉 以下図面を用いて、本発明の実施例を詳細に説明する。

第１図は、本発明の一実施例を示す構成ブロック図であ
る。図において、ＴＣは測定対象物ＯＢを捕らえるビデ
オカメラ、ＡＤはこのビデオカメラＴＣから出力される
放送規格で定められたビデオ信号Ｖｓを画素信号とする
Ａ／Ｄ変換器である。

ＯＣはＡ／Ｄ変換器ＡＤからの画素信号（例えば６４０
Ｘ４８０の画素からなる）ＶＤを入力し、その画素自身
と当該画素の上下及びまたは左右方向に相隣り合う画素
との画素データを用いて、その画素の大きさを演算する
大きさ演算部で、各画素の大きさを演算し、それを新し
い画素データＶＡとして出力する画素面積演算器ＡＸを
含んでいる。なお、この実施例ではこれ以外に画像の重
心を演算して求める重心演算器ＧＭをも含んで構成しで
ある。

ＭＵは大きさ演算部ＯＣからの画素データが書き込まれ
る画像メモリである。

第２図は、画素面積演算部ＡＸの一例を示すブ０ツク図
である。

コ０はＡ／Ｄ変換器ＡＤからの画素データＶＤを入力し
、その画素の近傍の画素データを作る近傍画素データ発
生器、１１〜１−４は近傍画素ブタ発生器１０からの各
近傍画素データに、中心画素の上、左、右、下の画素を
調べそれに応した係数Ｋ（上）、Ｋ（左）、Ｋ（右）、
Ｋ（下）を出力する係数発生器、］５は画素面積の最大
値に相当する値Ａｏを出力する定数発生器である。

乗算器ＭＰＬ１−は、定数発生器１５からの出力Ａｏと
係数発生器１−１からの係数Ｋ（上）とを乗算し、乗算
器ＭＰＬ２は乗算器ＭＰＬＩからの出力Ａ１と係数発生
器１２からの係数Ｋ（左）とを乗算し、乗算器ＭＰＬ３
は乗算器ＭＰＬ２からの出力Ａ２と係数発生器１３から
の係数Ｋ（右）とを乗算する。乗算器ＭＰＬ４も同様で
あって、その出力Ａ４は切替器１６を経て出力される。

切替器１６は、中心画素（０，０）の値により切り替え
られるようになっている。

第２図において、各乗算器ＭＰＬは係数発生器からの各
係数を画素の面積に掛けてゆくことにより、近傍の画素
の濃度を考慮した中心画素の面積を求めている。

第３図（ａ）は、第２図における近傍画素データ発生器
１０の内部構成を示すブロック図である。

この図において、ＤＬＹは１ライン遅延回路、Ｌはデー
タラッチ回路である。

Ａ／Ｄ変換器からの画素データＶＤを直接出力すること
により（１，１）の画素データが、ラッチ回路りを通過
させることにより（０，１）の画素データが、２つのラ
ッチ回路りを経ることにより（−１，１）の画素データ
が出力される。同じようにして、１ライン遅延回路ＤＬ
Ｙを通過したデータや２つの遅延回路を通過したデータ
についてラッチ回路りを通過させたり、させなかったり
して全体で中心画素（０，０）を含め、（ｂ）に示すよ
うな位置関係にあるその近傍の画素データ９点が、−度
に出力されるようになっている。

第４図は、第２図において、各係数発生器１１〜１４の
一例を示す構成ブロック図である。

ここでは（０，０）と（１，０）の画像データｆｏ、ｆ
、を入力する係数発生器１３を例にとって示している。

加算器２１は、画像データｆ。としきい値ｔｈを入力し
、ｔｈ−ｆｏを得て、これを除算器２３に入力する。加
算器２２は、画像データｆ。。

ｆｌを入力し、ｆ、−ｆｏを除算器２３に印加する。　
除算器２３の出力は加算器２４に与えられ、スイッチＳ
Ｗを経て係数Ｋ（右）を得る。

比較器２５は画像データｆ。としきい値ｔｈを比較し、
ｆｏ＞ｔｈの時、アクティブ信号をＥＸＯＲ回路に出力
する。比較器２６は画像データｆ１としきい値ｔｈを比
較し、ｆ、＞ｔｈの時、アクティブ信号をＥＸＯＲに出
力する。

比較器２７は、０．５の値と乗算器２３の出力とを比較
し、（ｔｈ　　ｆｏ）／　（ｆ＋　　　ｆｏ）＞０．５
の時、アクティブ信号をアンドゲート回路ＡＧに出力す
る。アンドゲート回路ＡＧは、ＥＸＯＲからの信号と、
比較器２７からの信号を入力しており、その出力によっ
てスイッチＳＷを駆動するように構成されている。

第５図は、この係数発生器の動作説明図である。

この図では、ｆｏ＞ｔｈ＞ｆ、の場合を示している。

この図から明らかなように、２値化した（０゜０）の画
素データｆ。の大きさが、係数Ｋ（右）になる。いま、
画素の中心の間隔を１とすると、（ｔｈ−ｆｏ）／　（
ｆ＋　　ｆｏ）が０．５より大きいか否かが比較器２７
によって検出され、（ｔｈ−ｆｏ）／（ｆ＋　　ｆｏ）
＜０．５の時、アンドゲートＡＧの出力により、スイッ
チＳＷが接点ａ側に接続される。この結果、加算器２４
の出力がスイッチＳＷを介して出力される。このとき出
力される係数Ｋ（右）は次式で表される。

係数Ｋ（右） −０，５＋　（ｔｈ−ｆｏ）／（ｆ＋−ｆｏ）また、 （ｔｈ　　ｆｏ）／　（ｆ＋　　　ｆｏ）≧０．　５の
時は、スイッチＳＷは接点す側に接続され、係数Ｋ（右
）として「１」が出力される。

ｆｏ＜ｔｈ＜ｆ＋の場合も同様である。

比較器２５．２６によって、ｆｏ　＋　　ｆＨ＜　ｔｈ
ｓまたはｆ。、ｆ、＞ｔｈが検出された場合は、アンド
ゲートＡＧの出力はスイッチＳＷを接点す側に接続し、
係数Ｋ（右）として「１」を出力する。

係数Ｋ（右）として「１」を出力することは、大きさは
変えないことを意味している。

第６図は、第２図において切替器１６の一例を示す構成
ブロック図である。

この切替器は、中心画素（０，０）の画素データｆ。と
しきい値ｔｈとを比較器し、出力の面積値ＶＡを乗算器
ＭＰＬ４からの信号Ａ４か、乗算器３２からの信号Ａ　
ｏ−Ａ４かを、スイッチＳＷＯによって切り替えて出力
するように構成されている。すなわち、比較器３１が ｆｏ≧ｔｈを検出したときは、Ａ４を選択し、ｆｏくｔ
ｈのときは、Ａｏ−Ａ４を選択して出力する。

このように構成された装置の全体の動作を、物体の内部
（ｆｏ≧ｔｈ）の場合と、物体外部（ｆｏ＜ｔｈ）の場
合とに分けて説明すれば以下の通りである。

［物体の内部（ｆｏ≧ｔｈ）の場合］ 右側の画素ｆ、≧ｔｈのときは、右隣も物体なので画素
はそのまま、ｆ、＜ｔｈのときは、右隣は物体ではない
ので、右側を削りとるように、係数Ｋ（右）は「１」よ
り小さい値になる。

左、上、下の画素についても同じ動作となる。

画素の面積ＶＡは、それぞれ係数Ｋが与えられている各
乗算器ＭＰＬＩ〜ＭＰＬ４で乗算されて得られるもので
あるから、 ＶＡ＝Ａ４ ＝ＡｏＸＫ　（下）ＸＫ（右）ＸＫ（左）ＸＫ（上） となる。

従って、画素の面積ＶＡは、中心となる画素が物体の内
部にあるならば、ＶＡ＝Ａｏ、外端にあるならば、ＶＡ
≦Ａｏとなる。

［物体外部（ｆｏ＜ｔｈ）の場合コ この場合は、切替器１６においてＶＡ＝Ａ。

Ａ４が選択されており、ＶＡはその画素が物体の外部に
あるならば、ＶＡ＝０．外端にあるならば、０≦ＶＡ≦
Ａｏとなる。

第７図は、以」二の動作概念を示す図である。

出力画像ＶＡは、物体内部でＡｏ、外部て０外端付近で
０−Ａｏとなる。従って外端部では、現画像より分解能
が上がることが分かる。

この画像をもとに、（ΣｘＡ）／（ΣＡ）を求めれば、
高い分解能で位置や形状の計測が行える。

尚、第２図において、各係数発生器１１〜１４からの係
数が与えられる乗算器ＭＰＬ］〜ＭＰＬ４の配列順序、
すなわち係数を掛ける順序は自由でよい。また、各加算
器や乗算器、除算器の出力側に、ラッチ回路を設けるよ
うにすれば、回路動作のタイミングにマージンをとるこ
とができる。

また、上記の説明では中心画素の上下、左右の濃度を考
慮するようにしたが、これ以外に右下右上、左下、左上
の画素も調べるようにして、各係数Ｋに反映させれば、
さらに分解能を上げることができる。

］１− 〈発明の効果〉 以」二詳細に説明したように、本発明によれば、現在放
送規格で定められた通常のビデオ信号を出力するテレビ
カメラを用いながらも、安価で高分解能の画像計測が行
なえる画像計測装置を提供できる。また、画素の数を増
大して分解能を上げるものでないために、画像メモリの
容量やその他のハードウェアを増大させる必要がなく、
全体構成が複雑になることはない。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成ブロック図、第２
図は画素面積演算部の一例を示すブロック図、第３図は
第２図における近傍画素データ発生器の内部構成を示す
ブロック図、第４図は第２図における各係数発生器の一
例を示す構成ブロック図、第５図はこの係数発生器の動
作説明図、第６図は第２図において切替器の一例を示す
構成ブロック図、第７図は動作概念を示す図、第８図は
本発明が対象とする画像針ｉ’Ｊｌｌ＋装置の構成概念
図である。 ＯＢ・・測定対象物 ＡＤ・・・Ａ／Ｄ変換器 ＡＸ・・・画素面積演算器 ＭＵ・・・画像メモリ コ２ ＴＣ・・・ビデオカメラ ＯＣ・・・大きさ演算部 ＧＭ・・・重心演算器 ］　４ 第５ 四で 角鴬７ 図 第６ 図 角へ８ トロ ０Ｂ

Claims (1)

1. 【特許請求の範囲】 測定対象物を捕らえるビデオカメラと、 このビデオカメラから出力される放送規格で定められた
   ビデオ信号を画素信号とするＡ／Ｄ変換器と、 このＡ／Ｄ変換器からの画素信号を入力し、その画素自
   身と当該画素の上下及びまたは左右方向に相隣り合う画
   素データを用いて当該画素の大きさを演算する大きさ演
   算部と、 大きさ演算部の出力をもとに測定対象物の位置を演算す
   る演算器と を備えた画像計測装置。