JPH02253263A - リフトオフ加工用レジスト及びそれを用いたパターン形成方法 - Google Patents
リフトオフ加工用レジスト及びそれを用いたパターン形成方法Info
- Publication number
- JPH02253263A JPH02253263A JP1073893A JP7389389A JPH02253263A JP H02253263 A JPH02253263 A JP H02253263A JP 1073893 A JP1073893 A JP 1073893A JP 7389389 A JP7389389 A JP 7389389A JP H02253263 A JPH02253263 A JP H02253263A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer resist
- layer
- sensitivity
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子を提供するためのリソグラフィー技
術に関するもので、より詳しくは、電解効果形トランジ
スタ（ＦＥＴ）のゲート電極形成の改良された方法であ
る。
術に関するもので、より詳しくは、電解効果形トランジ
スタ（ＦＥＴ）のゲート電極形成の改良された方法であ
る。
従来、幅の狭いゲート電極を用いることによって、ＦＥ
Ｔの高周波特性の向上が図られてきた。しかし、ゲート
幅が０．５μｍ以下になるとゲート電極の電気抵抗が高
くなり、これにより高周波特性が低下することが明らか
になった。
Ｔの高周波特性の向上が図られてきた。しかし、ゲート
幅が０．５μｍ以下になるとゲート電極の電気抵抗が高
くなり、これにより高周波特性が低下することが明らか
になった。
低抵抗の極微細ゲート電極を作製するため、電極の断面
が底部で狭く、上部で広い、きのこ形の断面形状をもつ
電極をリフトオフによって形成する試みが進められてい
る。これまでは、きのこ形の微細な下部を先ず形成し、
更にこの上に上部の低抵抗部を再度形成する電極積層法
、２種以上のレジストを積層して電子線露光する方法、
単層のレジストに侵入距離の異なる２種の集束イオンビ
ーム（Ｆ Ｉ Ｂ）を照射する方法等が提案されてきた
。しかしながら、電極を積層する方法はプロセスが非常
に煩雑になる欠点がある。また、ＦＩＢを用いる方法で
は、特殊な露光装置を必要とし、重ね合せの方法が煩雑
で、しかも、２種のイオンビーム量の制御のマージンが
小さいこと等で問題があった・。
が底部で狭く、上部で広い、きのこ形の断面形状をもつ
電極をリフトオフによって形成する試みが進められてい
る。これまでは、きのこ形の微細な下部を先ず形成し、
更にこの上に上部の低抵抗部を再度形成する電極積層法
、２種以上のレジストを積層して電子線露光する方法、
単層のレジストに侵入距離の異なる２種の集束イオンビ
ーム（Ｆ Ｉ Ｂ）を照射する方法等が提案されてきた
。しかしながら、電極を積層する方法はプロセスが非常
に煩雑になる欠点がある。また、ＦＩＢを用いる方法で
は、特殊な露光装置を必要とし、重ね合せの方法が煩雑
で、しかも、２種のイオンビーム量の制御のマージンが
小さいこと等で問題があった・。
一方、２柚の電子線レジストを積層する方法は、通常の
電子線露光装置を使用でき、重ね合せも容易でその精度
も高く、電子線露光、現像、及びリフトオフの工程を１
回行うことにより、きのこ形の断面Ｊ［２状をもつゲー
トを形成できる利点がある。この工程図を第２図に示す
。図中の符号１はＧａＡｓ基板、２はφ−ｍａｃ（３５
００人） ３（まＰＭＭΔ （Ｍｗ＝９００００゜３
１００八） ４は０ＥＢＲ（３８００人）６はＴｉ（
３００人） ７は八ｕ （２０００人）を意味する。
電子線露光装置を使用でき、重ね合せも容易でその精度
も高く、電子線露光、現像、及びリフトオフの工程を１
回行うことにより、きのこ形の断面Ｊ［２状をもつゲー
トを形成できる利点がある。この工程図を第２図に示す
。図中の符号１はＧａＡｓ基板、２はφ−ｍａｃ（３５
００人） ３（まＰＭＭΔ （Ｍｗ＝９００００゜３
１００八） ４は０ＥＢＲ（３８００人）６はＴｉ（
３００人） ７は八ｕ （２０００人）を意味する。
この場合、下層レジストは上層レジストに比べて低感度
とし、きのこ形の下部に相当する部分に高ドーズ重の電
子線を、きのこ形の幅広い上部に相当する部分に低ドー
ズ量の電子線を照射する（１−１）と、１回の現像で上
層レジストの方が下層レジストに比べて幅の広い抜きパ
ターンが形成できる（１−２） このパターン上に金
属を蒸着して（１−３）ＩＪフトオフする（１−４）こ
とにより、きのこ形のゲートが形成される。
とし、きのこ形の下部に相当する部分に高ドーズ重の電
子線を、きのこ形の幅広い上部に相当する部分に低ドー
ズ量の電子線を照射する（１−１）と、１回の現像で上
層レジストの方が下層レジストに比べて幅の広い抜きパ
ターンが形成できる（１−２） このパターン上に金
属を蒸着して（１−３）ＩＪフトオフする（１−４）こ
とにより、きのこ形のゲートが形成される。
しかしながら、当該工程では、通常のポジ型電子線レジ
ストを２層積層する場合、同種のレジスト材料を用いる
と上層レジストを塗布する際、下層レジストとのミキシ
ングが生じ易く、良好なレジストパターンを形成しにく
い問題がある。特に、リフトオフを容易にするためには
上１はレジストにオーバーハング構造（１−６）を形成
する必要があるが、同種のレジストを２層積層すると、
上層レジストにオーバーハング構造を形成するだめの露
光条件のマージンが狭い問題がある。また、両レジスト
の感度差が十分でないと、底部と上部の電極幅に大きな
差を与えることができず、０，２μｍ以下の極微細ゲー
トを形成するときのこ形にしても抵抗が高くなる問題が
あった。これを避けるため、感度の大幅に異なる２種の
ポジ型レジストを積層すると、一般に現像液が異なる場
合が通常で、現像プロセスが煩雑になるばかりでなく、
゛レジスト積層の際に界面部分に生じるわずかな混合層
が、両者の現像液のいずれにもとけにくくなり、現像が
均一に進行しない問題点があった。
ストを２層積層する場合、同種のレジスト材料を用いる
と上層レジストを塗布する際、下層レジストとのミキシ
ングが生じ易く、良好なレジストパターンを形成しにく
い問題がある。特に、リフトオフを容易にするためには
上１はレジストにオーバーハング構造（１−６）を形成
する必要があるが、同種のレジストを２層積層すると、
上層レジストにオーバーハング構造を形成するだめの露
光条件のマージンが狭い問題がある。また、両レジスト
の感度差が十分でないと、底部と上部の電極幅に大きな
差を与えることができず、０，２μｍ以下の極微細ゲー
トを形成するときのこ形にしても抵抗が高くなる問題が
あった。これを避けるため、感度の大幅に異なる２種の
ポジ型レジストを積層すると、一般に現像液が異なる場
合が通常で、現像プロセスが煩雑になるばかりでなく、
゛レジスト積層の際に界面部分に生じるわずかな混合層
が、両者の現像液のいずれにもとけにくくなり、現像が
均一に進行しない問題点があった。
本発明の目的は、底部と上部の幅の選択比が高＜、露光
条件のマージンが大きく、安定なオーバーハング構造が
形成可能であり、更に単純なプロセスで、レジストの混
合による現像速度の低下を防ぐことのできる、リフトオ
フ用レジスト及びこれを用いたリフトオフパターン形成
方法を提供することにある。
条件のマージンが大きく、安定なオーバーハング構造が
形成可能であり、更に単純なプロセスで、レジストの混
合による現像速度の低下を防ぐことのできる、リフトオ
フ用レジスト及びこれを用いたリフトオフパターン形成
方法を提供することにある。
本発明を概説ずれば、本発明の第１の′発明はリフトオ
フ加工用レジストに関する発明であって、電子線照射、
及び現像によりポジ型のパターン形成が可能な３種のレ
ジスト材料を積層してなり、用いる現像溶媒に対して、
下層レジスト、中間層レジスト、上層レジストの感度が
それぞれ低、高、及びその中間とすることを特徴とする
。
フ加工用レジストに関する発明であって、電子線照射、
及び現像によりポジ型のパターン形成が可能な３種のレ
ジスト材料を積層してなり、用いる現像溶媒に対して、
下層レジスト、中間層レジスト、上層レジストの感度が
それぞれ低、高、及びその中間とすることを特徴とする
。
そして、本発明の第２の発明はバタ・−ン形成方法に関
する発明であって、用いる現像溶媒に対して、下層レジ
スト、中間層レジスト、上層レジストの感度がそれぞれ
低、高、及びその中間となる３種の電子線ポジ型しジ以
ト材料を基板上に積層する工程、これに電子線を照射す
る工程、該現像溶媒で現像しその露光部分の開口が下層
より、狭、広、中となる断面形状を得る工程、該パター
ン上に金属、半導体、誘電体のいずれかから成る材料を
蒸着あるいはスパッタ法で形成する工程、及び上記３種
のレジストを溶解できる溶剤中でリフトオフする工程の
各工程を包含することを特徴とする。
する発明であって、用いる現像溶媒に対して、下層レジ
スト、中間層レジスト、上層レジストの感度がそれぞれ
低、高、及びその中間となる３種の電子線ポジ型しジ以
ト材料を基板上に積層する工程、これに電子線を照射す
る工程、該現像溶媒で現像しその露光部分の開口が下層
より、狭、広、中となる断面形状を得る工程、該パター
ン上に金属、半導体、誘電体のいずれかから成る材料を
蒸着あるいはスパッタ法で形成する工程、及び上記３種
のレジストを溶解できる溶剤中でリフトオフする工程の
各工程を包含することを特徴とする。
本発明の一実施例を示す工程図を第１図に示す。図中の
符号１〜４．６及び７は第２図と同義であり、５はオー
バーハング部分を意味する。
符号１〜４．６及び７は第２図と同義であり、５はオー
バーハング部分を意味する。
本発明では従来の２層構造でなく、３種のレジストを積
層するもので、その電子線感度を使用する現像溶媒に対
して下層レジストで最も低く、中間層を最も高く、上層
をその中間となるように構成したものである。この構成
では下層がきのこ形の底部に相当し、中間層と上層が上
部を形成する。中間層が上部より高感度であるため、安
定したオーバーハング構造が形成できる利点がある。
層するもので、その電子線感度を使用する現像溶媒に対
して下層レジストで最も低く、中間層を最も高く、上層
をその中間となるように構成したものである。この構成
では下層がきのこ形の底部に相当し、中間層と上層が上
部を形成する。中間層が上部より高感度であるため、安
定したオーバーハング構造が形成できる利点がある。
本発明では、積層する３種のレジストの選択が特に重要
である。これは、感度を最適にするためと、塗布時の層
間でのミキシングを防ぐためである。感度の問題では、
上層と中間層との間ではオーバーハング構造が再現性良
くできるだけの感度差があれば十分なので、感度が２倍
前後異なれば良い。一方、きのこ形のパターンを形成す
るため、下層レジストは上層・中間層と比較して数倍、
少なくとも３倍以上感度が低い必要がある。塗布時のミ
キシングに関しでは、上層と中間層で、リフトオフ用の
オーバーハングを形成する際、若干のレジスト間のミキ
シングが生じても、形状に大きな影響を与えない。
である。これは、感度を最適にするためと、塗布時の層
間でのミキシングを防ぐためである。感度の問題では、
上層と中間層との間ではオーバーハング構造が再現性良
くできるだけの感度差があれば十分なので、感度が２倍
前後異なれば良い。一方、きのこ形のパターンを形成す
るため、下層レジストは上層・中間層と比較して数倍、
少なくとも３倍以上感度が低い必要がある。塗布時のミ
キシングに関しでは、上層と中間層で、リフトオフ用の
オーバーハングを形成する際、若干のレジスト間のミキ
シングが生じても、形状に大きな影響を与えない。
しかし、下層レジストと上層・中間層上の間では、再現
性良くきのこ形のパターンを形成し、特にゲート長に相
当するきのこ形の底部パターンを精度良く形成するには
、ミキシングをできるだけ最小にする必要がある。
性良くきのこ形のパターンを形成し、特にゲート長に相
当するきのこ形の底部パターンを精度良く形成するには
、ミキシングをできるだけ最小にする必要がある。
以上のようなレジスト構成としては、上層と中間層の２
層は、分子量の異なる同種の高分子材料からなり、上層
の溶解度が中間層より低くなるように、上層の分子量を
中間層より高くし、一方、下層レジストは上層・中間層
と種類の異なる高分子材料を用いることが効果的である
。
層は、分子量の異なる同種の高分子材料からなり、上層
の溶解度が中間層より低くなるように、上層の分子量を
中間層より高くし、一方、下層レジストは上層・中間層
と種類の異なる高分子材料を用いることが効果的である
。
また、ミキシングを防ぐためには、一般に下層１ノジス
トが難溶性の有機溶剤を中間レジストの溶媒として用い
ると有効であるが、更に下層レジストとして、塗布後の
ベーキングにより、部分的に架橋反応が生じ、溶解性が
低下するタイプのポジ型電子線レジストを使用すると効
果的である。このようなベーキングにより部分的に架橋
するレジストとしては、フロロレジストφ−，ＭＡＣ（
ダイキン工業製） ＥＢＲ−９（東し製）等の市販レジ
スト、あるいはメタクリル酸とメタクリルエステル系千
ツマ−との共重合体が使用できる。また上層・中間層用
・のレジストとしては、ポリメチルメタクリレ−） （
ＰＭＭＡ） フロロレジストＦＢＭ−ＭＯ（ダイ千ン工
業製）、フロロレジストＦＢＭ−１２０（ダイキン工業
製） ポリイソプロペニルケトン等のポジ型電子線レジ
ストを使用できる４、また、分子量を変化させるのでは
なく、同一の高分子材料からなり、それに加える溶解抑
止剤若しくは溶解促進剤の混入率を変えて、中間層の溶
解度が上層より大きいレジストの構成でも、本発明に使
用できる。また上層、中間層と下層の主成分が大きく異
なり、露光感度が大きく異なる場合は、パターン上部と
下部の幅の選択比を大きくとれるために、安定したきの
こ形構哉が形成できる利点がある。
トが難溶性の有機溶剤を中間レジストの溶媒として用い
ると有効であるが、更に下層レジストとして、塗布後の
ベーキングにより、部分的に架橋反応が生じ、溶解性が
低下するタイプのポジ型電子線レジストを使用すると効
果的である。このようなベーキングにより部分的に架橋
するレジストとしては、フロロレジストφ−，ＭＡＣ（
ダイキン工業製） ＥＢＲ−９（東し製）等の市販レジ
スト、あるいはメタクリル酸とメタクリルエステル系千
ツマ−との共重合体が使用できる。また上層・中間層用
・のレジストとしては、ポリメチルメタクリレ−） （
ＰＭＭＡ） フロロレジストＦＢＭ−ＭＯ（ダイ千ン工
業製）、フロロレジストＦＢＭ−１２０（ダイキン工業
製） ポリイソプロペニルケトン等のポジ型電子線レジ
ストを使用できる４、また、分子量を変化させるのでは
なく、同一の高分子材料からなり、それに加える溶解抑
止剤若しくは溶解促進剤の混入率を変えて、中間層の溶
解度が上層より大きいレジストの構成でも、本発明に使
用できる。また上層、中間層と下層の主成分が大きく異
なり、露光感度が大きく異なる場合は、パターン上部と
下部の幅の選択比を大きくとれるために、安定したきの
こ形構哉が形成できる利点がある。
以下、本発明を実施例により更に具体的に説明するが、
本発明はこれら実施例に限定されない。
本発明はこれら実施例に限定されない。
実施例Ｉ
Ｇａ八へ基板上に下層レジストと、して、フロロレジス
トφ−ＭＡＣレジスト （ダイキン工業製）を膜厚０．
３５．ａｍコートし、２００℃、１時間ベータした。こ
の上に中間層レジストとして、ＰＭＭＡ （アルドリッ
チ社製、分子量９３．０００）のクロ、ロベンゼン溶液
をスピンコードし、膜厚０．３１μｍの中間層を積層し
、２００℃、２０分間ベークした。この上に上層レジス
トとして０ＥＢＲ−１０００（東京応化部ＰＭＭＡレジ
スト、分子量約６０万）をスピンコードし、膜厚０．３
８μｍの膜を形成した。この３種のレジストのキシレン
／エチルシクロヘキサン（４：１） ２２℃で１分間
現像し、エチルシクロヘキサンで３０秒リンスした際の
電子線露光感度曲線の測定結果を第３図に示す。すなわ
ち第３図は電子線照射量（Ｃ／ ｃ！ 、横軸）とレジ
スト残膜率（％、縦軸）との関係を示したグラフである
。
トφ−ＭＡＣレジスト （ダイキン工業製）を膜厚０．
３５．ａｍコートし、２００℃、１時間ベータした。こ
の上に中間層レジストとして、ＰＭＭＡ （アルドリッ
チ社製、分子量９３．０００）のクロ、ロベンゼン溶液
をスピンコードし、膜厚０．３１μｍの中間層を積層し
、２００℃、２０分間ベークした。この上に上層レジス
トとして０ＥＢＲ−１０００（東京応化部ＰＭＭＡレジ
スト、分子量約６０万）をスピンコードし、膜厚０．３
８μｍの膜を形成した。この３種のレジストのキシレン
／エチルシクロヘキサン（４：１） ２２℃で１分間
現像し、エチルシクロヘキサンで３０秒リンスした際の
電子線露光感度曲線の測定結果を第３図に示す。すなわ
ち第３図は電子線照射量（Ｃ／ ｃ！ 、横軸）とレジ
スト残膜率（％、縦軸）との関係を示したグラフである
。
上層レジスト／中間層レジスト／下層レジストの感度の
比はｌ：１．４：１６：３である。
比はｌ：１．４：１６：３である。
次に、第４図に示すように、電極下部を幅０、２５ μ
ｍ 、 ２０００μＣ／ｃＩｌｌで、電極上部を幅１．
５μｍ１３３０μＣ／ｃＩ１１で露光した。この試料ヲ
ーｔ−シレン現像液（キシレン：エチルシクロヘキサン
＝４ ： １）で３分間現像の後、エチルシクロヘキサ
ンで３０秒間リンスした。この時に得られたレジストパ
ターンを第５−１図の走査型電子顕微鏡写真に示した。
ｍ 、 ２０００μＣ／ｃＩｌｌで、電極上部を幅１．
５μｍ１３３０μＣ／ｃＩ１１で露光した。この試料ヲ
ーｔ−シレン現像液（キシレン：エチルシクロヘキサン
＝４ ： １）で３分間現像の後、エチルシクロヘキサ
ンで３０秒間リンスした。この時に得られたレジストパ
ターンを第５−１図の走査型電子顕微鏡写真に示した。
写真で明らかなように上層と中間層で良好なオーバーハ
ング構造が得られている。更にこの試料にチタンを３０
ｎｍと金を２００ｎｍ蒸着し、メチルエチルケトンを用
いてリフトオフした時の電極の様子を同じく第５−２図
の走査型電子顕微鏡写真に示した。
ング構造が得られている。更にこの試料にチタンを３０
ｎｍと金を２００ｎｍ蒸着し、メチルエチルケトンを用
いてリフトオフした時の電極の様子を同じく第５−２図
の走査型電子顕微鏡写真に示した。
写真から明らかな様に下部の幅が０．２５μｍ、上部の
幅が１．５μｍのきのこ形パターンの電極が形成される
ことが解る。
幅が１．５μｍのきのこ形パターンの電極が形成される
ことが解る。
実施例２
Ｇａ八へ基板上に実施例１と同じ３層レジストを形成し
た。この３種のレジストのジクロロベンゼン／エチルシ
クロヘキサン（４：１）、２２℃で２分間現像した際の
上層レジスト／中間層レジスト／下層レジストの感度の
比は１：１．７： １４．３である。
た。この３種のレジストのジクロロベンゼン／エチルシ
クロヘキサン（４：１）、２２℃で２分間現像した際の
上層レジスト／中間層レジスト／下層レジストの感度の
比は１：１．７： １４．３である。
次に、第４図に示したと同様に、電極下部を幅０．２５
μｍ 、 ８００μＣ／ｃｎ！で、電極上部を幅１．５
μｍ、１１０μＣ／ｃｄで露光した。この試料をジクロ
ロベンゼン現像液（ジクロロベンゼン：エチルシクロヘ
キサン＝４ ： １）で３分間現像の後、エチルシクロ
ヘキサンで３０秒間リンスしたところ、実施例１と同様
に良好なレジストパターンが得られた。更にこの試料に
チタンを３０’ｎｍと金を２００ｎｍ蒸着し、メチルエ
チルケトンを用いてリフトオフすると、下部の幅が０．
２１μｍ１上部の幅が１．６μｍの電極が形成された。
μｍ 、 ８００μＣ／ｃｎ！で、電極上部を幅１．５
μｍ、１１０μＣ／ｃｄで露光した。この試料をジクロ
ロベンゼン現像液（ジクロロベンゼン：エチルシクロヘ
キサン＝４ ： １）で３分間現像の後、エチルシクロ
ヘキサンで３０秒間リンスしたところ、実施例１と同様
に良好なレジストパターンが得られた。更にこの試料に
チタンを３０’ｎｍと金を２００ｎｍ蒸着し、メチルエ
チルケトンを用いてリフトオフすると、下部の幅が０．
２１μｍ１上部の幅が１．６μｍの電極が形成された。
実施例３
Ｇ ａ へｓ基板上に下層レジストとして、ＰＭＭΔ（
アルドリッチ社製、分子１１９３．０００）のり０ロベ
ンゼン溶液をスピンコードし、膜厚０．３２μｍのＰＭ
ＭΔ膜を形成し、２００℃、２０分間ベークした。この
上に７０ロレジ又トＦＢＭ−１２０ （ダイキン工業
製、分子量約６０万）のメチルイソブチルケトン／イソ
プロピルアルコール（１コ１）溶液をスピンコードし、
１７０℃、３０分間ベータし、膜厚０．３μｍの膜を形
成した。この上に、上層レジストとしてプロロレジスト
ＦＢＭ−１２０（ダイキン工業製、分子量約１５０万）
のメチルイソブチルケトン／イソプロピルアルコール（
１：ｌ）溶液をスピンコードし、１７０℃、２０分間ベ
ータして、膜厚０．２５μｍの膜を形成した。この３種
のレジストのメチルイソブチルケトン／イソプロピルア
ルコール（１：１２５）２２℃で１分間現像した際の、
上層レジスト／中間層レジスト／下層レジストの電子線
感度の比は１：１Ｊｌ１９であった。
アルドリッチ社製、分子１１９３．０００）のり０ロベ
ンゼン溶液をスピンコードし、膜厚０．３２μｍのＰＭ
ＭΔ膜を形成し、２００℃、２０分間ベークした。この
上に７０ロレジ又トＦＢＭ−１２０ （ダイキン工業
製、分子量約６０万）のメチルイソブチルケトン／イソ
プロピルアルコール（１コ１）溶液をスピンコードし、
１７０℃、３０分間ベータし、膜厚０．３μｍの膜を形
成した。この上に、上層レジストとしてプロロレジスト
ＦＢＭ−１２０（ダイキン工業製、分子量約１５０万）
のメチルイソブチルケトン／イソプロピルアルコール（
１：ｌ）溶液をスピンコードし、１７０℃、２０分間ベ
ータして、膜厚０．２５μｍの膜を形成した。この３種
のレジストのメチルイソブチルケトン／イソプロピルア
ルコール（１：１２５）２２℃で１分間現像した際の、
上層レジスト／中間層レジスト／下層レジストの電子線
感度の比は１：１Ｊｌ１９であった。
次に、電極下部を幅０．２μｍ 、６００μｃ／ｃｎｆ
で、電極上部を幅３．０μｍ、８μＣ／αｎｒで露光し
た。この試料をメチルイソブチルケトン／イソプロピル
アルコール（１：１２５）２２℃で１分間現像した後、
イソプロピルアルコ・−ルで３０秒間リンスした。更に
この試料にチタンを３０ｎｍと金を２００ｎｍ蒸着し、
メチルエチルケトンを用いてリフトオフすると、下部の
幅が０．２２μｍ、上部の幅が３，３μｍの電極が形成
された。
で、電極上部を幅３．０μｍ、８μＣ／αｎｒで露光し
た。この試料をメチルイソブチルケトン／イソプロピル
アルコール（１：１２５）２２℃で１分間現像した後、
イソプロピルアルコ・−ルで３０秒間リンスした。更に
この試料にチタンを３０ｎｍと金を２００ｎｍ蒸着し、
メチルエチルケトンを用いてリフトオフすると、下部の
幅が０．２２μｍ、上部の幅が３，３μｍの電極が形成
された。
以上説明したように、電子線照射、及び現像によりポジ
型のパターン形成が可能な３種のレジスト材料を、用い
る現像溶媒に対して、下層レジスト、中間層レジスト、
上層レジストの感度がそれぞれ低、高、及びその中間と
なるように積層したレジストでは、下層レジストが開口
部分の幅が狭く、上層レジストと中間層レジストでは開
口部分の幅が広くて、しかも、オーバーハング構造を有
するパターンが得られるため、リフトオフ加工により、
良好な形状のきのこ形パターンを再現性良く形成できる
利点がある。
型のパターン形成が可能な３種のレジスト材料を、用い
る現像溶媒に対して、下層レジスト、中間層レジスト、
上層レジストの感度がそれぞれ低、高、及びその中間と
なるように積層したレジストでは、下層レジストが開口
部分の幅が狭く、上層レジストと中間層レジストでは開
口部分の幅が広くて、しかも、オーバーハング構造を有
するパターンが得られるため、リフトオフ加工により、
良好な形状のきのこ形パターンを再現性良く形成できる
利点がある。
特に、中間層レジスト並びに上層レジストが同種のモノ
マーを重合してなるポリマーを主成分とし、中間層レジ
ストに比べ、上層レジストの分子量を高くすることによ
り、上層レジストの感度を中間層レジストより、わずか
に低くし、下層レジストにはこれらと主成分が異なり、
電子線感度が大幅に低い材料を用いることにより、きの
こ形に相当する上部と下部のパターン幅の制御範囲を非
常に大きくとれるため、任意の形状のきのこ形パターン
が得られる利点がある。
マーを重合してなるポリマーを主成分とし、中間層レジ
ストに比べ、上層レジストの分子量を高くすることによ
り、上層レジストの感度を中間層レジストより、わずか
に低くし、下層レジストにはこれらと主成分が異なり、
電子線感度が大幅に低い材料を用いることにより、きの
こ形に相当する上部と下部のパターン幅の制御範囲を非
常に大きくとれるため、任意の形状のきのこ形パターン
が得られる利点がある。
第１図は本発明の一実施例を示す工程図、第２図は電子
線露光とリフトオフ加工による２層レジスト法による従
来のきのこ形パターン形成法の工程図、第３図は各種レ
ジストのＥＢｉ光感度を示すグラフ、第４図はＥＢＮ光
量を示す図、第５−１図は本発明の一実施例で形成した
レジストパターン（現像後）の、第５−２図はきのこ型
電極パターン（リフトオフ後ンの各走査型電子顕微鏡写
真である。 １ ・Ｇａ八へ基板、２・ ・ ・φ−ｍａｃ
（３５００Ａ）、３・ ・ＰＭＭＡ （Ｍｗ＝９０
０００ 、 ３１００人）４・ ・０ＥＢＲ（３８００
人） ５・・°・オーバーハング部分、６・・・Ｔｉ（
３００人） ７・＾ｕ（２０００人） レゾストハ゛Ｒ車（％） 第５−７図 第５−２ 図
線露光とリフトオフ加工による２層レジスト法による従
来のきのこ形パターン形成法の工程図、第３図は各種レ
ジストのＥＢｉ光感度を示すグラフ、第４図はＥＢＮ光
量を示す図、第５−１図は本発明の一実施例で形成した
レジストパターン（現像後）の、第５−２図はきのこ型
電極パターン（リフトオフ後ンの各走査型電子顕微鏡写
真である。 １ ・Ｇａ八へ基板、２・ ・ ・φ−ｍａｃ
（３５００Ａ）、３・ ・ＰＭＭＡ （Ｍｗ＝９０
０００ 、 ３１００人）４・ ・０ＥＢＲ（３８００
人） ５・・°・オーバーハング部分、６・・・Ｔｉ（
３００人） ７・＾ｕ（２０００人） レゾストハ゛Ｒ車（％） 第５−７図 第５−２ 図
Claims (1)
- 【特許請求の範囲】 １、電子線照射、及び現像によりポジ型のパターン形成
が可能な３種のレジスト材料を積層してなり、用いる現
像溶媒に対して、下層レジスト、中間層レジスト、上層
レジストの感度がそれぞれ低、高、及びその中間とする
ことを特徴とするリフトオフ加工用レジスト。 ２、中間層レジスト並びに上層レジストが同種のモノマ
ーを重合してなるポリマーを主成分とし、中間層レジス
トに比べ、上層レジストの分子量を高くすることを特徴
とする請求項１記載のリフトオフ加工用レジスト。 ３、用いる現像溶媒に対して、下層レジスト、中間層レ
ジスト、上層レジストの感度がそれぞれ低、高、及びそ
の中間となる３種の電子線ポジ型レジスト材料を基板上
に積層する工程、これに電子線を照射する工程、該現像
溶媒で現像しその露光部分の開口が下層より、狭、広、
中となる断面形状を得る工程、該パターン上に金属、半
導体、誘電体のいずれかから成る材料を蒸着あるいはス
パッタ法で形成する工程、及び上記３種のレジストを溶
解できる溶剤中でリフトオフする工程の各工程を包含す
ることを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1073893A JPH02253263A (ja) | 1989-03-28 | 1989-03-28 | リフトオフ加工用レジスト及びそれを用いたパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1073893A JPH02253263A (ja) | 1989-03-28 | 1989-03-28 | リフトオフ加工用レジスト及びそれを用いたパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02253263A true JPH02253263A (ja) | 1990-10-12 |
Family
ID=13531339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1073893A Pending JPH02253263A (ja) | 1989-03-28 | 1989-03-28 | リフトオフ加工用レジスト及びそれを用いたパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253263A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002139842A (ja) * | 2000-11-01 | 2002-05-17 | Fujitsu Ltd | パターン形成方法と半導体装置 |
| US6885150B2 (en) | 1998-06-18 | 2005-04-26 | Osram Opto Semiconductors Gmbh | Structured electrodes |
| JP2009198587A (ja) * | 2008-02-19 | 2009-09-03 | Oki Semiconductor Co Ltd | レジストパターン形成方法、及びそれを利用した金属パターン形成方法 |
-
1989
- 1989-03-28 JP JP1073893A patent/JPH02253263A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885150B2 (en) | 1998-06-18 | 2005-04-26 | Osram Opto Semiconductors Gmbh | Structured electrodes |
| JP2002139842A (ja) * | 2000-11-01 | 2002-05-17 | Fujitsu Ltd | パターン形成方法と半導体装置 |
| JP2009198587A (ja) * | 2008-02-19 | 2009-09-03 | Oki Semiconductor Co Ltd | レジストパターン形成方法、及びそれを利用した金属パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4180604A (en) | Two layer resist system | |
| US3934057A (en) | High sensitivity positive resist layers and mask formation process | |
| US6737202B2 (en) | Method of fabricating a tiered structure using a multi-layered resist stack and use | |
| US5147740A (en) | Structure and process for fabricating conductive patterns having sub-half micron dimensions | |
| JP2001066767A (ja) | レジスト組成物およびその使用 | |
| JPS60214532A (ja) | パタ−ン形成方法 | |
| US4568411A (en) | Metal/semiconductor deposition | |
| JPS6216534B2 (ja) | ||
| US5139922A (en) | Method of making resist pattern | |
| JPH02251129A (ja) | マルチレベル・レジストの製造プロセス | |
| JPH02115852A (ja) | 半導体装置の製造方法 | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH01112730A (ja) | レジストパターンの形成方法 | |
| JPS62175739A (ja) | パタ−ン形成方法 | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH04269756A (ja) | リフトオフ加工に適したレジスト膜 | |
| JPH06112119A (ja) | レジストパターン形成方法 | |
| JP3716154B2 (ja) | レジストパターンの形成方法 | |
| JPH02275958A (ja) | レジストパターンの形成方法 | |
| JP3131016B2 (ja) | ネガ型レジストパターンの形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP2736154B2 (ja) | 電極の作製方法 | |
| JPH01217341A (ja) | ポジ型電子線レジストのパターン形成方法 | |
| JPH0680648B2 (ja) | リフトオフ法 |