JPH02255911A - ディスプレイ一体型タブレット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ この発明は、座標入力を行なうタブレットをディスプレ
イと一体としたディスプレイ一体型タブレットに関する
。 ［従来の技術］ 従来、ディスプレイ一体型タブレットは、第１８図に示
すように、ディスプレイ５１とタブレット５２とがそれ
ぞれ別個独立に形成され、そして、これらを互いに密着
させることにより一体に構成されている。ここで、例え
ばディスプレイ５１としてＥＬ（エレクトロ・ルミネッ
センス）表示素子が用いられ、タブレット５２として静
電容量結合型のものが用いられる。なお、第１８図にお
いて、５３は走査パルス検出用のペンである。 ［発明が解決しようとする課Ｂ］ このように構成されるものによれば、１画素レベルでの
位置検出精度を得るために、ディスプレイδ１の表示面
とタブレット５２の人力面を１表示画素の精度で全面に
亘って一致させる必要があり、製造が困難であった。 また、例＾ばディスプレイ５１としてＥＬ表示素子が用
いられ、タブレット５２として静電容量結合型のものが
用いられるものにおいては、ディスプレイδ１およびタ
ブレット５２の双方ともマトリックス状に電極が配され
て構成され、それぞれに同様の機能を有するドライバ等
が備えられているため、回路が無駄となっており、その
分だけ高価となり、またスペース的にも不利であった。 そこで、この発明では、安価かつ容易に製造でき、また
スペース的にも有利となるディスプレイ一体型タブレッ
トを提供することを目的とするものである。

【課題を解決するための手段］ この発明は、行電極および列電極を有するマトリックス
パネルと、行電極ドライバと、列電極ドライバと、行座
標検出部と、列座標検出部と、検出用導体とを備えてな
り、表示モードでは、行電極ドライバよりパネルの行電
極に走査パルスが１電極型位で順次供給されると共に、
パネルの行電極に順次走査パルスが供給されるごとに列
電極ドライバよりパネルの列電極に表示データに応じた
電圧が同時に供給され、行座標検出モードでは、行電極
ドライバよりパネルの行電極に順次走査パルスが供給さ
れ、検出用導体をパネルの任意位置に接触させることで
静電容量結合により検出される走査パルスは行座標検出
部に供給されて検出用導体接触位置の行座標が検出され
、列座標検出モードでは、列電極ドライバよりパネルの
列電極に順次走査パルスが供給され、検出用導体をパネ
ルの任意位置に接触させることで静電容量結合により検
出される走査パルスは列座標検出部に供給されて検出用
導体接触位置の列座標が検出されるものである。 また、この発明は、上記の表示モードの期間と座標検出
モードの期間とが時分割的に交互に設けられるものであ
る。 ［作　用］ 上述構成においては、パネルが表示および座標検出の双
方に使用されるので、ディスプレイの表示面とタブレッ
トの人力面とが１表示画素の精度で全面に■って確実に
一致するため、製造が容易となる。また、パネルが表示
モードおよび座標検出モードの双方に使用され、行電極
ドライバ、列電極ドライバが共通に使用されるので、無
駄な回路を省くことができ、安価に構成できるようにな
ると共に、スペース的にも有利となる。 また、表示モードの期間と座標検出モードの期間とを時
分割的に交互に設けることにより、座標検出モードの期
間には、表示駆動に必要な種々の信号による妨害の影響
がなく走査パルスを検出できるようになり、座標検出を
良好に行い得る。 ［実　施　例コ 以下、第１図を参照しながら、この発明の一実施例につ
いて説明する０本例は、マトリックスパネルとして薄膜
ＥＬマトリックスパネルを用いた例である。 同図において、１０１は薄膜ＥＬマトリックスパネルで
あり、Ｖｌ、Ｖ２．　　・・・・＋Ｖｎは行電極、ｘｌ
、ｘ２．　　・・・・、ＸＩは列電極である。 また、１０２は行電極ドライバであり、その複数の出力
端子はそれぞれパネル１０１の行電極ｙ１、　３／２．
　　・・・・＋　　ｙｎに接続される。また、１０３は
列電極ドライバであり、その複数の出力端子はそれぞれ
パネル１０１の列電極ｘｉ、！２゜・・・・、Ｘ−に接
続される。 これら行電極ドライバ１０２および列電極ドライバ１０
３の動作はタイミング発生回路１０４によって制御され
る。第２図に示すように、表示モードおよび行（ｙ）座
標の検出モードでは、行電極ドライバ１０２より行電極
ｙｔ、　　Ｖ２．　　・・・ｙｎに１電極単位で順次走
査パルスＰｙが供給される。この時、列電極ドライバ１
０３より列電極ｘＩ、　　ｘ２．　　・・・・、ｘｉに
表示データＳＤに応じた電圧ＶＤがｌ走査線ごとに同時
に供給される。列（Ｘ）座標の検出モードでは、列電極
ドライバ１０３より列電極ｘｌ、　　ｘ２．　　・・・
・ｘｍに順次走査パルスＰｘが供給される。 従って、表示モードと行座標の検出モードは同じドライ
ブ状態となり、表示モードのとき同時に行座標の検出モ
ードとなる。そして、第２図に示すように各フレームご
とに、表示モード（行座標の検出モード）の期間と、列
座環の検出モードの期間とが時分割的に設けられる。 なお、走査パルスＰｙ、Ｐｘの極性はそれぞれ１フレー
ムごとに反転するようにされる１例えば、行電極ｙ１．
ｙ２．・・・・、ｙｎには±１９０Ｖ、列電極ｘ１．ｘ
２．　　・・・・、ｘｍには±３０ｖがそれぞれ選択的
に供給される。そして、ＥＬ発光閾値電圧が±２００Ｖ
に対し、発光画素部には±２２０Ｖが交互に極性が反転
されて供給される。 以上の構成において、表示モードでは、行電極ｙ１＋　
　３／２＋　　・・・・＋　　ｙｎに１電極単位で順次
走査パルスｐｙが供給されると共に、列電極ｘＬｘ２．
＝・・、ｘｍに表示データＳＤに対応して電圧ＶＤが１
走査線ごとに同時に供給されるため、線順次走査による
表示駆動となり、表示データＳＤに対応した画像が表示
される。 また、１０１５はペンシル状導体（以下「ベン」という
）であり、このベン１０５をパネル１０１の任意位置に
接触させることで静電容量結合により走査パルスが検出
される。このベン１０５で検出される走査パルスはアン
プ１０６を介して、行座標検出部１０７および列座標横
出部１０日に供給される。 二の場合、行座標検出部１０７は、例えばカウンタで構
成され、タイミング発生回路１０４より、クロックが供
給される前にリセット信号が供給されてリセットされる
と共に、パネル１０１の行電極Ｖ１．　　Ｖ２．　　・
・・・＋　　ｙｎに順次走査パルスＰＶが供給されるタ
イミングでクロックが供給されてカウントされ、そして
、ベン１０５で検出される走査パルスｐｙでカウント動
作がストップされる。したがって、行座標検出部１０７
からは、ベン１０５が接触されるパネル１０１の任意位
置に対応したカウント値が行座標出力として得られる。 また、列側座標検出部１０８も、例えばカウンタで構成
され、タイミング発生回路１０４より、クロックが供給
される前にリセット信号が供給されてリセットされると
共に、パネル１０１０列電極ｘｉ、ｘ２．　　・争φ６
．ＸＩに順次走査パルスＰｘが供給されるタイミングで
クロックが供給されてカウントされ、そして、ベン１０
５で検出される走査パルスＰｘでカウント動作がストッ
プされる。したがって、列座環検出部１０８からは、ベ
ン１０５が接触されるパネル１０１の任意位置に対応し
たカウント値が列座種出力として得られる。 第３図は、第１図例の具体構成を示す図である。 第３図において、第１図と対応する部分には同一符号を
付して示している。 同図において、１２１はパネル１０１の行電極３’ｌｌ
　　Ｍ２．　　・・・・、ｙｎの電極数に対応した段数
を有するシフトレジスタ、１２２はその電極数に対応し
た個数の切換スイッチ２２１〜２２ｎを有するスイッチ
回路、１２３はその電極数に対応した個数のＮチャネル
ＦＥＴ２３Ａ１〜２３ＡｎおよびＮチャネルＦＥＴ２３
Ｂ１〜２３Ｂｎを有するゲート回路であり、これらシフ
トレジスタ１２１、スイッチ回路１２２、ゲート回路１
２３によって行電極ドライバ１０２が構成される。 すなわち、シフトレジスタ１２１のｎ段の出力端子は、
それぞれスイッチ回路１２２の切換スイッチ２２１〜２
２ｎの可動端子に接続され、この切換スイッチ２２１〜
２２ｎのａ側の固定端子は、それぞれゲート回路１２３
のＮチャネルＦＥＴ２３Ａ１〜２３Ａｎのゲートに接続
され、そのｂ側の固定端子は、それぞれゲート回路１２
３のＮチャネルＦＥＴ２３Ｂ１〜２３Ｂｎのゲートに接
続され、そのａ側の固定端子は電気的に浮いた状態とさ
れる。また、ＮチャネルＦＥＴ２３Ａ１〜２３Ａｎのド
レインはそれぞれ電［Ｖｙ＋　（＋　１９０　Ｖ）に接
続され、ＮチャネルＦＥＴ２３Ｂ１〜２３Ｂｎのソース
はそれぞれ電源ｖｙ・（−１９０Ｖ）に接続される。そ
して、ＮチャネルＦＥＴ２３Ａ１〜２３Ａｎのソースは
、それぞれＮチャネルＦＥＴ２３Ｂ１〜２３Ｂｎのドレ
インに接続され、それぞれの接続点はパネル１０１０行
電極ｙ１．ｙ２．・・・・　ｙｎに接続される。 この場合、表示モードおよび行座標の検出モードでは、
タイミング発生回路１０４よりスイッチ回路１２２に供
給されるイネーブル信号（第４図Ｃにｙイネーブルとし
て図示）によって、１フレームごとに切換スイッチ２２
１〜２２ｎはａ側あるいはｂ側に接続される。また、タ
イミング発生回路１０４よりシフトレジスタ１２１に走
査パルスＰｙ用のデータ（第４図Ａにｙデータとして図
示）が供給されると共に、タイミング発生回路１０４よ
りシフトレジスタ１２１にクロラフ（第４図Ｂ、　　Ｊ
にｙクロックとして図示）が供給される。 したがって、あるフレームでは、スイッチ回路１２２の
切換スイッチ２２宜〜２２ｎはａ側に接続され、シフト
レジスタ１２１のｎ段の出力端子よりＮチャネルＦＥＴ
２３Ａ１〜２３Ａｎのゲートに順次１８号が供給されて
オンとなり、パネル１０１の行電極ｙ１．　　ｙ２．　
　・・・・＋Ｖｎに、走査パルスＰｙとしてｌ電極単位
で順次重１１ｆｆＶｙ＋が供給される０次のフレームで
は、スイッチ回路１２２の切換スイッチ２２１〜２２ｎ
はｂ側に接続され、シフトレジスタ１２１のｎ段の出力
端子よりＮチャネルＦＥＴ２３Ｂ１〜２３Ｂｎのゲート
に順次信号が供給されてオンとなり、パネル１０１の行
電極ｙＬｙ２＋　　・・・・＋　　ｙｎに、走査パルス
Ｐｙとして１電極単位で順次電源Ｖｙ−が供給される。 列座標の検出モードでは、タイミング発生回路１０４よ
りスイッチ回路１２２に供給されるイネーブル信号（第
４図Ｃにｙイネーブルとして図示）によって、切換スイ
ッチ２２盲〜２２ｎはｃａｌに接続される。したがって
、パネル１０１の行電極Ｖ１．　　ｙＬ　　・壷・Φ＋
　　ｙｎに、走査パルスＰＶとしての電源Ｖｙ＋、Ｖｙ
−は供給されない。 また、１３１はパネル１０１の列電極ｘｌ、　　ｘ２゜
・・・・、ＸＩの電極数に対応した段数を有するシフト
レジスタ、１３２はその電極数に対応した段数を有する
ラッチ回路、１３３はその電極数に対応した個数の切換
スイッチ３３＋〜３３ｍを有するスイッチ回路、１３４
はその電極数に対応した個数のＮチャネルＦＥＴ３４Ａ
１〜３４ＡｍおよびＮチャネルＦＥＴ３４Ｂ１〜３４８
ｍを有するゲート回路であり、これらシフトレジスタ１
３１、う・ンチ回路１３２、スイッチ回路１３３、ゲー
ト回路１３４によって列電極ドライバ１０３が構成され
る。 すなわち、シフトレジスタ１３１０ｍ段の出力端子は、
それぞれラッチ回路１３２を介してスイッチ回路１３３
の切換スイッチ３３１〜３３ｍの可動端子に接続され、
この切換スイッチ３３＋　〜３３ｇ＋のａ側の固定端子
は、それぞれゲート回路１３４のＮチャネルＦＥＴ３４
Ａ１〜３４Ａｍのゲートに接続され、そのｂ側の固定端
子は、それぞれゲート回路１３４のＮチャネルＦＥＴ３
４ＢＩ〜３４Ｂ−のゲートに接続される。また、Ｎチャ
ネルＦＥＴ３４Ａ１〜３４Ａｍのドレインはそれぞれ電
源ＶＸ＋（＋３０Ｖ）に接続され、ＮチャネルＦＥＴ３
４Ｂ１〜３４Ｂｍのソースはそれぞれｉ！ＲＶｘ−（−
３０Ｖ）に接続される。そして、ＮチャネルＦＥＴ３４
Ａ１〜３４Ａｍのソースは、それぞれＮチャネルＦＥＴ
３４Ｂ１〜３４Ｂｏ＋のドレインに接続され、それぞれ
の接続点はパネル１０１の行電極ｘ　１　＋　　ｘ　２
　＋　　・・・・、Ｘ＋ａに接続される。 この場合、表示モードおよび行座標の検出モードでは、
タイミング発生回路１０４よりスイッチ回路１３３に供
給されるイネーブル信号（第４図ＧにＸイネーブルとし
て図示）によって、１フレームごとに切換スイッチ３３
＋〜３３イはｂ側あるいはａ側に接続される。また、タ
イミング発生回路１０４よりシフトレジスタ１３１に表
示データＳＤ（第４図Ｅ、　　ＫにＸデータとして図示
）が供給されると共に、タイミング発生回路１０４より
シフトレジスタ１３１にクロック（第４図Ｆ。 ＬにＸクロックとして図示）が供給される。そして、シ
フトレジスタ１３１０ｍ段のレジスタに１走査線分のｍ
個の表示データＳＤがセットされるごとに、タイミング
発生回路１０４よりラッチ回路１３２にロード信号（第
４図Ｈ，ＪにＸロードとして図示）が供給される。 したがって、あるフレームでは、スイッチ回路１３３の
切換スイッチ３３＋〜３３ｍはｂ側に接続され、シフト
レジスタ１３１のｍ段の出力端子より表示データＳＤに
対応した所定のＮチャネルＦＥＴ３４Ｂ１〜３４Ｂ＋ａ
のゲートに１走査線ごとに同時に信号が供給されてオン
となり、パネル１０１の表示データＳＤに対応した所定
の列電極ＸＩ！Ｘ２＋　　・・・・、ｘｍに同時に電圧
ＶＤとして電［Ｖ　ｘ−が供給される。次のフレームで
は、スイッチ回路１３３の切換スイッチ３３１〜３３ｍ
はａ側に接続され、シフトレジスタ１３１のｍ段の出力
端子より表示データＳＤに対応した所定のＮチャネルＦ
　Ｅ　Ｔ　３４Ａ１〜３４Ａｍのゲートに１走査線ごと
に同時に信号が供給されてオンとなり、パネル１０１の
表示データＳＤに対応した所定の列電極ｘｌ＊　　ｘ２
＊　　◆・・・、ｘｍに同時に電圧ＶＤとして電源Ｖｘ
＋が供給される。 また、列座標の検出モードでは、タイミング発生回路１
０４よりスイッチ回路１３３に供給されるイネーブル信
号（第４図ＧにＸイネーブルとして図示）によって、ｌ
フレームごとに切換スイッチ３３＋〜３３ｍはａ側ある
いはｂ側に接続される。また、タイミング発生回路１０
４よりシフトレジスタ１３１に走査パルスＰｘ用のデー
タ（第４図ＥにＸデータとして図示）が供給されると共
に、タイミング発生回路１０４よりシフトレジスタ１３
１にクロック（第４図ＦにＸクロックとして図示）が供
給される。なお、タイミング発生回ｖｌｉ１０４よりラ
ッチ回９１３２にロード信号（第４図ＨにＸロードとし
て図示）が供給され続ける結果、透過動作となる。 したがって、あるフレームでは、スイ・ソチ回路１３３
の切換スイッチ３３１〜３３ｍはｂ側に接続され、シフ
トレジスタ１３１のｍ段の出力端子よりＮチャネルＦＥ
Ｔ３４Ｂ１〜３４８ｍのゲートに順次信号が供給されて
オンとなり、パネル１０１の列電極ｘｉ、ｘ２．　　舎
争Φｅ、　　ｘｍに、走査パルスＰｘとして順次重ＲＶ
ｘ−が供給される。次のフレームでは、スイッチ回路１
３３の切換スイッチ３３１〜３３ｍはａ側に接続され、
シフトレジスタ１３１のｍ段の出力端子よりＮチャネル
ＦＥＴ３４Ａ１〜３４Ａｍのゲートに順次信号が供給さ
れてオンとなり、パネル１０１の行電極ｘｌ。 ｘ２．　　・・・・、ｘｍに、走査パルスＰｘとして順
次電源Ｖｘ＋が供給される。 このように、表示モードでは、行電極ｙ＋、　　Ｓ’２
＋・・・・　ｙｎに１電極単位で順次走査パルスＰｙが
供給されると共に、列電極ｘｌ、ｘ２．　　・・・・、
Ｘ−に表示データＳＤに応じた電圧ＶＤが１走査線ごと
に同時に供給され、線順次走査による表示駆動となり、
表示データＳＤに対応した画像が表示される。 また、ペン１０５で検出される走査パルスはアンプ１０
６を介して、カウンタで構成される行座標検出部１０７
および列座標検出部１０８にカウントストップ信号とし
て供給される。そして、行座標検出部１０７には、シフ
トレジスタ１２１に供給されるクロックと同じクロック
（第４図Ｂ。 ＪにＸクロックとして図示）がタイミング発生回路１０
４より供給されると共に、リセット信号（第４図りにｙ
リセットとして図示）が供給されて行座標の検出モード
となる前はリセット状態とされる。したがって、行座標
の検出モードとなるとクロックのカウント動作が始まっ
てペン１０５で走査パルスｐｙが検出されるとカウント
動作が終わるので、行座標検出部１０７からは、ペン１
０５が接触されるパネル１０１の任意位置に対応したカ
ウント値が行座標出力として得られる。また、列座標検
出部１０８には、シフトレジスタ１３１に供給されるク
ロックと同じクロック（第４図ＦにＸクロックとして図
示）がタイミング発生回路１０４より供給されると共に
、リセット信号（第４図ＩにＸリセットとして図示）が
供給されて列座標の検出モードとなる前はリセット状態
とされる。したがって、列座標の検出モードとなるとク
ロックのカウント動作が始まってペン１０５で走査パル
スＰｘが検出されるとカウント動作が終わるので、列座
標検出部１０日からは、ペン１０δが接触されるパネル
１０１の任意位置に対応したカウント値が列座種出力と
して得られる。 なお、第３図において、１０４ａは表示データＳＤが書
き込まれているＲＡＭである。 このように本例によれば、パネル１０１が表示および座
標検出の双方に使用されるので、ディスプレイの表示面
とタブレットの人力面とが１表示画素の精度で全面に亘
って確実に一致するため、ディスプレイの表示面とタブ
レットの入力面を一致させる工程、労力が不要となり、
容易に製造することができる。また、パネル１０１が表
示モードおよび座標検出モードの双方に使用され、行電
極ドライバ１０２、列電極ドライバ１０３が共通に使用
されるので、無駄な回路を設けることがなく、安価に構
成できると共に、スペース的にも有利とできる。 ところで、第１図例においては、行座標の検出モードと
なるとき、同時に表示モードとなり、ペン１０５で走査
パルスｐｙを検出する際、走査パルスｐｙの他に表示駆
動に必要な種々の信号が妨害信号として検出され、走査
パルスＰｙが妨害信号の中に埋もれてしまって、座標検
出を良好に行なえなくなるおそれがある。 このような妨害信号の影響を除去するため、第５図に示
すように構成することが考えられる。この第５図におい
て、第１図と対応する部分には同一符号を付し、その詳
細説明は省略する。 この例においては、走査パルス検出用のペン１０６の他
に、妨害信号相殺用のペン１１１が設けられる。ペン１
０５はパネル１１１の任意位置に接触され、このペン１
０５の出力信号はバッフ７アンブ１１２を介して差動ア
ンプ１１３の非反転入力端子に供給される。また、ペン
１１１はパネル１０１の表示に影響しない位置、図の例
では下面に接触され、このペン１１１の出力信号はバッ
ファアンプｌ゛１４を介して差動アンプ１１３の反転入
力端子に供給される。そして、この差動アンプ１１３の
出力信号が行座標検出部１０７および列座標検出部１０
日に供給される。 この場合、行座標の検出モードでは、ペン１０５によっ
て走査パルスＰＶの他に表示駆動に必要な種々の信号に
よる妨害信号が検出されると共に、ペン１１１によって
表示駆動に必要な種々の信号による妨害信号が検出され
るので、差動アンプ１１３の出力信号に含まれる妨害信
号は軽減される。 差動アンプ１１３の帰還抵抗器１１３ａは、ペン１０５
およびペン１１１で検出される妨害信号のレベルを合わ
せて、差動アンプ１１３より出力信号に含まれる妨害信
号のレベルが最小となるように調整するための可変抵抗
器である。 このように、第５図例によれば、行座標の検出モードで
は、差動アンプ１１３の出力信号に含まれる妨害信号は
軽減され、走査パルスｐｙを良好に検出でき、妨害信号
の影響をほとんど受けずに座標検出を良好に行なうこと
ができる。 なお、このように２つのペン１０５．１１１を用いて表
示駆動に必要な種々の信号による妨害信号を軽減する方
法は、第６図に示すように、ディスプレイ６１とタブレ
ット５２とがそれぞれ別個独立に形成され、そして、こ
れらを互いに密着させることにより一体に構成されるも
のにも適用できることは勿論である。 次に、第６図を参照しながら、この発明の他の実施例に
ついて説明する。本例はマトリックスパネルとして薄膜
ＥＬマトリックスパネルを用いた例であると共に、表示
モードの期間と座標検出モードの期間とが時分割的に交
互に設けられるようにした例である。 同図において、２０１は薄膜ＥＬマトリックスパネルで
あり、ＳＩＩ＊　　Ｖ２．　　・・・・＋５’ｎは行電
極、ｘｌ、ｘ２．　　・・・・、ｘｒａは列電極である
。 また、２０２は行電極ドライバであり、その複数の出力
端子はそれぞれパネル２０１０行電極ｙ１、Ｖ２．　−
・・・＋　　ｙｎに接続される。また、２０３は列電極
ドライバであり、その複数の出力端子はそれぞれパネル
２０１の列電極ｘ１．　　ｘ２゜・φ争・、ＸＩに接続
される。 これら行電極ドライバ２０２および列電極ドライバ２０
３の動作はタイミング発生回路２０４によって制御され
る。 第７図に示すように、表示モードでは、行電極ドライバ
２０２より行電極３’ｌｔ　　ｙ２＋　　・・・・ｙｎ
に１電極単位で順次走査パルスｐｙが供給されると共に
、列電極ドライバ２０３より列電極Ｘ１、ｘ２．・・・
・、ｘＩＩ＋に表示データＳＤに対応した電圧ｖＳＯが
１走査線ごとに同時に供給される。 また、行座標（Ｘ座標）の検出モードでは、行電極ドラ
イバ２０２より行電極ｙｌ＋　　ｙＬ　　・・・”　　
ｙｎに順次走査パルスＰｙ′が供給される。 この場合、走査パルスＰｙ′のパルス幅は広くされ、行
電極３／Ｉ、　　ｙ２＋　　・・・・、ｙｎのうち隣り
合った複数の電極、例えば２０本の電極に、同時に走査
パルスＰｙ′が供給された状態で順次走査される。 また、列座標（Ｘ座標）の検出モードでは、列電極ドラ
イバ２０３より列電極ｘ　ｌ　＋　　ｘ　２　＋　　・
・・拳、ｘｍに順次走査パルスＰｘ’が供給される。 この場合、走査パルスＰｘ’のパルス幅も広くされ、列
電極ｘＩ、　　ｘ２．　　・・・・、　　ＸｔＳのうち
隣り合った複数の電極、例えば２０本の電極に、同時に
走査パルスＰｘ’が供給された状態で順次走査される。 そして、表示モードの期間、行座標の検出モードの期間
および列座標の検出モードの期間は各フレームに時分割
的に設けられる。なお、その順序は図示の例に限られる
ものでなく、任意である。 ここで、表示モードのときの走査パルスＰＶの極性は、
１フレームごとに反転するようにされる。 また、座標検出モードのときの走査パルスＰｙ′Ｐｘ’
の極性も、それぞれ１フレームごとに反転するようにす
ることが望ましいが、回路の簡単化のため片極性のパル
スとしてもよい。この場合は、電圧は低い方がよいが、
あまり低くするとＳ／Ｎよく走査パルスＰｙ’、Ｐｘ’
を検出することができなくなる。 例え°ば、表示モードにおいては、発光同値電圧が＋２
００ｖに対し、行電極Ｖｌ＋　　Ｖ２．　　・・・ｙｎ
に走査パルスｐｙとして＋２１５ｖあるいは−１６５Ｖ
、　　列電極ｘｌｌ　Ｘ２．・・串・ｒｌｌに電圧ＶＳ
Ｄとして＋５０ＶあるいはＯＶが選択的に供給され、発
光画素部には＋２１５ｖ、非発光画素部には＋１６５ｖ
が１フレームごとに交互に極性が反転されて供給される
。また、行座標の検出モードにおいては、行電極５’ｌ
＋　　Ｖ２゜・・・＋　　ｙｎに走査パルスｐ　ｙ　／
とじて＋２５Ｖが供給され、列座標の検出モードにおい
ては、列電極ｘｌ、　　ｘ２．　　・・・ｅ、　　ｘｒ
ａに走査パルスＰＸ′と°して＋２５Ｖが供給される。 以上の構成において、表示モードでは、行電極！’ｌ＋
ｙ２＋　　・・・・、ｙｎに１電極単位で順次走査パル
スｐｙが供給されると共に、列電極ｘｌ。 ｘ２．　　・・拳・、Ｘ−に表示データＳＤに対応した
電圧ｖＳＯが１走査線ごとに同時に供給されるため、線
順次走査による表示駆動となり、表示データＳＤに対応
した画像が表示される。 また、２０５はペンシル状導体（以下「ペン」という）
であり、このペン２０５をパネル２０１の任意位置に接
触させることで静電容量結合により走査パルスが検出さ
れる。 この場合、上述したように座標検出モードにおいては、
隣り合った複数の電極に同時に走査パルスＰ　”ｊ’＋
　　Ｐ　ｘ’が供給された状態で順次走査されるので、
ひとつの電極のみに走査パルスＰＶ’Ｐｘ’が供給され
るものに比べて、ペン２０６の検出信号のレベルは増大
する。第８図を参照して、このことについて詳細に説明
する。 同図において、４１はペンシル状導体（以下「ペン」と
いう）、４２は薄１ｌＩＥＬマトリックスバネルのガラ
ス板である。４３はマトリックス電極であり、本来行電
極と列電極の２Ｎからなるが、説明の簡単化のなめ、１
層のみを示している。４４は走査用の切換スイッチ、４
５は走査パルス用の電源、４６は走査パルス検出用のア
ンプ（第６図においてはアンプ２０６）の人力インピー
ダンスである。 ペン４１と電極４３との間には、図示のようにコンデン
サが存在し、電極番号ムに対応してその容量をＣｉ　と
する、また、電極４３は、ｊ５ｉ−１またはＪ≧ｉ＋４
では接地され、ｌ≦Ｊ≦１＋３では電ｆｉ４５に接続さ
れているものとする。なお、電極４３の数はｎで、】≦
Ｊ≦ｎとする。 第９図は、この場合の等価回路を示したものである。こ
こで、 ＣＶＳ　＝　Ｃｉ＋　Ｃｉ＋ｆ＋　Ｃｉ＋２＋　Ｃｉ＋
３ＣＧＮＤ＝　ＣＩＩ　Ｃ２＋・−＋　Ｃｉ−１＋　Ｃ
：＋４＋・−＋　Ｃｎであり、ペン４１による検出信号
ＶＳは、ｌ　ＺｉｎｌＰ　１／（，１ＣＧＮＯ に選べば次式のようになる。ＩＺｉｎｌは入力インビー
ダンス４６の大きさである。 ここで、ＶＳは電源４５の電圧値、Ｃｏはペン４１と電
極４３間で形成される全容量であり、ＣｖＳ十ＣＧＮＤ
である。 この（１）式から明らかなように、電極４３に１電極ず
つ電［４５を供給する方式では、ｎが数百の場合には、
ＣＶＳ＜＜Ｃｏとなるため、検出信号ＶＳが小さく、走
査パルスの検出が困難となる。 しかし、本例のように同時に電源４５が供給される電極
４３の数を多くすると、それに応じてＣｖＳが大きくな
って検出信号ＶＳが大きくなり、走査パルスの検出が容
易となる。 この場合、電極４３によって形成されるコンデンサの容
量Ｃｉは、第１０図に示すようにペン４１から遠くなる
程小さくなり、例えば電極ピッチ０．３ｍｍ、ガラス厚
２．　４ｍｍの場合で、左右１０電極付近より遠方では
その影響は無視できる。したが）て、同時に電源４５が
供給される電極４３の数は２０もあればよく、それ以上
増やしても検出信号のレベル増大効果は朋待てきない。 第６図において、このペン２０５の検出信号はアンプ２
０６に供給されて増幅され、このアンプ２０６からの検
出信号ＶＳはコンパレータ２０７に供給されて基準電圧
Ｖｒと比較される。ペン２０５の検出信号のアンプ２０
６の出力電圧ＶＳは、第１１図に示すようにペン２０５
とガラス板との距離ｄに略反比例して減少する。基準電
圧Ｖｒは、距離ｄをｄＯとしたときの検出信号ＶＳのレ
ベルと等しく設定される。後述するように距離ｄｏは座
標検出動作に入る位置であり、予め操作性を考慮して決
定され、例えば１層層とされる。ペン２０５がガラス上
（ガラス厚＝２．　４ｍｎ＋）、即ちｄ＝２、　４＋ｗ
＠のとき検出信号ｖｓが３Ｖ、ｄ　＝４ｎ＋ｍのとき検
出信号ＶＳはＩＶとなる。したがって、この場合には、
Ｖｒ　＝２Ｖとすれば、ｄｏ＝３．４１となり、ガラス
板表面から１ｍｎ＋の距離になる。 このコンパレータ２０７からは、検出信号ＶＳが基準電
圧Ｖｒより大きいときには高レベル“ｌ”の信号が出力
され、−力検出信号ｖｓが基準電圧Ｖｒより小さいとき
には低レベル“０”の信号が出力される。そして、この
コンパレータ２０７の出力信号はアンド回路２０日に供
給される。 また、アンプ２０６からの検出信号ＶＳは、ピーク時点
検出回路２０９に供給され、このピーク時点検出回路２
０９からは、検出信号ｖＳのピーク時点で高レベル“Ｉ
　ＩＩの信号が出力されると共に、その他のときには低
レベル１１０”の信号が出力される。そして、このピー
ク時点検出回路２０９の出力信号はアンド回路２０８に
供給される。 アンド回路２０８からは、検出信号ＶＳが基準電圧Ｖｒ
より大きく、かつ検出信号ＶＳのピーク時点で高レベル
“１”の信号が出力されると共に、その他のときには低
レベル“′０”の信号が出力される。このアンド回Ｎ２
Ｏ３の出力信号は、行座標検出部２１０および列座標検
出部２１１に供給される。この場合、行座標検出部２１
０は、例えばカウンタで構成され、タイミング発生回路
２０４より、行座標の検出モードとなる前にリセット信
号が供給されてリセットされると共に、パネル２０１の
行電極＄１’ｌｌ　　ｙＬ　　”　”　”　”ｔ　　ｙ
ｎに順次走査パルスＰｙ′が供給されるタイミングでク
ロックが供給されてカウントされ、そして、アンド回路
２０８の出力信号が高レベル“１”となるタイミングで
カウント動作がストップされる。したがって、行座標検
出部２１０からは、ペン２０５が接触されるパネル２０
１の任意位置に対応したカウント値が行座標出力として
得られる。 また、列座標検出部２１１も、例えばカウンタて構成さ
れ、タイミング発生回路２０４より、列座標の検出モー
ドとなる前にリセット信号が供給されてリセットされる
と共に、パネル２０１の列電極ｘｉ、　　ｘ２．　　・
・・・、ｘｍに順次走査パルスＰｘ’が供給されるタイ
ミングでクロックが供給されてカウントされ、そして、
アンド回路２０８の出力信号が高レベル“１”となるタ
イミングでカウント動作がストップされる。したがって
、列座標検出部２１１からは、ペン２０５が接触される
パネル２０１の任意位置に対応したカウント値が列座探
出力として得られる。 第１２図は、第６図例の具体構成を示す図である。第１
２図において、第６図と対応する部分には同一符号を付
して示している。 同図において、２２１はパネル２０１の行電極Ｓ／１．
　　ｙ２＋　　・・・・、ｙｎの電極数に対応した段数
を有するシフトレジスタ、２２２はその電極数に対応し
たアンド回路２Ａ１〜２Ａｎ、エクスクル−シブノア回
路２Ｅ１〜２Ｅｎ％　ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎ
およびＰチャネルＦＥＴ２ＰＩ〜２Ｐｎ等を有するドラ
イバ、２２３は電源Ｖｗ＋（＋２１５Ｖ）、接地（ＯＶ
）および電［１／２　ＶＤ　　（＋２５Ｖ）を切換える
ための切換スイッチ、２２４は電［Ｖｗ−（−１６５Ｖ
）および接地（Ｏｖ）を切換えるための切換スイッチで
あり、これらシフトレジスタ２２１、ドライバ２２２、
切換スイッチ２２３．２２４によって行電極ドライバ２
０２が構成される。 すなわち、シフトレジスタ２２１のｎ段の出力端子は、
それぞれドライバ２２２のアンド回路２Ａ１〜２Ａｎの
入力側に接続され、このアンド回路２Ａ１〜２Ａｎの出
力側はそれぞれエクスクル−シブノア回路２Ｅ１〜２Ｅ
ｎの入力側に接続され、こ゛のエクスクル−シブノア回
路２Ｅ１〜２Ｅｎの出力側はそれぞれＮチャネルＦＥＴ
２Ｎ１〜２Ｎｎのゲートに接続されると共に、Ｐチャネ
ルＦＥＴ２ＰＩ〜２Ｐｎのゲートに接続される。 また、ＰチャネルＦＥＴ２ＰＩ　〜２Ｐｎのソースはそ
れぞれ切換スイッチ２２３の可動端子に接続され、この
切換スイッチ２２３のａ側の固定端子は電Ｒｖ誓＋に接
続され、そのｂ側の固定端子は接地され、そのＣ側の固
定端子は電源１／２ＶＤに接続される。この切換スイッ
チ２２３の切換えはタイミング発生回路２０４によって
制御される。 また、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのソースはそれ
ぞれ切換スイッチ２２４の可動端子に接続される。この
切換スイッチ２２４のａ側の固定端子は電ＲＶ　ｗ−に
接続され、そのｂ側の固定端子は接地される。この切換
スイッチ２２４の切換えはタイミング発生回路２０４に
よって制御される。 そして、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのドレインは
、それぞれＰチャネルＦＥＴ２Ｐ１〜２Ｐｎのドレイン
に接続され、それぞれの接続点はパネル２０１の行電極
５’Ｌ　　ｙ２．　　”　”　”　”ｔ　　Ｖｎに接続
される。なお、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎ、Ｐチ
ャネルＦＥＴ２ＰＩ　〜２Ｐｎのそれぞれのドレインお
よびソース間にはダイオードが接続される。 この場合、表示モードでは、タイミング発生回路２０４
よりアンド回路２Ａ１〜２Ａｎにイネーブル信号（第１
３図Ｃ，Ｑにｙイネーブルとして図示）が供給される。 そして、あるフレームでは、切換スイッチ２２３はａ側
に接続されてＰチャネルＦＥＴ２ＰＩ　〜２Ｐｎのソー
スに電ＲＶ　ｗ＋が供給され（第１３図Ｅに図示）、切
換スイッチ２２４はｂ側に接続されてＮチャネルＦＥＴ
２ＮＩ〜２Ｎｎのソースは接地され（第１３図Ｆに図示
）、エクスクル−シブノア回路２Ｅ１〜２Ｅｎに供給さ
れる反転／非反転制御１１ｐ（？！号（第１３図りにｙ
反転／非反転として図示）は低レベル“０″とされる。 一方、次のフレームでは、切換スイッチ２２３はｂｍに
接続されてＰチャネルＦＥＴ２Ｐ１〜２Ｐｎのソースは
接地され（第１３図Ｅに図示）、切換スイッチ２２４は
ａ側に接続されてＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのソ
ースには、電源Ｖｖ−が接続され（第１３図Ｆに図示）
、反転／非反転制御（８号は高レベル“１”とされる。 また、タイミング発生回路２０４よりシフトレジスタ２
２１に走査パルスＰｙ用のデータ（第１３図Ａにｙデー
タとして図示）が供給されると共に、クロック（第１３
図Ｂ、　　Ｎにｙクロックとして図示〉が供給される。 この走査パルスルｙ用のデータとしては、行電極ｙｌ、
　　Ｖ２．　　・・・、ｙｎを１本ずつ順次走査するた
め、ｌクロック分だけ高レベル“ｌ”が続くようにされ
る。 したがって、あるフレームでは、ＰチャネルＦＥＴ２Ｐ
１〜２Ｐｎのゲートに順次低レベルＩＩ　Ｏ”の信号が
供給されてオンとなり、パネル２０１の打電８ｉｉｙ１
．ｙ２．・・・・、ｙｎに、走査パルスＰｙとしてｌ電
極単位で順次重Ｉ　Ｖ　ｗ＋が供給される。次のフレー
ムでは、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのゲートに順
次高レベル“１″の信号が供給されてオンとなり、パネ
ル２０１の行電極Ｖ１．　　ｙ２＋　　φ・・・＋　　
Ｖｎに、走査パルスＰｙとして１電極単位で順次重ＲＶ
　ｗ−が供給される。 また、行座標の検出モードでは、タイミング発生回路２
０４よりアンド回路２ＡＩ〜２Ａｎにイネーブル信号（
第１３図Ｃにｙイネーブルとして図示）が供給される。 そして、切換スイッチ２２３はＣ側に接続されてＰチャ
ネルＦＥＴ２ＰＩ〜２Ｐｎのソースに電源！／２ＶＤが
供給され（第１３図Ｅに図示）、切換−スイッチ２２４
はｂ側に接続されてＮチャネルＦＥＴ２Ｎ１〜２Ｎｎの
ソースは接地され（第１３図Ｆに図示）、エクスクル−
シブノア回＃Ｊ２Ｅｌ〜２Ｅｎに供給される反転／非反
転制御信号（第１３図りに反転／非反転として図示）は
低レベル“Ｏ”とされる。 また、タイミング発生回＃！Ｉ２０４よりシフトレジス
タ２２１に走査パルスＰＶ’用のデータ（第１３図Ａに
ｙデータとして図示）が供給されると共に、クロックく
第１３図Ｂにｙクロックとして図示）が供給される。こ
の走査パルスＰｙ′用のデータは、行電極ｙｌ、ｙ２．
　　・・・・＋３’ｎのうち隣り合った複数本、例えば
２０本の電極を同時に走査するため、２０クロック分だ
け高レベル“′ｌ”が続くようにされる。 したがって、ＰチャネルＦＥＴ２Ｐｌ　〜２Ｐｎのうち
隣り合った２０個のゲートに同時に低レベル“０”の信
号が供給されてオンとなり、パネル２０１０行電極ｙｌ
＋　　Ｖ２＊　　”　”　”　”＊　　ｙｎのうち隣り
合った２０本の電極に同時に走査パルスＰｙ′としてｆ
ｉｌｌ／２ＶＤが供給され、この状態で順次走査される
。 また、列座標の検出モードでは、タイミング発生回路２
０４よりアンド回路２Ａ１〜２Ａｎに供給されるイネー
ブル信号（第１３図Ｃにｙイネーブルとして図示ンは低
レベル“′Ｏ”とされる。そして、切換スイッチ２２３
はｂｍに接続されてＰチャネルＦＥＴ２ＰＩ〜２Ｐｎの
ソースは接地され（第１３図Ｅに図示）、切換スイッチ
２２４はｂ側に接続されてＮチャネルＦＥＴ２Ｎ１〜２
Ｎｎのソースは接地され（第１３図Ｆに図示）、反転／
非反転制御信号は低レベル１１０Ｉ＋とされる。 したがって、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのゲート
には高レベル“ｌ”の信号が供給されてオンとなり、パ
ネル２０１の行電極ｙｌ、Ｖ２゜・−−＋Ｖｎは全て接
地される。 また、２３１はパネル２０１の列電極ｘｌ、ｘ２、・・
・・ｌ　　Ｘ１ｍの電極数に対応した段数を有するシフ
トレジスタ、２１２はその電極数に対応した段数を有す
るラッチ回路、２３３はその電極数に対応したナンド回
路３Ａ１〜３Ａｍ、ＮチャネルＦＥＴ３Ｎ１〜３Ｎ＋ｗ
およびＰチャネルＦＥＴ３Ｐ１〜３Ｐｍ等を有するドラ
イバ、２３４は可変電源回路であり、これらシフトレジ
スタ２３１、ラッチ回路２３２、ドライバ２３３、可変
電源回路２３４によって列電極ドライバ２０３が構成さ
れる。 すなわち、シフトレジスタ２３１のｍ段の出力端子は、
それぞれラッチ回路２３２を介してドライバ２３３のナ
ンド回路３Ａ１〜３Ａｎ＋の入力側に接続され、このナ
ンド回路３Ａ１〜３ＡＦａの出力側はそれぞれＮチャネ
ルＦＥＴ３Ｎ１〜３Ｎｍのゲートに接続されると共に、
ＰチャネルＦＥＴ３Ｐ１〜３Ｐｍのゲートに接続される
。 また、ＰチャネルＦＥＴ３Ｐｌ〜３Ｐｓ＋のソースは可
変電源回路２３４の出力側に接続され、この可変電源回
路２３４０入力端には電源１／２ＶＤが接続される。こ
の可変電源回路２３４はタイミング発生回路２０４によ
って制御され、表示モードにはｖＯが出力され、座標検
出モードには１／２ｖＤが出力される（第１３図Ｋに図
示）、また、ＮチャネルＦＥＴ３Ｎ１〜３Ｎｍのソース
はそれぞれ接地される。 そして、ＰチャネルＦＥＴ３Ｐｌ〜３ＰＩｇのドレイン
は、それぞれＮチャネルＦＥＴ３Ｎ！〜３Ｎｔｍのドレ
インに接続され、それぞれの接続点はパネル２０１の列
電極ｘ１．ｘ２．・・・・、ｘｍに接続される。なお、
ＮチャネルＦＥＴ３Ｎ１〜３　Ｎ　ｒｇ　＋　　Ｐチャ
ネルＦＥＴ３Ｐ１〜３Ｐｍのそれぞれのドレインおよび
ソース簡にはダイオードが接続される。この場合、表示
モードでは、タイミング発生回路２０４よりナンド回路
３Ａ１〜３ＡｒＲにイネーブル信号（第１３図Ｊ、　　
ＱにＸイネーブルとして図示）が供給される。 また、タイミング発生回路２０４よりシフトレジスタ２
３１にデータ（第１３図Ｈ，ＯにＸデータとして図示）
が供給されると共に、シフトレジスタ３１にクロック（
第１３図１．　　ＰにＸクロックとして図示）が供給さ
れる。この場合、行電極ｙｌ、　　ｙ２．　　・・・＋
　　ｙｎに走査パルスｐｙとして電ＲＶ　ｗ＋が供給さ
れるあるフレームでは、表示データＳＤの反転されたデ
ータが供給され、一方走査パルスＰｙとして電源Ｖｗ−
が供給される次のフレームでは、表示データＳＤがその
まま供給される。 そして、シフトレジスタ２３１にデータが順次供給され
て１走査線分のｍ個のデータがセットされるごとに、タ
イミング発生回路２０４よりラッチ回路２３２にロード
信号（第１３図り、　　ＮにＸロードとして図示）が供
給されて１走査線分のｍ個のデータはラッチ回路２３２
でラッチされ、そして、シフトレジスタ２３１にｍ個の
データが順次供給される次の１走査線期間の間侃持され
る。 これによりＥＬの発光に充分な期間、例えば４０μｓｅ
ｃ程度が確保される。 したがって、行電極ｙｔ、　　５／２．　　・・・、　
　ｙｎに走査パルスｐｙとして電Ｒｖｗ÷が供給される
あるフレームでは、！走査線ごとにＮチャネルＦＥＴ３
Ｎ１〜３Ｎｇ＋のうち表示画素部に対応したもののゲー
トに高レベル“１”の信号が供給されてオンとされると
共に、ＰチャネルＦＥＴ３Ｐ１〜３Ｐａ＋のうち非表示
画業部に対応したもののゲートに低レベル“Ｏ”の信号
が供給されてオンとされ、パネル２０１０列電極ｘ１．
ｘ２．　　・・・ｘｌｌのうち表示画素部に対応した電
極は接地されると共に、非表示画素部に対応した電極に
は電圧ＶＤが供給される。 一方、走査パルスＰＶとして電ｔｒｉ　Ｖ　ｗ−供給さ
れる次のフレームでは、１走査線ごとにＰチャネルＦＥ
Ｔ３Ｐ１〜３Ｐｍのうち表示画素部に対応したもののゲ
ートに低レベル“０”の信号が供給されてオンとされる
と共に、ＮチャネルＦＥＴ３Ｎ１〜３Ｎｍのうち非表示
画素部に対応したもののゲートに高しベルパ１”の信号
が供給されてオンとされ、パネル２０１の列電極ｘ　１
　＋　　ｘ　２　＋　　・・・Ｉ　　ＸＴｌａのうち表
示画素部に対応した電極には電圧ＶＤが供給されると共
に、非表示画素部に対応した電極は接地される。 また、行座標の検出モードでは、タイミング発生回路２
０４よりナンド回路３Ａ１〜３Ａｍに供給されるイネー
ブル信号（第１３図ＪにＸイネーブルとして図示）は低
レベル“０パとされる。したがって、ＮチャネルＦＥＴ
３Ｎ１〜３Ｎｍのゲートには高レベル“１”の信号が供
給されてオンとなり、パネル２０１の列電極は全て接地
される。 また、列座標の検出モードでは、タイミング発生回路２
０４よりナンド回路３Ａ１〜３Ａｎ＋にイネーブル信号
（第１３図ＪにＸイネーブルとして図示）が供給される
。そして、タイミング発生回路２０４よりシフトレジス
タ２３１に走査パルスＰｘ’用のデータ（第１３図Ｈに
Ｘデータとして図示）が供給されると共に、クロック（
第１３図！にＸクロックとして図示）が供給される。こ
の走査パルスＰｘ’用のデータは、列電極ｘ１．　　ｘ
２゜・・・ｔ　　ｘｌｌ＋のうち隣り合った複数本、例
えば２０本の電極を同時に走査するため、２０クロック
分だけ高レベル“１″が続くようにされる。なお、タイ
ミング発生回路２０４よりラッチ回Ｎ２３２にはロード
信号（第１３図りにＸロードとして図示）が供給され続
け、このラッチ回路２３２はスルーモードとされる。 したがって、ＰチャネルＦＥＴ３ＰＩ〜３Ｐｍのうち隣
り合った２０個のゲートに同時に低レベル“０”の信号
が供給されてオンとなり、パネル２０１の列電極ｘｌ、
ｘ２．　　・・・、Ｘ悄のうち隣り合った２０本の電極
に同時に走査パルスＰｘ′として電圧１／２ＶＤが供給
され、この状態で順次走査される。 このように、表示モードでは、行電極ｙＬ　　ｙ２＋・
・・＋３’ｎに１電極単位で順次走査パルスＰｙが供給
されると共に、列電極ｘｉ、ｘ２．　　・・・ｘｍに表
示データＳＤに対応した電圧が１走査線ごとに同時に供
給され、線順次走査で表示駆動され、表示データＳＤに
対応した画像が表示される。 また、ペン２０５の検出信号はアンプ２０６に供給され
、このアンプ２０６からの検出信号ＶＳはコンパレータ
２０７およびピーク時点検出回路２０９に供給され、そ
れぞれの出力信号はアンド回路２０Ｂに供給される。そ
して、このアンド回路２０８からは、検出信号ｖｓが基
準電圧Ｖｒより大きく、かつ検出信号ＶＳのピーク時点
で高レベル“ｌ”の信号が出力されると共に、その他の
ときには低レベル“０”の信号が出力される。 このアンド回路２０日の出力信号は、カウンタで構成さ
れる行座標検出部２１０および列座標検出ｇ２１１にカ
ウントストップ信号として供給される。 そして、行座標検出部２１０には、シフトレジスタ２２
１に供給されるりａツクと同じりａツク（第１３図Ｂに
Ｘクロックとして図示）がタイミング発生回路２０４よ
り供給されると共に、リセット信号（第１３図ＧにＸカ
ウンタリセットとして図示）が供給されて行座標の検出
モードとなる前にリセットされる。したがって、行座標
の検出モードとなるとクロックのカウント動作が始まる
と共に、検出信号ｖｓが基準電圧Ｖ「より大きく、かつ
検出信号ＶＳのピーク時点でカウント動作が終わり、行
座標検出部２１０からは、ペン２０５が接触されるパネ
ル２０１の任意位置に対応したカウント値が行座標出力
として得られる。 また、列座標検出部２１１には、シフトレジスタ２３１
に供給されるクロックと同じクロック（第１３図ＩにＸ
クロックとして図示）がタイミング発生回路２０４より
供給されると共に、リセット信号（第１３図ＭにＸカウ
ンタリセットとじて図示）が供給されて列座標の検出モ
ードとなる前にリセットされる。したがって、列座標の
検出モードとなるとクロックのカウント動作が始まると
共に、検出信号ｖｓｂｌＫ準電圧Ｖｒより大きく、かつ
検出信号ＶＳのピーク時点でカウント動作が終わり、列
座標検出部２１１からは、ペン２０５が接触されるパネ
ル２０１の任意位置に対応したカウント値が列座裸出力
として得られる。 なお、第１２図において、２０４ａは表示データＳＤが
書き込まれているＲＡＭである。 このように本例によれば、パネル２０１が表示および座
標検出の双方に使用されるので、ディスプレイの表示面
とタブレットの入力面とが１表示画素の精度で全面に亘
って確実に一致するため、容易に製造することができる
。 また、パネル２０１が表示モードおよび座標検出モード
の双方に使用され、行ＩＦ極ドライバ２０２、列電極ド
ライバ２０３が共通に使用されるので、無駄な回路を省
くことができ、安価に構成できると共に、スペース的に
も有利とできる。 また、表示モードの期間と座標検出モートの期間とが時
分割的に交互に設けられるので、座標検出モードの期間
には、表示駆動に必要な種々の信号による妨害信号の影
響なく走査パルスＰｙ′Ｐｘ’を検出できるようになり
、座標検出を良好に行なうことができる。 また、座標検出モードでは、隣り合った複数本、例えば
２０本の電極に同時に走査パルスＰｙ′Ｐｘ’が供給さ
れた状態で順次走査されるので、ペン２０５の検出信号
のレベルが大きくなり、走査パルスＰｙ’、Ｐｘ’の検
出が容易となり、座標検出を良好に行なうことができる
。 また、ペン（ペンシル状導体）２ｏ５をパネル２０１の
ガラス面に近づけるとき、コンパレータ２０７の出力信
号が高レベル１１１　ＩＩとなってアンド回路２０８よ
り行座標検出部２１０、列座標検出部２１１にカウント
ストップ信号が供給されて自動的に座標検出動作に入る
ので、従来のようにペン先をディスプレイに押し付ける
ことでペンに内蔵した機械的スイッチをオンとして座標
検出動作に入るものに比べて、操作の煩わしさがなく、
また部品数を少なく安価に構成でき、さらに可動部分が
なくなるのでペン２０５の故障の心配もなくなる。 ところで、上述実施例においては、マトリックスパネル
として薄膜ＥＬマトリックスパネルを用いた例であるが
、次に、ＡＣ型プラズマディスプレイを用いた例につい
て説明する。 薄膜ＥＬマトリックスパネルとＡＣ型プラズマディスプ
レイは、第１４図および第１５図に示すようにＡＣ電圧
輝度特性、発光時間変化特性がほとんど同じ特性となる
（　Ｖ　ｔｈは２００〜３００Ｖ付近にくる）。したが
って、マトリックスパネルとしてＡＣ型プラズマディス
プレイを用いるものは、例えば、第１２図例における薄
膜ＥＬマトリックスパネル２０１の代わりにＡＣ型プラ
ズマディスプレイを配した構成として実現することがで
きる。 この場合、発光時間τについては、薄膜ＥＬマトリック
スパネルでは１００μＳｅｃ位であるのに対し、ＡＣプ
ラズマディスプレイでは、１μｓｅｃ位と短いため、Ａ
Ｃ電圧の周波数が同じときには、Ｆ４ＭＪＮＥＬマトリ
ックスマトリックスパネルくなる。 この対策としては、ＡＣ電圧の周波数を高くすればよい
。 すなわち、薄膜ＥＬマトリックスパネル２０１を用いた
場合のように、表示モード時に、マトリックス電極の選
択点に、単に一定電圧を印加する代わりに、より高速の
バースト状パルスを印加すればよい、これは、第１２図
例におけるｘ、　　ｙのイネーブル信号をより細かなり
ロック信号で刻むことで実現することができる（第１３
図Ｃ’、Ｊ’Ｑ′に図示）。 なお、詳細説明は省略するが、第１２図例ではなく、例
えば、第３図例における薄膜ＥＬマトリックスパネル１
０１の代わりにＡＣ型プラズマディスプレイを配した構
成として実現することもできる。 次に、第１６図を参照しながら、マトリックスパネルと
してＴＰＴ液晶マトリックスパネルを用いた例について
説明する。この第１６図において、第１２図と対応する
部分には、同一符号を付し、その詳細説明は省略する。 同図において、２０１′はＴＰＴ液晶マトリックスパネ
ルである。このＴＦＴｆ夜晶マトリックスパネル２０１
′は、薄膜ＥＬマトリックスパネルやプラズマディスプ
レイとは異なり、マトリックス電極に直接液晶の画素が
接続されるのではなく、行電極ｙｌｘｙｎ、列電極ｘ１
〜Ｘ１ｌｌで画素に対応するＴＰＴが選択され、所定の
画素のみにフレームごとに反転した電圧が印加されるこ
とによって表示が行なわれるものである。 つまり、行電極ｙ１．　　ｙ２．　　・・・、ｙｎは、
それぞれＴＦＴＩＩ〜ＴＦＴＩ…、ＴＰＴ２１〜ＴＰＴ
２＋ｗ、　　ａ　番舎＋　　ＴＦＴｎｌ〜ＴＦＴｎｍの
ソースに接続されると共に、列電極ｘ１．ｘ２．　　・
・・　ｘｍは、それぞれＴＦＴＩＩ　〜ＴＦＴｎｌ、Ｔ
ＰＴ＋２〜ＴＦＴｎ２．　−　−　　＊、　　ＴＦＴｌ
ｍ　〜ＴＦＴｎｍのゲートに接続される。また、Ｔ　Ｆ
　Ｔ　１１〜Ｔ　Ｆ　Ｔｒｖのドレインは、それぞれ液
晶の各画素電極に接続される。 なお、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎ、ＰチャネルＦ
ＥＴ２ＰＩ〜２Ｐｎのそれぞれのドレインおよびソース
間のダイオードは不要となる。 また、切換スイッチ２２３のＣ側の固定端子は電源７口
＋（例えば＋１５Ｖ）に接続される。また、ｔ　ＲＶ　
ｖ＋およびＶシーは、それぞれ例えば＋５Ｖおよび一５
Ｖとされる。 この場合、表示モードでは、タイミング発生回路２０４
よりアンド回路２Ａ１〜２Ａｎにイネーブル信号（第１
７図Ｃ９Ｐに図示）が供給される。 そして、あるフレームでは、切換スイッチ２２３はａ側
に接続されてＰチャネルＦＥＴ２Ｐ１〜２Ｐｎのソース
に電源Ｖｗ＋が供給され（第１７図Ｅに図示）、切換ス
イッチ２２４はｂ側に接続されてＮチャネルＦＥＴ２Ｎ
１〜２Ｎｎのソースは接地され（第１７図Ｆに図示）、
エクスクル−シブノア回路２ＥＩ〜２Ｅｎに供給される
反転／非反転制御信号（第１７図りにｙ反転／非反転と
して図示）は低レベルｊ７　□”とされる、一方、次の
フレームでは、切換スイッチ２２３はｂ側に接続されて
ＰチャネルＦＥＴ２Ｐｌ〜２Ｐｎのソースは接地され（
第１７図Ｅに図示）、切換スイッチ２２４はａ側に接続
されてＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのソースには、
電源Ｖｗ−が接続され（第１７図Ｆに図示）、反転／非
反転制御信号は高レベル“１１”とされる。 また、タイミング発生回路２０４よりシフトレジスタ２
２１に走査パルスルｙ用のデータ（第１７図Ａにｙデー
タとして図示）が供給されると共に、クロック（第１７
図Ｂ、　　Ｍにｙクロックとして図示）が供給される。 この走査パルスルｙ用のデータとしては、行電極５／Ｉ
、　　Ｖ２．　　・・・＋Ｓ’ｎを１本ずつ順次走査す
るため、１クロック分だけ高レベル“ｌ”が続くように
される。 したがって、あるフレームでは、ＰチャネルＦＥＴ２Ｐ
１〜２Ｐ口のゲートに順次高レベル“Ｏ”の信号が供給
されてオンとなり、パネル２０１′の行電極ｙｌ＋　　
ｙＬ　　・・・・ｔｓ’ｎに、走査パルスＰＶとして１
電極量位で順次重ｆｇｖ誓子が供給される０次のフレー
ムでは、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのゲートに順
次高レベル“Ｉ　１１の信号が供給されてオンとなり、
パネル２０１′の行電極ｙＩ＋５’２．・・・・＋３’
ｎに、走査パルスｐｙとして１電極量位で順次電源Ｖｂ
ｔ−が供給される。 また、行座標の検出モードでは、タイミング発生回路２
０４よりアンド回路２Ａ１〜２Ａｎにイネーブル信号く
第１７図Ｃにｙイネーブルとして図示）が供給される。 そして、切換スイッチ２２３はＣ側に接続されてＰチャ
ネルＦＥＴ２ＰＩ〜２Ｐｎのソースに電源■０＋　が供
給され（第１７図Ｅに図示）、切換スイッチ２２４はｂ
側に接続されてＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのソー
スは接地され（第１７図Ｆに図示〉、エクスクル−シブ
ノア回路２Ｅｌ〜２Ｅｎに供給される反転／非反転制御
信号（第１７図りに反転／非反転として図示）は低レベ
ル“０１１とされる。 また、タイミング発生回路２０４よりシフトレジスタ２
２１に走査パルスＰｙ′用のデータ（第１７図Ａにｙデ
ータとして図示）が供給されると共に、クロ・ンク（第
１７図Ｂにｙクロックとして図示〉が供給される。この
走査パルスＰＶ’用のデータは、行電極ｙＬ　　５’２
＋　　・・・、ｙｎのうち隣り合った複数本、例えば２
０本の電極を同時に走査するため、２０クロ・ンク分だ
け高レベル“１”が続くようにされる。 したがって、ＰチャネルＦＥＴ２ＰＩ　〜２Ｐｎのうち
隣り合った２０個のゲートに同時に低レベル“０″の信
号が供給されてオンとなり、パネル２０１′の行電極ｙ
ｌ＋　　ｙ２＋　　”　”　”　’、ｙｎのうち隣り合
った２０本の電極に同時に走査パルスＰｙ′として電源
■０＋が供給され、この状態で順次走査される。 また、列座標の検出モードでは、タイミング発生回路２
０４よりアンド回路２Ａ１〜２Ａｎに供給されるイネー
ブル信号（第１７図Ｃにｙイネーブルとして図示）は低
レベル“Ｏ”とされる、そして、切換スイッチ２２３は
ｂ側に接続されてＰチャネルＦＥＴ２Ｐｌ〜２Ｐｎのソ
ースは接地され（第１７図Ｅに図示）、切換スイッチ２
２４はｂ側に接続されてＮチャネルＦＥＴ２Ｎ１〜２Ｎ
ｎのソースは接地され（第１７図Ｆに図示）、反転／非
反転制御信号は低レベル“０”とされる。したがって、
ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのゲートには高レベル
“ｌｌ′の信号が供給されてオンとなり、パネル２０１
′の行電極ｙｌｌ　　ｙ２゜◆・・、ｙｎは全て接地さ
れる。 また、ドライバ２３３を構成するＰチャネルＦＥＴ３Ｐ
１〜３Ｐｗのソースは電源■０＋に接続されると共に、
ＮチャネルＦＥＴ３Ｎ１〜３Ｎ暖のソースは電［ＶＤ−
（例えば−１５■）に接続される。なお、ＮチャネルＦ
ＥＴ３Ｎ１〜３Ｎ暖、ＰチャネルＦＥＴ３Ｐ１〜３Ｐｍ
のそれぞれのドレインおよびソース間にはダイオードが
不要とされる。 この場合、表示モードでは、タイミング発生回路２０４
よりナンド回路３Ａ１〜３Ａｉ＋にイネーブル信号（第
１７図Ｊ、　　ＰにＸイネーブルとして図示）が供給さ
れる。 ま、た、タイミング発生回路２０４よりシフトレジスタ
２３１に表示データＳＤ（第１７１！ＩＨ，ＮにＸデー
タとして図示）が供給されると共に、シフトレジスタ２
３１にクロック（第１７図１．　０にＸクロックとして
図示）が供給される。 そして、シフトレジスタ２３１に表示データＳＤが順次
供給されてｌ走査線分のｍ個のデータがセットされるご
とに、タイミング発生回路２０４よりラッチ回路２３２
にロード信号（第１７１！！ＩＫ。 ＭにＸロードとして図示）が供給されてｌ走査線分のｍ
個のデータはラッチ回路２３２でラッチされ、そして、
シフトレジスタ２３１にｍ１ｌｉのデータが順次供給さ
れる次のｌ走査線期間の間保持される。 したがって、行電極ｙｔ、　　ｙＬ　　・・・＋Ｖｎに
走査パルスＰＶとして電ａ　Ｖ　Ｑ＋、　　あるいは電
源Ｖｗ−が供給される各フレームでは、ｌ走査線ごとに
ＰチャネルＦＥＴ３Ｐ１〜３Ｐｍのうち表示画素部に対
応したもののゲートに低レベル“０”の信号が供給され
てオンとされると共に、ＮチャネルＦＥＴ３Ｎ１〜３Ｎ
ｍのうち非表示画素部に対応したもののゲートに高レベ
ル“ｌ”の信号が供給されてオンとされ、パネル２０１
′の列電極Ｘ１、　　ｘ２．　　・・・、　　Ｘ１ｌｌ
のうち表示画素部に対応した電極には電圧ｖＯ＋が供給
されると共に、非表示画素部に対応した電極には電圧■
ト　が供給される。 また、行座標の検出モードでは、タイミング発生回路２
０４よりナンド回路３Ａ１〜３Ａｌに供給されるイネー
ブル信号（第１７図ＪにＸイネーブルとして図示）は低
レベル′４０”とされる、したがって、ＮチャネルＦＥ
Ｔ３Ｎ１〜３Ｎｍのゲートには高レベル“１°′の信号
が供給されてオンとなり、パネル２０１′の全ての列電
極ｘｌ、　　ｘ２、・・・、ｘｌＩには電圧ＶＤ−が供
給される。 また、列座標の検出モードでは、タイミング発生回路２
０４よりナンド回路３Ａｌ〜３Ａ層にイネーブル信号（
第１７図ＪにＸイネーブルとして図示）が供給される。 そして、タイミング発生回路２０４よりシフトレジスタ
２３１に走査パルスＰｘ’用のデータ（第１７図Ｈ！１
：ｘデータとして図示）が供給されると共に、クロック
（第１７図ＩにＸクロックとして図示）が供給される。 この走査パルスＰｘ’用のデータは、列電極ｘＬ　　ｘ
２゜・・・、Ｘｌｌのうち隣り合った複数本、例えば２
０本の電極を同時に走査するため、２．０クロック分だ
け高レベル“１”が続くようにされる。なお、タイミン
グ発生回路２０４よりラッチ回路２３２にはロード信号
（第１７図ＫにＸロードとして図示）が供給され続け、
このラッチ回路２３２はスルーモードとされる。 したがフて、ＰチャネルＦＥＴ３Ｐ１〜３Ｐｍのうち隣
り合った２０個のゲートに同時に低レベル“０”の信号
が供給されてオンとなり、パネル２０１′の列電極Ｘ１
．！２．＝争、ｘｍのうち隣り合った２０本の電極に同
時に走査パルスＰＸ′として電圧ＶＤ÷　が供給され、
この状態で順次走査される。 このように、表示モードでは、行電極ｙｌ、　　ｙ２゜
・・・、ｙｎに１電極単位で順次走査パルスＰｙが供給
されると共に、列電極ｘｉ、ｘ２．　　・・・ＸＳに表
示データＳＤに対応した電圧が１走査線ごとに同時に供
給され、ＴＦＴＩＩ〜ＴＦＴｎｍが線順次走査で表示駆
動され、表示データＳＤに対応した画像が表示される。 また、ペン２０５の検出信号はアンプ２０６に供給され
、このアンプ２０６からの検出信号ＶＳはコンパレータ
２０７およびピーク時点検出回路２０９に供給され、そ
れぞれの出力信号はアンド回路２０日に供給される。そ
して、このアンド回路２０Ｂからは、検出信号ｖｓが基
準電圧Ｖ「より大きく、かつ検出信号ＶＳのピーク時点
で高レベル“１°”の信号が出力されると共に、その他
のときには低レベルｎ　ＯＩＩの信号が出力される。 このアンド回路２０８の出力信号は、カウンタで構成さ
れる行座標検出部２１０および列座標検出部２１１にカ
ウントストップ信号として供給される。 そして、行座標検出部２１０には、シフトレジスタ２２
１に供給されるクロックと同じクロック（第１７図Ｂに
Ｘクロックとして図示）がタイミング発生回路２０４よ
り供給されると共に、リセット信号（第１７図ＧにＸカ
ウンタリセットとして図示）が供給されて行座標の検出
モードとなる前にリセットされる。したがって、行座標
の検出モードとなるとクロックのカウント動作が始まる
と共に、検出信号ＶＳが基準電圧Ｖ「より大きく、かつ
検出信号ＶＳのピーク時点でカウント動作が終わり、行
座標検出部２１０からは、ペン２０５が接触されるパネ
ル２０１′の任意位置に対応したカウント値が行座標出
力として得られる。 また、列座標横出部２１１には、シフトレジスタ２３１
に供給されるクロックと同じクロック（第１７図ＩにＸ
クロックとして図示）がタイミング発生回路２０４より
供給されると共に、リセット信号（第１７図りにＸカウ
ンタリセットとして図示）が供給されて列座標の検出モ
ードとなる前にリセットされる。したがって、列座標の
検出モードとなるとクロックのカウント動作が始まると
共に、検出信号ｖｓが基準電圧■「より大きく、かつ検
出信号ＶＳのピーク時点でカウント動作が終わり、列座
標検出部２０８からは、ペン２０５が接触されるパネル
２０１′の任意位置に対応したカウント値が列座標出力
として得られる。 以上の例は、第１２図例に対応したものであるが、第３
図例における薄膜ＥＬマトリックスパネル１０１の代わ
りにＴＦＴＭ晶マトリックスパネル２０１′を配した構
成のものも同様にして実現することもできる。 なお、上述ではマトリックスパネルとして、薄膜ＥＬマ
トリックスパネル、ＡＣ型プラズマディスプレイ、ＴＰ
Ｔ液晶マトリックスパネルを使用する例につき説明した
が、この発明はこれに限定されるものではなく、例えば
、単純マトリックス型液晶表示素子、ＤＣ型プラズマデ
ィスプレイ等その他の種類のマトリックスパネルを使用
するものにも同様に適用できることは勿論である。 ［発明の効果］ 以上説明したように、この発明によれば、パネルが表示
および座標検出の双方に使用されるので、ディスプレイ
の表示面とタブレットの人力面とが１表示画素の精度で
全面に亘って確実に一致するため、一致させるための半
開を省くことができ、容易に製造することができる。ま
た、パネルが表示モードおよび座標検出モードの双方に
使用され、行電極ドライバ、列電極ドライバが共通に使
用されるので、無駄な回路を設ける必要がなく、安価に
構成することができると共に、スペース的にも有利とで
きる。また、表示モードの朋問と座標検出モードの期間
とが時分割的に交互に設けられるので、座標検出モード
の開開には、表示駆動に必要な種々の信号による妨害信
号の影響なく走査パルスを検出できるようになり、座標
検出を良好に行なうことができる。

【図面の簡単な説明】

第１１！ｌはこの発明の一実施例を示す構成図、第２図
はその動作説明のための図、第３図は第１図例の具体構
成図、第４図はその動作説明のための図、第５図はこの
発明の他の実施例を示す構成図、第６図はこの発明のさ
らに他の実施例を示す構成図、第７図〜第１１図はその
動作説明のための図、第１２図は第６図例の具体構成図
、第１３図はその動作説明のための図、第１４図および
第１５図はＡＣ型プラズマディスプレイの説明のための
図、第１６図はこの発明の他の実施例の具体構成図、第
１７図はその動作説明のための図、第１８図は従来例の
構成図である。 １０７．２ １０Ｂ、２ ２０７　・　・ ・行座標検出部 ・列座標検出部 一コンバレータ ・ピーク時点検出回路 １０１、　　２０１ ・・・薄膜ＥＬマトリックスパネル ２０１′ ・壷・ＴＰＴ液晶マトリックスパネル １０２．２０２ ・・・行電極ドライバ １０３．２０３ ・・・列電極ドライバ １０４．２０４ ・−争タイミング発生回路 ＩＱ５，２０５ ・争φペンシル吠導体 特許出願人　　シ　ャ　−プ株式会社 代　理　人　　弁理士　山口　邦人 実施例の壽へ面 第１図 ノぐネルのドライブタイミンゲと示す凹第２図 パネルのドライブタイミンゲと示Ｔ図 第 図 第 図 第 図 第 図 ：ディスプレイ タブレット 従来例の構成図 第 図

Claims (2)

【特許請求の範囲】
1. （１）行電極および列電極を有するマトリックスパネル
   と、行電極ドライバと、列電極ドライバと、行座標検出
   部と、列座標検出部と、検出用導体とを備えてなり、 表示モードでは、上記行電極ドライバより上記パネルの
   行電極に走査パルスが１電極単位で順次供給されると共
   に、上記パネルの行電極に順次走査パルスが供給される
   ごとに列電極ドライバより上記パネルの列電極に表示デ
   ータに応じた電圧が同時に供給され、 行座標検出モードでは、上記行電極ドライバより上記パ
   ネルの行電極に順次走査パルスが供給され、上記検出用
   導体を上記パネルの任意位置に接触させることで静電容
   量結合により検出される上記走査パルスは上記行座標検
   出部に供給されて上記検出用導体接触位置の行座標が検
   出され、列座標検出モードでは、上記列電極ドライバよ
   り上記パネルの列電極に順次走査パルスが供給され、上
   記検出用導体を上記パネルの任意位置に接触させること
   で静電容量結合により検出される上記走査パルスは上記
   列座標検出部に供給されて上記検出用導体接触位置の列
   座標が検出されることを特徴とするディスプレイ一体型
   タブレット。
2. （２）上記表示モードの期間と上記座標検出モードの期
   間とが時分割的に交互に設けられることを特徴とする請
   求項１記載のディスプレイ一体型タブレット。