JPH02256279A - アバランシェ降伏型接合を有する半導体装置 - Google Patents

アバランシェ降伏型接合を有する半導体装置

Info

Publication number
JPH02256279A
JPH02256279A JP1208900A JP20890089A JPH02256279A JP H02256279 A JPH02256279 A JP H02256279A JP 1208900 A JP1208900 A JP 1208900A JP 20890089 A JP20890089 A JP 20890089A JP H02256279 A JPH02256279 A JP H02256279A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor
type
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1208900A
Other languages
English (en)
Other versions
JPH0582072B2 (ja
Inventor
Akio Kiyomura
清村 明生
Takami Terajima
寺島 隆美
Toru Suzuki
徹 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP1208900A priority Critical patent/JPH02256279A/ja
Priority to KR1019890019078A priority patent/KR920010676B1/ko
Priority to US07/458,398 priority patent/US4999683A/en
Publication of JPH02256279A publication Critical patent/JPH02256279A/ja
Publication of JPH0582072B2 publication Critical patent/JPH0582072B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/20Breakdown diodes, e.g. avalanche diodes
    • H10D8/25Zener diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/80PNPN diodes, e.g. Shockley diodes or break-over diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、アバランシェ降伏型接合を有する半導体装置
に関する。
[従来の技術及び発明が解決しようとする課題]アバラ
ンシェブレークダウン(なだれ降伏)現象を利用した定
電圧ダイオードは一般にアバランシェダイオードと呼ば
れ、基準電圧回路や保護回路等の種々の電子回路に広く
使用されている。
ところで、アバランシェダイオード及びツェナーダイオ
ードにおいてブレークダウン電圧を所定値にするために
は、可能な限り半導体基体(サブストレート)の内部で
ブレークダウンを生じさせることが望ましい、特開昭5
7−71186号公報には、第13図に示すように半導
体基体の内部でブレークダウンを生じさせるために、N
影領域1の内部にP+形領領域2形成すると共に、P+
形領領域2下側にN+形領領域3埋め込むように形成し
、N+形領領域3はN++形領域4を介してカソード電
極5を接続し、P+形領領域2はアノード電極6を接続
したツェナーダイオードが開示されている。第13図の
ツェナーダイオードと同一形状にアバランシェダイオー
ドを形成すると、半導体基体の表面の影響を受けない領
域でブレークダウンを生じさせることができるという長
所が得られる反面、ブレークダウン電圧の温度依存性(
温度変化によるブレークダウン電圧の変化)を小さくす
ることが困難であるという欠点が生じる。
ブレークダウン電圧の温度依存性は、PN接合に基づい
て生じる空乏層に幅狭部分を形成し、この幅狭部分でブ
レークダウンを生じさせることによって改善することが
できる。このために、第14図に示すように、P+形領
領域2側面を包囲するようにN+形領領域3配置したア
バランシェダイオードが既に製造されている。なお、第
14図において、第13図と共通する部分には同一の符
号が付されている。第14図のアバランシェダイオード
によれば、アノード環i6が絶縁膜7を介してN+形領
領域3上方に延在しているので、PN接合による全六層
の他に電界効果による空乏層が生じ、破線で示すような
空乏層8が得られる。
また、空乏層8の拡がりは不純物濃度に関係を有し、低
い不純物濃度のN影領域1で幅広になり、高い不純物濃
度のN+形領領域3幅狭になる。また、N+形領領域3
不純物濃度は表面側で高く、内部側で低いので、N+形
領領域3P+形領領域2のPN接合に基づく空乏層は表
面側で幅狭になる。この結果、第14図に原理的に示す
ようにP1形領域2とN+形領領域3の間のPN接合に
基づく空乏層が半導体基体1の表面よりも僅かに下方に
おいて幅狭になり、ここでブレークダウンが生じる。な
お、N+形領領域3深さがP+形領領域2りも浅いため
に、P+形領領域2(Pl端面の下部とN影領域1との
PN接合に基づく空乏層がN“影領域3とP+形領領域
2のPN接合に基づく空乏層よりも幅広になり、N+形
領領域3内空乏層の幅狭部分が確実に生じる。第14図
の構造を採用することによって半導体基体の内部の幅狭
の空乏層でブレークダウンを生じさせることは可能にな
り、ブレークダウン電圧の温度依存性は良くなる。しか
し、N影領域1と絶縁[7とアノード電極6との組み合
せ部分における電界効果に基づいてN影領域1の表面部
分に生じる空乏層が、絶縁膜7やこの上に被覆される保
護樹脂(図示せず)に含まれるイオンの影響を受けて変
動し、所定のブレークダウン電圧を得ることが困難であ
った。
特に、アバランシェダイオードに高温状態において逆方
向電圧を印加する試験を行うと、ブレークダウン電圧の
変動が顕著に生じる。
そこで、本発明の目的は、絶縁膜のイオンの影響を受は
難いアバランシェダイオードを提供することにある。
[課題を解決するための手段] 上記目的を達成するための本発明は、N形又はP形の第
1の導電形を有する第1の半導体領域と、前記第1の導
電形とは反対の導電形の第2の導電形を有し、前記第1
の半導体領域に隣接している第2の半導体領域と、前記
第1の導電形を有し、前記第1の半導体領域に隣接して
いる第3の半導体領域と、前記第2の半導体領域に直接
に又は別の半導体領域を介して電気的に接続された第1
の主電極と、前記第1の半導体領域に直接に又は別の半
導体領域を介して電気的に接続された第2の主電極とを
備え、前記第2の半導体領域及び前記第3の半導体領域
は半導体基体の表面にそれぞれ露出しており、前記第3
の半導体領域は前記第2の半導体領域に隣接して包囲さ
れており、前記半導体基体の表面には前記第2の半導体
領域と前記第3の半導体領域の境界部分の上方を含み前
記第3の半導体領域の露出面の上面の略全部に延在する
絶縁膜が形成されており、前記第1の主電極は前記絶縁
膜を介して前記第3の半導体領域の上面の略全部に延在
し、前記第2の半導体領域に隣接する部分での前記第3
の半導体領域の不純物濃度は前記第2の半導体領域に隣
接する部分での前記第1の半導体領域の不純物濃度より
も高いことを特徴とするアバランシェ降伏型接合を有す
る半導体装置に係わるものである。
なお、第3の半導体領域は、半導体基体の表面を基準に
して第2の半導体領域よりも浅い第1の部分とこれより
も深い第2の部分とを有し、第1の部分が第2の半導体
領域に隣接するように配置されていることが望ましい、
また、第2の部分は第1の部分よりも不純物濃度が高い
方が望ましい。
[作 用コ 本発明におけるアバランシェダイオードにおけるブレー
クダウンは第14図の従来のものと同様に、第2の半導
体領域と第3の半導体領域との間で生じる。第2の半導
体領域と第3の半導体領域との間のPN接合に基づく空
乏層の幅は狭いので、ブレークダウン電圧の温度依存性
は比較的小さい。
第3の半導体領域の側端面は第2の半導体領域によって
包囲されているので、第3の半導体領域の表面部分に電
界効果で生じた空乏層は第1の半導体領域の表面部分の
空乏層の影響を受けない、即ち、第1の半導体領域と絶
縁膜と第2の電極とに基づく電界効果作用による空乏層
、又は第1の半導体領域と絶縁膜との関係で生じる空乏
層の幅が絶縁膜のイオンやこの上に設ける保護樹脂のイ
オンで変化しても2.第2の半導体領域と第3の半導体
領域との間の空乏層の拡がり状態が変化しない。
請求項2によれば、ブレークダウンによって流れる逆方
向電流の通路の抵抗を小さくすることができる。
[第1の実施例] 以下、第1図〜第3図を参照して本発明の第1の実施例
に係わるアバランシェダイオードを説明する。
本実施例のアバランシェダイオードは、第1図に示すよ
うにシリコン半導体から成る半導体基体(サブストレー
ト)11と、半導体基体11の一方の主面に形成された
シリコン酸化膜から成る絶縁膜12と、半導体基体11
の一方の主面側に形成されたAI(アルミニウム)から
成るアノード電極(第1の主電極)13と、半導体基体
11の他方の主面側に形成されたNiにッケル)から成
るカソード′rjh%(第2の主電極)14とを有する
。半導体基体11は出発母材であるN影領域(第1の半
導体領域)15と、その下面に形成されたオーミック接
続用N++形領域16と、その上面を半導体基体11の
一方の主面に露出させてN影領域15に隣接して包囲さ
れた平面円環状のP“影領域(第2の半導体領域)17
と、その上面を半導体基体11の一方の主面に露出させ
てP+形領領域17包囲されたN+形領領域第3の半導
体領域)18とを有する。なお、N影領域15とN++
形領域16とを合せて第1の半導体領域と呼ぶこともで
きる。N+形領領域18側面がP+形領領域17隣接し
、下面がN影領域15の上面に隣接しており、結果とし
てN+形領領域18第2図に示すように、平面的に見て
P+形領領域17内島状に形成される。N+形領領域1
8不純物のイオン注入(プレデポジション)と熱拡散(
ドライブ)を併用して形成され、その不純物濃度はN影
領域15の不純物濃度より高くなっており、且つ表面側
の不純物濃度が内部側よりも高くなっている。N+形領
領域18深さは、P+形領領域17りも浅い0図示の都
合でさほど深さに差がつけられていないが、N+形領領
域18深さをP+形領領域17深さの望ましくは172
以下、更に望ましくは173以下にする。なお、N++
形領域16とP+形領領域17通常の不純物拡散によっ
て形成される。P+形領領域17上方部分の絶縁Jli
12には開口12aが形成されており、アノード電極1
3は開口12aを通じてP+十形領域17隣接する。N
+十形領域18上面にはその全部にわたって絶縁膜12
が形成されている。絶縁v412はP+十形領域17N
+十形領域18境界部分を越えてP+十形領域17上面
にまで延在する。また、アノード電極13はN+十形領
域18上方部分を含んでP+十形領域17外ll!Iま
で延在している。
なお、アノード電極13のP+十形領域17ら外側に延
在する部分は周知のフィールドプレートとして作用して
P+十形領域17外周側の耐圧を上昇させる。
第1図のアバランシェダイオードのアノード電極13と
カソード電極14との間に、カソード電極14側の電位
が高くなる逆方向電圧を印加すると、P+十形領域17
N影領域15によって形成される第1のPN接合19か
ら点線で示すように第1の空乏層20が拡がり、P+十
形領域17N“影領域18によって形成される第2のP
N接合21から第2の空乏層22が拡がる。また、N+
十形領域18表面側にはアノード電′!f113の電界
効果によって第3の空乏層23が拡がる。なお、第1、
第2及び第3の空乏層20.22.23は互いに連続し
て拡がるので、厳密に区別されるものではない。ここで
、N+十形領域18N影領域15よりも不純物濃度が高
いので、第2の空乏層22は第1の空乏層20よりも幅
狭に形成される。
また、N+十形領域18半導体基体11の一方の主面側
からN影領域15側に向って低下する不純O1濃度を有
するから、第1図に示すように、第2の空乏層22は半
導体基体11の一方の主面側で幅狭となる。しかし、N
+十形領域18表面部分には第3の空乏層23があるの
で、最も幅の狭い部分はN+十形領域18表面よりも少
し下に位置する。逆方向電圧がブレークダウン電圧に達
すると、第2の空乏層22の幅狭部分に臨界電界強度E
Critを越える部分(電界集中点)が生じて、この部
分でブレークダウンが起きる。本実施例では、逆方向電
圧印加時にN+十形領域18第2及び第3の空乏層22
.23で一杯にならないようにN“影領域18の直径が
決定されている。このため、ブレークダウンが起きたと
きには、逆方向電流I6はカソード電極14と、N++
形領域16と、N影領域15と、N+十形領域18、第
2の空乏層22の幅狭部分と、P+十形領域17、アノ
ード電極13とから成る通路に流れる。
本実施例のアバランシェダイオードは以下の効果を有す
る。
(1) N+十形領域18側端面はP十形領域17で包
囲されているなめに、N+十形領域18P+十形領域1
7のPN接合21に基づいて生じる第2の空乏層22の
幅は、N影領域15と絶縁WA12とアノード電極13
とに基づいて生じる空乏層の影響を受けない、従って、
絶縁[12の中のイオンやこの上を被覆する保護樹脂(
図示せず)の中のイオンによってN影領域15の表面の
空乏層が変化しても、N1形領域18とP+十形領域1
7のPN接合21に基づく空乏層22の幅が変化せず、
ブレークダウン電圧の変動が少ない。
(2) 本実施例のアバランシェダイオードでは、電界
集中点を通る逆方向電流の電流経路を横切る空乏層、即
ちアバランシェブレークダウンを起こす領域での空乏層
が比較的幅狭に形成される。
従って、ブレークダウン電圧の温度依存性が小さいアバ
ランシェダイオードを実現できる。
(3) 電界集中点が第3図に示すように半導体基体1
1の表面よりも内側(下IJII)に形成されるのでク
リープ現象(逆方向電圧印加時にブレークダウン電圧が
短時間のうちに変動する不安定な現象)が起きない、な
お、第3図では破線によって各領域15.17.18の
境界が示され、実線24によって電界の等しい部分を結
んだ等電界曲線が示されており、内側に位置する等電位
曲線はど電界が強くなっている。
(4) N+十形領域18上面に形成された絶縁膜12
がアノード電極13で覆われているので、アノード電f
!13が絶縁膜12とともに保護膜として作用し、高い
信頼性が得られている。本実施例では生産性のよいシリ
コン酸化膜のみから成る絶縁膜12で、シリコン酸化膜
とシリコン窒化膜やリンシリケートガラス膜等から成る
二層の絶縁膜と同等の信頼性が得られている。
[第2の実施例] 次に、第4図及び第5図を参照して本発明の第2の実施
例に係わるアバランシェダイオードを説明する。但し、
第4図及び第5図において符号12〜23で示すものは
第1図及び第2図で同一符号で示すものと実質的に同一
であるので、その説明を省略する。第4図及び第5図の
半導体基体11aは、N影領域15、N++形領域16
、P+形領領域17N+形領領域18他に、新たにN+
+形領域(第4の半導体領域)25を有している。N■
形領領域25側面がN+形領領域18隣接し、下面がN
+形領領域16隣接するようにN影領域15を縦方向に
横切って形成され、第5図に示すように、平面的に見て
N+形領領域18内島状に形成されている。換言すれば
、N++形領域25はN++形領域16から円柱状に立
上り、N影領域15とN+形領゛域18に側面が囲まれ
ている領域である。N++形領域25はP+形領領域1
7びN+形領領域18形成する前にN影領域15に拡散
によって形成される N++形領域25の不純物濃度は
N影領域15及びN+形領領域18不純物濃度よりも高
い、半導体基体11aの表面に露出しているN++形領
域25の表面はN+形領領域18同様にシリコン酸化物
から成る絶縁膜12で被覆されている。なお、N 影領
域25はN+形領領域18同様にN形の不純物濃度が高
い領域であるので、第3の半導体領域の一部と考え、N
+形領領域18第3の半導体領域の第1の部分、N++
形領域25を第2の部分と考えることができる。
第4図のアバランシェダイオードのアノード電極13と
カソード電極14との間に、カソード電極14側の電位
がアノード電極13よりも高くなる逆方向電圧を印加す
ると、P+形領領域17N影領域15によって形成され
る第1のPN接合19から点線で示丈ように第1の空乏
層20が拡がり、P+形領領域17N+形領領域18よ
って形成される第2のPN接合21から第2の空乏層2
2が拡がる。また、N+形領領域18表面側にはアノー
ドt[i13の電界効果によって第3の空乏層23が拡
がる。N++形領域25の表面には、Nll領領域25
不純物濃度が十分に高いので空乏層が実質的に発生しな
い。なお、N++形領域25の不純物濃度がN+形領領
域18不純物濃度に近づくと、N++形領域25の表面
に僅かに空乏層が拡がる。
本実施例においても、空乏層20.22.23の中で最
も幅の狭い部分は半導体基体11aの上面よりも少し下
のN+形領領域18中生じる。従って、アノード13と
カソード14との間に逆方向電圧を印加した時、この幅
狭部分が電界集中点とな1す、ブレークダウンがこの幅
狭部分で生じる。
第2の空乏層22の幅狭部分は不純物濃度が大きいN+
形領領域18あり、このN+形領領域18隣接して不純
物濃度が更に大きいN++形領域25があり、このN+
+形領域25がらう−っのN++形領域16に連続して
いるので、逆方向電流IRは第7図に、示すようにカソ
ード14、N++形領域16、N++形領域25、N+
形領kA18、P+形領領域17アノード13の経路で
流れる。
第2の実施例のアバランシェダイオードは、第1の実施
例と同様な利点を有する他に、逆方向電流IRの通路の
抵抗値を小さくできる利点を有する。即ち、このアバラ
ンシェダイオードは逆方向電流■□の通路に抵抗値の低
いN++形領域25を含んでいるので、逆方向電流■1
の電流経路の抵抗値が小さくなる。このため、アバラン
シェをブレークダウン領域における動作抵抗が小さくな
る。
[第3の実施例] 第6図及び第7図を参照して本発明の第3の実施例に係
わるアバランシェダイオードを内蔵した過電圧動作サイ
リスタを説明する。第6図においては、P+形領領域3
1N影領域32とP影領域33とN+形領領域34よっ
て縦方向にサイリスタ35が形成されており、N影領域
32とP影領域33とN+形列域36とによってアバラ
ンシェダイオード37が形成されている。サイリスタ3
5はアノード電極38とカソード電極39とゲート電i
4oを有ルており、アバランシェダイオード37はサイ
リスタ35のゲート@i4oをアノード電極、アノード
電極38をカソード電極としている0本願発明とこの実
施例との対応関係を示すと、第1の半導体領域はN影領
域32、第2の半導体領域はP影領域33、第3の半導
体領域はN+形領領域36第1の主電極はアノード電極
38、第2の主電極はゲート電極40である。第1図と
第6図との対応関係を示すと、N影領域32はN影領域
15、P影領域33はP+形領領域17N+形領領域3
6N+形領領域18それぞれ対応する。なお、N+形領
領域36P影領域33によって環状に包囲されている。
まなN+形領領域41チャンネルストヅバとして機能す
る。
第6図の過電圧動作サイリスタは第7図に示すように、
サイリスタ35のアノードを極38とゲート電@40の
間にアバランシェダイオード37が電気的に並列に接続
されたのと等価である。アノード電極38とゲート電極
40との間にアノード電極38向を高い電位とする電圧
が印加され、この電圧がアバランシェダイオード37の
ブレークダウン電圧を越えるとアバランシェダイオード
に逆方向電流が流れてサイリスタ35が導通する。
第6図の過電圧動作型サイリスタはアバランシェダイオ
ード37のブレークダウン電圧の温度依存性が小さいか
ら、ターンオン電圧の温度依存性が小さい過電圧動作サ
イリスタになっている。
[変形例] 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
(1) 第3の半導体領域として機能するN+形領領域
18は36の不純物濃度は要求されるアバランシェ電圧
に応じて設定されるが、本発明の効果が十分に得られる
ように、第1の半導体領域としてのN影領域15又は3
2の不純物濃度の5倍以上、望ましくは10@以上とす
るのがよい。
(2) 第6図のサイリスタにおいて、P影領域33の
中にN+、影領域又はP+形領領域設け、ここにゲート
電極40を接続してもよい。
(3) 第4図のアバランシェダイオードを第6図のサ
イリスタに適用することができる。
(4) 第8図に示すように、第1図のN++形領域1
6をP+形領領域26置き換えたPNPから成る三層構
造の半導体素子にも本発明を適用することかできる。な
お、第8図において、第1図と実質的に同一部分には同
一の符号が付されている。
〈5) 実施例では、第3の半導体領域としてのN+形
領領域18第2の半導体領域としてのP1形領域、17
内に島状に1個のみ形成されているが、第9図に示すよ
うにN+形領領域18島状に複数個形成してもよい。
(6) 第4図のN++形領域25の代りに、第10図
に示すN++形領域25a、25bの一方又は両方を設
けてもよい、要するに、逆方向電流I3の通路中の少な
くとも一部に高い不純物濃度(低い抵抗率)のN++形
領域25a、25bを設けることによって第4図と同様
にアバランシェダイオードの逆方向特性の非直線性を大
きくすることができる。なお、第10図におけるN++
形領域25bは、N++形領域16にN++形の埋め込
み層を設け、この埋め込み層の不純物をN影領域15に
拡散させることによって得ることができる。第10図に
おいて、第4図と共通する部分には同一の符号が付され
ている。
(7) 第4図のN++形領域25の不純物濃度をN+
形領領域18実質的に同一にしても、それなりの効果が
得られる。
(8) 第1の実施例の場合、アノード電極13はN+
形領領域18上方の全面に延在させなくてもそれなりの
効果は得られる。しかしながら、イオンによるブレーク
ダウン電圧の変動やクリープ現象を効果的に防止するに
は、アノード電f!13をN+形領領域上方の全面に延
在させるのが望ましい、第2の実施例の場合、N++形
領域25の不純物濃度を十分に高くして、N++形領域
25の表面に第3の空乏層が実質的に拡がらないように
したときは、アノード電極13を第3の空乏層の終端よ
りも外側まで延在させれば本発明の効果がそれなりに得
られる。従って、N++形領域25の全面にわたってア
ノード電極13を延在させる必要はない、しかしながら
、ブレークダウン電圧の変動、クリープ現象を確実に防
止するには、N十+形領域25の上面の略全面に延在さ
せるのがよい。
なお、N++形領域25の不純物濃度をやや低くしてそ
の表面の略全面に第3の空乏層が拡がるようにしたとき
は、N++形領域25の上面の略全面にアノード電極1
3を形成する。
(9) 第1図のアバランシェダイオードにおいて、N
+形領領域18N++形領域16に隣接するまで下方に
延在させて動作抵抗の低減化を計っても良い、しかしな
がら、所望のアバランシェ電圧を有するアバランシェダ
イオードを歩留り良く得るには、N+形領領域18下面
をP+形領領域17下面よりも上方に位置させるのが良
い、従って、第2の実施例のように、N+形領領域18
その下面がP+形領領域17下面よりも上方に位置する
ようにし、N+“影領域25がP+形領領域17ら離間
してP+形領領域17下面よりも下方に位置するように
設計するのが、所望のアバランシェ電圧を得られる点で
も動作抵抗の低減化構造として望ましい。
(10) 第11図及び第12図に示すように、N+形
領領域環状に形成し、これに隣接して包囲されるP+形
領領域17a設け、このP+形領領域17aアノード電
極13を接続してもよい。
[発明の効果] 上述から明らかなように、請求項1及び2の発明によれ
ば不純物濃度が低い第1の半導体領域と絶縁膜と第2の
電極とに基づいて生じる空乏層がブレークダウン電圧に
影響しないアバランシェ接合を有する半導体装置を提供
することができる。
請求項2によれば動作抵抗の小さいアバランシェ接合を
有する半導体装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例のアバランシェダイオー
ドを第2図のI−I線に対応して示す断面図、 第2図は第1図の半導体基体の表面、を示す平面図、 第3図は第1図のアバランシェダイオードのN影領域と
P+形領領域N+形領領域の境界部分における電界強度
の分布を示す図、 第4図は第2の実施例のアバランシェダイオードを第5
図のIV −IV線に対応して示す断面図、第5図は第
4図の半導体基体の表面を示す平面図、 第6図は第3の実施例のサイリスタを示す断面図、 第7図は第6図のサイリスタの等価回路図、第8図は変
形例のアバランシェダイオードを第1図に対応する部分
で示す断面図、 第9図は別の変形例のアバランシェダイオードの半導体
基体の表面を示す平面図、 第10図は更に別の変形例のアバランシェダイオードを
第1図に対応する部分で示す断面図、第11図は変形例
のアバランシェダイオードを示す断面図、 第12図ば第11図のアバランシェダイオードの平面図
、 第13図及び第14図は従来のアバランシェダイオード
をそれぞれ示す断面図である。 11・・・半導体基体、12・・・絶縁膜、13・・・
アノード電極、14・・・カソード電極、15・・・N
影領域、16・・・N++形領域、17・・・P+形領
領域18・・・N1形領域。

Claims (1)

  1. 【特許請求の範囲】 [1] N形又はP形の第1の導電形を有する第1の半
    導体領域と、 前記第1の導電形とは反対の導電形の第2の導電形を有
    し、前記第1の半導体領域に隣接している第2の半導体
    領域と、 前記第1の導電形を有し、前記第1の半導体領域に隣接
    している第3の半導体領域と、 前記第2の半導体領域に直接に又は別の半導体領域を介
    して電気的に接続された第1の主電極と、前記第1の半
    導体領域に直接に又は別の半導体領域を介して電気的に
    接続された第2の主電極とを備え、前記第2の半導体領
    域及び前記第3の半導体領域は半導体基体の表面にそれ
    ぞれ露出しており、前記第3の半導体領域は前記第2の
    半導体領域に隣接して包囲されており、前記半導体基体
    の表面には前記第2の半導体領域と、前記第3の半導体
    領域の境界部分の上方を含み前記第3の半導体領域の露
    出面の上面の略全部に延在する絶縁膜が形成されており
    、前記第1の主電極は前記絶縁膜を介して前記第3の半
    導体領域の上面の略全部に延在し、前記第2の半導体領
    域に隣接する部分での前記第3の半導体領域の不純物濃
    度は前記第2の半導体領域に隣接する部分での前記第1
    の半導体領域の不純物濃度よりも高いことを特徴とする
    アバランシェ降伏型接合を有する半導体装置。 [2]前記第3の半導体領域は、前記半導体基体の表面
    を基準にした前記第2の半導体領域の深さよりも浅い第
    1の部分と前記第2の半導体領域の深さよりも深い第2
    の部分とを有し、前記第1の部分は前記第2の半導体領
    域に隣接するように配置され、前記第2の部分は平面的
    に見て前記第1の部分に包囲されるように配置されてい
    ることを特徴とする請求項1記載の半導体装置。
JP1208900A 1988-12-30 1989-08-11 アバランシェ降伏型接合を有する半導体装置 Granted JPH02256279A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1208900A JPH02256279A (ja) 1988-12-30 1989-08-11 アバランシェ降伏型接合を有する半導体装置
KR1019890019078A KR920010676B1 (ko) 1988-12-30 1989-12-21 애벌란취 항복형 접합을 갖는 반도체 장치
US07/458,398 US4999683A (en) 1988-12-30 1989-12-28 Avalanche breakdown semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33395288 1988-12-30
JP63-333952 1988-12-30
JP1208900A JPH02256279A (ja) 1988-12-30 1989-08-11 アバランシェ降伏型接合を有する半導体装置

Publications (2)

Publication Number Publication Date
JPH02256279A true JPH02256279A (ja) 1990-10-17
JPH0582072B2 JPH0582072B2 (ja) 1993-11-17

Family

ID=18271816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1208900A Granted JPH02256279A (ja) 1988-12-30 1989-08-11 アバランシェ降伏型接合を有する半導体装置

Country Status (2)

Country Link
JP (1) JPH02256279A (ja)
KR (1) KR920010676B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778970A (ja) * 1993-06-18 1995-03-20 Sanken Electric Co Ltd 半導体装置
KR100483612B1 (ko) * 2002-08-19 2005-04-19 삼성전기주식회사 광 픽업용 포토 다이오드
JP2007059800A (ja) * 2005-08-26 2007-03-08 Fuji Electric Device Technology Co Ltd 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778970A (ja) * 1993-06-18 1995-03-20 Sanken Electric Co Ltd 半導体装置
KR100483612B1 (ko) * 2002-08-19 2005-04-19 삼성전기주식회사 광 픽업용 포토 다이오드
JP2007059800A (ja) * 2005-08-26 2007-03-08 Fuji Electric Device Technology Co Ltd 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード

Also Published As

Publication number Publication date
KR920010676B1 (ko) 1992-12-12
JPH0582072B2 (ja) 1993-11-17
KR910013587A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
JP2671886B2 (ja) 電力集積回路
US4412242A (en) Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4399449A (en) Composite metal and polysilicon field plate structure for high voltage semiconductor devices
KR100326222B1 (ko) 반도체 장치
JP2003174169A (ja) 半導体装置
CN217306514U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
US4999683A (en) Avalanche breakdown semiconductor device
JPH11204789A (ja) 絶縁ゲ−ト形トランジスタ
JPH02256279A (ja) アバランシェ降伏型接合を有する半導体装置
US7535075B2 (en) Semiconductor device
JP3489567B2 (ja) 半導体素子
JPH05259479A (ja) 半導体装置
JP3551154B2 (ja) 半導体素子
JP3297087B2 (ja) 高耐圧半導体装置
JP2802970B2 (ja) プレ−ナ型二端子双方向性サイリスタ
US3453508A (en) Pinch-off shunt for controlled rectifiers
JPH07249737A (ja) プレーナ型半導体装置およびその製造方法
CN112825328A (zh) 半导体装置
US6262466B1 (en) Lateral semiconductor structure for forming a temperature-compensated voltage limitation
CN114497191B (zh) 静电保护器件
JP2596312B2 (ja) 半導体装置
JPH0642556B2 (ja) アバランシェ降伏型接合を有する半導体装置
JP4078895B2 (ja) 半導体装置
JPS6335112B2 (ja)
JPS63174369A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees