JPH02257619A - 連続処理方法および連続処理装置 - Google Patents
連続処理方法および連続処理装置Info
- Publication number
- JPH02257619A JPH02257619A JP7649489A JP7649489A JPH02257619A JP H02257619 A JPH02257619 A JP H02257619A JP 7649489 A JP7649489 A JP 7649489A JP 7649489 A JP7649489 A JP 7649489A JP H02257619 A JPH02257619 A JP H02257619A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- low
- treatment
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体製造工程における連続処理方法および
連続処理装置に関する。
連続処理装置に関する。
本発明は、半導体製造工程における連続処理方法および
連続処理装置に関し、更に詳しくは、基体に対して、室
温以下での低温処理と、光処理とを、基体を大気に露出
させることなく連続して行うことを特徴とする、連続処
理方法および連続処理装置に関する。
連続処理装置に関し、更に詳しくは、基体に対して、室
温以下での低温処理と、光処理とを、基体を大気に露出
させることなく連続して行うことを特徴とする、連続処
理方法および連続処理装置に関する。
LSI等の半導体装置の製造工程において、近年低温C
VD、低温RIE (反応性イオンエツチング)等、半
導体基体を例えば室温以下−196℃程度に迄冷却して
低温処理を行う技術が注目を集めている。
VD、低温RIE (反応性イオンエツチング)等、半
導体基体を例えば室温以下−196℃程度に迄冷却して
低温処理を行う技術が注目を集めている。
この理由は、たとえば低温CVDにおいては、半導体基
体表面に反応種が液相となって凝縮し、アスペクト比の
大きな溝や接続孔環の凹部の底から順次膜の堆積が進む
ために、段差被覆特性に優れた堆積膜が形成されるから
である。
体表面に反応種が液相となって凝縮し、アスペクト比の
大きな溝や接続孔環の凹部の底から順次膜の堆積が進む
ために、段差被覆特性に優れた堆積膜が形成されるから
である。
また同じく低温RIEにおいては、前記凹部の側壁では
等方性エツチング成分であるラジカルの反応が低温のた
め起こらず、一方底面すなわぢイオン照射面ではイオン
衝撃で温度が上昇するためエツチングが進行し、異方性
の大きなエツチングが可能となる。また前述のようにラ
ジカルの影響が少ないので、イオンエネルギーを小さく
することが可能で、イオンが半導体基体に与える損傷が
小さいという特徴があるからである。
等方性エツチング成分であるラジカルの反応が低温のた
め起こらず、一方底面すなわぢイオン照射面ではイオン
衝撃で温度が上昇するためエツチングが進行し、異方性
の大きなエツチングが可能となる。また前述のようにラ
ジカルの影響が少ないので、イオンエネルギーを小さく
することが可能で、イオンが半導体基体に与える損傷が
小さいという特徴があるからである。
ところで、このような低温処理においては、基体は例え
ば−ioo ’cという室温以下の低温に冷却されるの
で、処理後に低温処理装置から取り出すと、基体表面に
大気中の水蒸気が凝縮して結露を生ずるという問題があ
った。この問題は、高品位の半導体装置を製造する上で
障害となり、製品の歩留まりを低下させるので、低温処
理の実用化に際してネックとなっていた。
ば−ioo ’cという室温以下の低温に冷却されるの
で、処理後に低温処理装置から取り出すと、基体表面に
大気中の水蒸気が凝縮して結露を生ずるという問題があ
った。この問題は、高品位の半導体装置を製造する上で
障害となり、製品の歩留まりを低下させるので、低温処
理の実用化に際してネックとなっていた。
そこで、例えば特開昭63−60529号公報には、低
温RIEを終えた基体を昇温室に移送し、光照射により
基体を室温より高温の、例えば50°Cまで加熱した後
に大気中に取り出し、基体表面への結露を回避する方法
が記載されている。
温RIEを終えた基体を昇温室に移送し、光照射により
基体を室温より高温の、例えば50°Cまで加熱した後
に大気中に取り出し、基体表面への結露を回避する方法
が記載されている。
上述した昇温室を別途設ける方法によれば、基体表面に
結露が生ずる惧れはない、しかし、昇温室外に基体をと
りだし、次の処理工程に入る間に基体表面に自然酸化膜
が形成されたり、更には基体表面に改めて洗浄を必要と
するようなコンタミネーションが発生する場合があった
。
結露が生ずる惧れはない、しかし、昇温室外に基体をと
りだし、次の処理工程に入る間に基体表面に自然酸化膜
が形成されたり、更には基体表面に改めて洗浄を必要と
するようなコンタミネーションが発生する場合があった
。
また、基体の加熱のためだけに基体の移送手段や昇温室
を新たに設けることも、設備投資の効率上好ましいこと
とはいえない。
を新たに設けることも、設備投資の効率上好ましいこと
とはいえない。
本発明は、基体に対して低温処理と光処理とを、基体を
大気に露出させることな(、連続的に施すことを特徴と
する連続処理方法を提供するものである。また更に本発
明は、前記連続処理方法を可能とする、低温処理装置と
光処理装置を具備したことを特徴とする連続処理装置を
提供するものである。
大気に露出させることな(、連続的に施すことを特徴と
する連続処理方法を提供するものである。また更に本発
明は、前記連続処理方法を可能とする、低温処理装置と
光処理装置を具備したことを特徴とする連続処理装置を
提供するものである。
本発明における低温処理とは、室温以下、液体窒素温度
である一196°C程度に迄基体を冷却して行われる低
温CVDや低温RIE等の処理を意味し、同じく光処理
とは、光照射により反応ガスや基体を励起したり昇温す
ることにより行われる光CVD、光励起エツチング、レ
ーザエツチング、レーザアニールあるいは光アッシング
等の各処理を意味する。
である一196°C程度に迄基体を冷却して行われる低
温CVDや低温RIE等の処理を意味し、同じく光処理
とは、光照射により反応ガスや基体を励起したり昇温す
ることにより行われる光CVD、光励起エツチング、レ
ーザエツチング、レーザアニールあるいは光アッシング
等の各処理を意味する。
本発明による連続処理方法においては、基体は例えば低
温処理の次に光処理を行って大気中に取り出すのが基本
型であるが、光処理→低温処理→光処理のごとく、往復
の処理をして大気中に取り出してもよく、また一つの装
置の中で複数個の処理を連続して行うことも可能である
。要は基体を最終的に装置外部の大気中へ取り出す時は
、光処理を終えた段階で取り出すようにすればよい。
温処理の次に光処理を行って大気中に取り出すのが基本
型であるが、光処理→低温処理→光処理のごとく、往復
の処理をして大気中に取り出してもよく、また一つの装
置の中で複数個の処理を連続して行うことも可能である
。要は基体を最終的に装置外部の大気中へ取り出す時は
、光処理を終えた段階で取り出すようにすればよい。
また本発明における連続処理装置は、低温処理装置と光
処理装置とが例えばゲートパルプ等により連結され、再
装置間を基体が大気に露出することなく移送される機能
を有するものである。
処理装置とが例えばゲートパルプ等により連結され、再
装置間を基体が大気に露出することなく移送される機能
を有するものである。
低温処理を終えた冷却されたままの基体は、連続的に光
処理することによって、効率的な急速加熱が行われると
共に光CVDや光エッチング等の処理が施され、室温以
上に昇温された状態で大気中へ取り出されるので、基体
表面への結露の惧れがない。
処理することによって、効率的な急速加熱が行われると
共に光CVDや光エッチング等の処理が施され、室温以
上に昇温された状態で大気中へ取り出されるので、基体
表面への結露の惧れがない。
低温処理と光処理とは連続して施されるので、処理工程
間で基体が大気に露出することがなく、自然酸化膜の生
成やコンタミネーションの発生がなくなり、半導体装置
の品質が向上する。
間で基体が大気に露出することがなく、自然酸化膜の生
成やコンタミネーションの発生がなくなり、半導体装置
の品質が向上する。
本発明による連続処理装置は、低温処理装置と光処理装
置を具備しているので、従来例のごとく加熱の目的だけ
のために昇温室を改めて設ける必要がない。また、各装
置間の基体の輸送や、装置への基体の供給準備等のロス
タイムが削減でき、装置の実効スルーブツトが向上する
。
置を具備しているので、従来例のごとく加熱の目的だけ
のために昇温室を改めて設ける必要がない。また、各装
置間の基体の輸送や、装置への基体の供給準備等のロス
タイムが削減でき、装置の実効スルーブツトが向上する
。
以下、本発明の実施例について図面を参照しながら説明
する。
する。
1箱舅土
第1図は、本発明の第1の実施例による連続処理装置の
模式的縦断゛面図である。
模式的縦断゛面図である。
同図において、1は専ら低温CVDを行うための低温処
理装置であり、半導体基体2は冷却ヘッド3上に密着す
るように載置され、例えば−196”c −o℃程度の
温度範囲内の所望の温度に冷却される構造となっている
。第1のガス導入孔7より導入される反応ガスは、例え
ば2.45GH2のマイクロ波電源4およびマグネトロ
ン発振管5により励起されてプラズマとなり、石英管6
を経由して低温処理装置1のチャンバ内部に達する。8
は第2のガス導入孔であり、低温CVDによる堆積膜の
種類にもよるが、ここから必要に応じて第2の反応ガス
を低温処理1のチャンバ内部に導く。9は第1の排気口
であり、図示せざる真空ポンプにより低温処理装置lの
チャンバ内を排気して所定の圧力に保持する。
理装置であり、半導体基体2は冷却ヘッド3上に密着す
るように載置され、例えば−196”c −o℃程度の
温度範囲内の所望の温度に冷却される構造となっている
。第1のガス導入孔7より導入される反応ガスは、例え
ば2.45GH2のマイクロ波電源4およびマグネトロ
ン発振管5により励起されてプラズマとなり、石英管6
を経由して低温処理装置1のチャンバ内部に達する。8
は第2のガス導入孔であり、低温CVDによる堆積膜の
種類にもよるが、ここから必要に応じて第2の反応ガス
を低温処理1のチャンバ内部に導く。9は第1の排気口
であり、図示せざる真空ポンプにより低温処理装置lの
チャンバ内を排気して所定の圧力に保持する。
一方、11は専ら光CVDを行うための光処理装置であ
り、半導体基体2はサセプタ12.七に載置され、光処
理が施される。サセプタ12は、例えば炭素や炭化ケイ
素等の材料により構成され、内部にヒータ等の加熱装置
を内蔵させることも可能である。13はハロゲンランプ
であり、ミラー19および例えば透明な合成石英よりな
る光照射窓14を介して、基体2を例えば数百°C前後
の、光CVDを行うための所望の温度に昇温する。なお
、基体2の温度を検出し、制御するための熱電対や温度
コントローラ等の装置は、第1図では省略しである。
り、半導体基体2はサセプタ12.七に載置され、光処
理が施される。サセプタ12は、例えば炭素や炭化ケイ
素等の材料により構成され、内部にヒータ等の加熱装置
を内蔵させることも可能である。13はハロゲンランプ
であり、ミラー19および例えば透明な合成石英よりな
る光照射窓14を介して、基体2を例えば数百°C前後
の、光CVDを行うための所望の温度に昇温する。なお
、基体2の温度を検出し、制御するための熱電対や温度
コントローラ等の装置は、第1図では省略しである。
また別の光処理用の光源である、例えば低圧水銀ランプ
等のUV光源18が、光照射窓14を介して基体2を直
接臨む位置に配置されている。UV光源18を使用する
場合には、ミラー19は例えば19aの位置に移動して
、UV光の照射の妨害とならないように構成されている
。光CVD用の反応ガスは、第3のガス導入孔15より
光処理装置のチャンバ内部に導かれる。同チャンバ内の
圧力は、図示せざる他の真空ポンプにより第2の排気孔
16を介して所定の圧力に保たれる。
等のUV光源18が、光照射窓14を介して基体2を直
接臨む位置に配置されている。UV光源18を使用する
場合には、ミラー19は例えば19aの位置に移動して
、UV光の照射の妨害とならないように構成されている
。光CVD用の反応ガスは、第3のガス導入孔15より
光処理装置のチャンバ内部に導かれる。同チャンバ内の
圧力は、図示せざる他の真空ポンプにより第2の排気孔
16を介して所定の圧力に保たれる。
基体2は同じく図示せざる移送手段により、例えばゲー
トバルブ10を通過して低温処理装置1と光処理装置1
1との間を大気に露出させることなく移送することが可
能なように構成されている。
トバルブ10を通過して低温処理装置1と光処理装置1
1との間を大気に露出させることなく移送することが可
能なように構成されている。
以上のごとく構成された連続処理装置において、本実施
例では一例として半導体等の基体上に形成された例えば
多結晶アルミニウム(p−AI)よりなる、段差や溝を
有する配線層の上に平坦化層間絶縁膜を形成する連続処
理方法について説明する。
例では一例として半導体等の基体上に形成された例えば
多結晶アルミニウム(p−AI)よりなる、段差や溝を
有する配線層の上に平坦化層間絶縁膜を形成する連続処
理方法について説明する。
第2図は本発明の第1の実施例による連続処理方法の工
程を示す断面図である。同図aにおいて、21はp−^
l配線層であり、半導体等の基体2上に単独であるいは
複数個が隣接して配置されており、段差や深い溝が形成
されている。この基体2を前記した連続処理装置の光処
理装置11のサセプタ12上に載置し、ハロゲンランプ
13の光をミラー19および光照射窓14を介して照射
し、基体温度を光CVDを施すための温度である、例え
ば300°Cに昇温する。次にミラー19を19aの位
置に移し、1850−のバンドパスフィルタを装着した
例えば低圧水銀ランプによるU V光源18により光照
射窓14を介して基体2を光照射する。第3のガス導入
孔15よりソースガスとしてシラン(SiHa) 5
sccrmおよび亜酸化窒素(NzO) 101005
cを導入し、光処理装置11のチャンバ内圧力が10T
orrとなるように真空ポンプにより減圧排気する0以
上により酸化シリコン(SiO□)からなる光CVDに
よる第1の絶縁膜22を第2図すのごと< 100ns
+の厚さで堆積する。
程を示す断面図である。同図aにおいて、21はp−^
l配線層であり、半導体等の基体2上に単独であるいは
複数個が隣接して配置されており、段差や深い溝が形成
されている。この基体2を前記した連続処理装置の光処
理装置11のサセプタ12上に載置し、ハロゲンランプ
13の光をミラー19および光照射窓14を介して照射
し、基体温度を光CVDを施すための温度である、例え
ば300°Cに昇温する。次にミラー19を19aの位
置に移し、1850−のバンドパスフィルタを装着した
例えば低圧水銀ランプによるU V光源18により光照
射窓14を介して基体2を光照射する。第3のガス導入
孔15よりソースガスとしてシラン(SiHa) 5
sccrmおよび亜酸化窒素(NzO) 101005
cを導入し、光処理装置11のチャンバ内圧力が10T
orrとなるように真空ポンプにより減圧排気する0以
上により酸化シリコン(SiO□)からなる光CVDに
よる第1の絶縁膜22を第2図すのごと< 100ns
+の厚さで堆積する。
次に、基体2は大気に露出することなくゲートパルプl
Oを経由して、低温処理装置1に移送し、冷却ヘッド3
上に載置する。基体温度を一50゛Cに冷却した後、第
1のガス導入孔7より酸素(0□)ガス200secm
を導入し、マイクロ波電源4およびマグネトロン発振管
5により2.45GH2のマイクロ波を印加してプラズ
マ化し活性酸素(0)を生成させ、石英管6を経由して
低温処理装置1のチャンバ内へ導入する。
Oを経由して、低温処理装置1に移送し、冷却ヘッド3
上に載置する。基体温度を一50゛Cに冷却した後、第
1のガス導入孔7より酸素(0□)ガス200secm
を導入し、マイクロ波電源4およびマグネトロン発振管
5により2.45GH2のマイクロ波を印加してプラズ
マ化し活性酸素(0)を生成させ、石英管6を経由して
低温処理装置1のチャンバ内へ導入する。
一方、第2のガス導入孔8からは、例えばテトラメチル
シラン(TMS) 10105eを導入し、チャンバ内
圧力がI Torrとなるように、第1の排気孔より真
空ポンプにより減圧排気する。TMSは活性酸素により
チャンバ内で基体2上に液相となって凝縮する。気相中
の活性酸素は凝縮しだ液相中に溶解して酸化反応を進行
させ、最終的には固相の酸化シリコンとなって第2図C
のごとく低温CVDによる平坦化層間絶縁膜23を形成
する。この低温CVDによる平坦化層間絶縁膜23の平
坦部における膜厚は、例えば800na+であり、デボ
ジシゴンレートは同じく平坦部で400nm/分であっ
た。
シラン(TMS) 10105eを導入し、チャンバ内
圧力がI Torrとなるように、第1の排気孔より真
空ポンプにより減圧排気する。TMSは活性酸素により
チャンバ内で基体2上に液相となって凝縮する。気相中
の活性酸素は凝縮しだ液相中に溶解して酸化反応を進行
させ、最終的には固相の酸化シリコンとなって第2図C
のごとく低温CVDによる平坦化層間絶縁膜23を形成
する。この低温CVDによる平坦化層間絶縁膜23の平
坦部における膜厚は、例えば800na+であり、デボ
ジシゴンレートは同じく平坦部で400nm/分であっ
た。
次に低温CVDを終えた基体2をもう一度ゲートバルブ
10を経由して大気に露出させることなく光処理装置に
移送し、サセプタ12上に載置する。
10を経由して大気に露出させることなく光処理装置に
移送し、サセプタ12上に載置する。
なお、当然のことながら基体2」二に水蒸気が結露した
り、コンタミネーシチンが生ずることはなかった。この
基体2をハロゲンランプ13により、ミラーおよび光照
射窓14を介して、光CVDを施すための温度である例
えば300°Cに昇温する。次にミラー19を19aの
位置に移し、185na+のバンドパスフィルタを装着
した例えば低圧水銀ランプによるUV光源18により、
光照射窓14を介して基体2を光照射する。第3のガス
導入孔15よりソースガスとして5iHa 5 sec
mとNzO101005eを導入し、光処理装置11の
チャンバ内圧力が10Torrとなるように、第2の排
気孔16を経由して真空ポンプにより減圧排気する。こ
れにより第2図dのごとく、酸化シリコンからなる光C
VDによる第2の絶縁膜24を100n+mの厚さに堆
積する。
り、コンタミネーシチンが生ずることはなかった。この
基体2をハロゲンランプ13により、ミラーおよび光照
射窓14を介して、光CVDを施すための温度である例
えば300°Cに昇温する。次にミラー19を19aの
位置に移し、185na+のバンドパスフィルタを装着
した例えば低圧水銀ランプによるUV光源18により、
光照射窓14を介して基体2を光照射する。第3のガス
導入孔15よりソースガスとして5iHa 5 sec
mとNzO101005eを導入し、光処理装置11の
チャンバ内圧力が10Torrとなるように、第2の排
気孔16を経由して真空ポンプにより減圧排気する。こ
れにより第2図dのごとく、酸化シリコンからなる光C
VDによる第2の絶縁膜24を100n+mの厚さに堆
積する。
以上により、段差や溝を有するp−AI配線層上への信
軌性の高い平坦化眉間絶縁膜が低温処理と光処理とを連
続的に施すことにより形成された。
軌性の高い平坦化眉間絶縁膜が低温処理と光処理とを連
続的に施すことにより形成された。
なお、本実施例による連続処理方法において、最初に光
CVDによる第1の絶縁膜22を1100nの厚さに形
成したのは、引き続く低温処理においてプラズマによる
基体2の損傷の懸念を取り除くためである。また同じく
最後に光CVDによる第2の絶縁膜24をNoonsの
厚さに形成したのは、段差被覆特性に優れるものの膜質
がやや不安定な低温CVDによる堆積膜を、より高品位
の膜質を有すると考えられる光CVDによる堆積膜によ
り被覆して、信顛性をさらに高めるためである。
CVDによる第1の絶縁膜22を1100nの厚さに形
成したのは、引き続く低温処理においてプラズマによる
基体2の損傷の懸念を取り除くためである。また同じく
最後に光CVDによる第2の絶縁膜24をNoonsの
厚さに形成したのは、段差被覆特性に優れるものの膜質
がやや不安定な低温CVDによる堆積膜を、より高品位
の膜質を有すると考えられる光CVDによる堆積膜によ
り被覆して、信顛性をさらに高めるためである。
ス】114
第3図は本発明の第2の実施例による連続処理装置の模
式的縦断面図である。同図においては、第1図に示した
ものと同様の、あるいは類似の機能を持つ部分には、同
じ名称と番号を付しである。
式的縦断面図である。同図においては、第1図に示した
ものと同様の、あるいは類似の機能を持つ部分には、同
じ名称と番号を付しである。
第3図において、1は専ら低温RIEを行うための低温
処理装置であり、半導体基体2は冷却ヘッド3上に密着
載置され、例えば−196℃〜0℃程度の温度範囲内の
所望の温度に冷却される。第2のガス導入孔8より導入
されるエツチングガスは、例えば13.56MH2のR
F電源17によりプラズマ化される。低温処理装置1の
チャンバ内圧力は、図示せざる真空ポンプにより、第1
の排気孔9を介して減圧排気され所定の圧力に保たれる
。
処理装置であり、半導体基体2は冷却ヘッド3上に密着
載置され、例えば−196℃〜0℃程度の温度範囲内の
所望の温度に冷却される。第2のガス導入孔8より導入
されるエツチングガスは、例えば13.56MH2のR
F電源17によりプラズマ化される。低温処理装置1の
チャンバ内圧力は、図示せざる真空ポンプにより、第1
の排気孔9を介して減圧排気され所定の圧力に保たれる
。
一方、ゲートバルブ10および光処理装置11の構成は
実施例1に準じている。
実施例1に準じている。
以上のごとく構成された連続処理装置において、本実施
例では一例としてL D D (1,ightly D
opedDrain)構造におけるポリサイドゲート電
極を形成し、次に同電極のサイドウオールのスペーサ用
絶縁膜を形成する連続処理方法について述べる。
例では一例としてL D D (1,ightly D
opedDrain)構造におけるポリサイドゲート電
極を形成し、次に同電極のサイドウオールのスペーサ用
絶縁膜を形成する連続処理方法について述べる。
第4図は本発明の第2の実施例による連続処理方法の工
程を示す断面である。第4図aにおいて、基体2上には
例えば通常の減圧CVD方で形成したリン(P)添加に
よるn3−ポリシリコン31およびタングステンシリサ
イド(WSiz)32がこの順に各々1100nの厚さ
に形成されており、さらにこの上にポジ形フォトレジス
ト(PR) 33による電極パターンが残されている。
程を示す断面である。第4図aにおいて、基体2上には
例えば通常の減圧CVD方で形成したリン(P)添加に
よるn3−ポリシリコン31およびタングステンシリサ
イド(WSiz)32がこの順に各々1100nの厚さ
に形成されており、さらにこの上にポジ形フォトレジス
ト(PR) 33による電極パターンが残されている。
この基体2を低温処理袋Zxの冷却ヘッド3上に密着す
るように載置し、120℃に冷却する。
るように載置し、120℃に冷却する。
第2のガス導入孔8からは、エツチングガスとして六フ
ッ化イオウcspa)を50sce+n導入し、真空ポ
ンプにより第1の排気孔9を経由して減圧排気し、低温
処理装置1のチャンバ内圧力を6.7Paに保つ。同時
に旺電源17より13.56M)lzの高周波を印加し
てエツチングガスをプラズマ化する。印加高周波電力は
、例えば0.1W/cm2の面密度とする。以上の処理
条件により、no−ポリシリコン31およびタングステ
ンシリサイド32とを異方性低温RI已により電極パタ
ーン通りに残す。なお、形成された電極のエツチングプ
ロファイルは、テーバ化したりアンダカットが入ること
がなく、低温RIEの特徴を生かした矩形の形状であっ
た。
ッ化イオウcspa)を50sce+n導入し、真空ポ
ンプにより第1の排気孔9を経由して減圧排気し、低温
処理装置1のチャンバ内圧力を6.7Paに保つ。同時
に旺電源17より13.56M)lzの高周波を印加し
てエツチングガスをプラズマ化する。印加高周波電力は
、例えば0.1W/cm2の面密度とする。以上の処理
条件により、no−ポリシリコン31およびタングステ
ンシリサイド32とを異方性低温RI已により電極パタ
ーン通りに残す。なお、形成された電極のエツチングプ
ロファイルは、テーバ化したりアンダカットが入ること
がなく、低温RIEの特徴を生かした矩形の形状であっ
た。
低温RIEを終えた基体2は、基体を大気に露出させる
ことなくゲートバルブ10を介して、予め減圧しておい
た光処理装置11に移送し、サセプタ12上に載置する
。当然のことながら、基体」二には大気中の水蒸気が結
露することはなかった。この基体2をハロゲンランプ1
3により、ミラーおよび光照射窓14を介して、光アッ
シングを施すための温度である200°Cに昇温する。
ことなくゲートバルブ10を介して、予め減圧しておい
た光処理装置11に移送し、サセプタ12上に載置する
。当然のことながら、基体」二には大気中の水蒸気が結
露することはなかった。この基体2をハロゲンランプ1
3により、ミラーおよび光照射窓14を介して、光アッ
シングを施すための温度である200°Cに昇温する。
次にミラー19を198の位置に移し、185nmのバ
ンドパスフィルタを装着した例えば低圧水銀ランプによ
るUV光源18により、光照射窓14を介して基体2を
光照射する。
ンドパスフィルタを装着した例えば低圧水銀ランプによ
るUV光源18により、光照射窓14を介して基体2を
光照射する。
酸素(0□)ガスを第3のガス導入孔15より導入し、
真空ポンプにより第2の排気孔16を経由して排気して
光処理装置11のチャンバ内圧力を10’Paにコント
ロールする。この光照射により、ポジ型フォトレジスト
33は光アッシングされて除去され、n4−ポリシリコ
ン31およびタングステンシリサイド32によるポリサ
イドゲート電極が第4図Cのごとく露出する。
真空ポンプにより第2の排気孔16を経由して排気して
光処理装置11のチャンバ内圧力を10’Paにコント
ロールする。この光照射により、ポジ型フォトレジスト
33は光アッシングされて除去され、n4−ポリシリコ
ン31およびタングステンシリサイド32によるポリサ
イドゲート電極が第4図Cのごとく露出する。
次に同じ光処理装置内で、光CVDにより例えば酸化シ
リコン(SiO□)からなる絶縁膜34を第4図dのよ
うに形成する。この形成条件としては、光処理用光源を
再びハロゲンランプ13に切り替え、ミラー19と光照
射窓14を介して基体2を照射し、基体温度を300℃
に昇温する。次にミラー19を19aの位置に再び移し
、185rvのバンドパスフィルタを装着した例えば低
圧水銀ランプによるUV光源18により、光照射窓14
を介して基体2を光照射する。第3のガス導入孔15よ
りソースガスとして5iHa 55cc−とNz010
1005eとを導入し、光処理装置llのチャンバ内圧
力が10Torrとなるように真空ポンプにより第2の
排気孔16を経由して減圧排気する。以上により5iO
1による絶縁膜34を300nniの厚さで形成する。
リコン(SiO□)からなる絶縁膜34を第4図dのよ
うに形成する。この形成条件としては、光処理用光源を
再びハロゲンランプ13に切り替え、ミラー19と光照
射窓14を介して基体2を照射し、基体温度を300℃
に昇温する。次にミラー19を19aの位置に再び移し
、185rvのバンドパスフィルタを装着した例えば低
圧水銀ランプによるUV光源18により、光照射窓14
を介して基体2を光照射する。第3のガス導入孔15よ
りソースガスとして5iHa 55cc−とNz010
1005eとを導入し、光処理装置llのチャンバ内圧
力が10Torrとなるように真空ポンプにより第2の
排気孔16を経由して減圧排気する。以上により5iO
1による絶縁膜34を300nniの厚さで形成する。
この絶縁膜34を、後の工程でエッチバックすることに
より、LDD構造におけるポリサイドゲート電極のサイ
ドウオールのスペーサが形成されるのである。
より、LDD構造におけるポリサイドゲート電極のサイ
ドウオールのスペーサが形成されるのである。
以上、本発明の実施例について2種類の連続処理装置と
連続処理方法について詳述したが、本発明の趣旨とする
ところは、半導体装置等の製造工程において、低温CV
Dや低温RIE等の低温処理と、光CVDや光励起エツ
チング、レーザエツチング、レーザアニール、さらには
光アッシング等の光処理とを連続的に、じかも基体を大
気に露出することなく施すことにある。従って、工程の
目的に応じて各処理装置の構成が若干ずつ異なってくる
ことは当然であり、例えば低温処理では反応ガスをプラ
ズマとする方法は、実施例に記したマイクロ波やRFに
よる他に、他の種類の電磁波を用いることも可能である
。プラズマは、低温処理装置のチャンバ内で発生させて
もよいし、チャンバ外部のプラズマ発生手段により発生
させてチャンバ内へ送入してもよい。
連続処理方法について詳述したが、本発明の趣旨とする
ところは、半導体装置等の製造工程において、低温CV
Dや低温RIE等の低温処理と、光CVDや光励起エツ
チング、レーザエツチング、レーザアニール、さらには
光アッシング等の光処理とを連続的に、じかも基体を大
気に露出することなく施すことにある。従って、工程の
目的に応じて各処理装置の構成が若干ずつ異なってくる
ことは当然であり、例えば低温処理では反応ガスをプラ
ズマとする方法は、実施例に記したマイクロ波やRFに
よる他に、他の種類の電磁波を用いることも可能である
。プラズマは、低温処理装置のチャンバ内で発生させて
もよいし、チャンバ外部のプラズマ発生手段により発生
させてチャンバ内へ送入してもよい。
また、光処理装置における光源は、本実施例に述べたハ
ロゲンランプや低圧水銀ランプの他に、重水素ランプ、
エキシマレーザ、さらには炭酸ガスレーザ、YAGレー
ザ等が目的に応じて適宜選択して用いられる。
ロゲンランプや低圧水銀ランプの他に、重水素ランプ、
エキシマレーザ、さらには炭酸ガスレーザ、YAGレー
ザ等が目的に応じて適宜選択して用いられる。
以上詳述したように、本発明によれば、半導体装置等の
製造工程における従来の低温処理の実用化の妨げとなっ
ていた、基体表面への結露の問題やこれに起因する製品
の歩留まりの悪化が回避される。また結露を避けるため
だけに基体加熱用の昇温室を別途設けていた従来技術の
非効率な一面も解決される。
製造工程における従来の低温処理の実用化の妨げとなっ
ていた、基体表面への結露の問題やこれに起因する製品
の歩留まりの悪化が回避される。また結露を避けるため
だけに基体加熱用の昇温室を別途設けていた従来技術の
非効率な一面も解決される。
低温処理および光処理の各要素処理工程を個別に行って
いた場合における基体表面の自然酸化膜やコンタミネー
ションの生成の問題もなくなる。
いた場合における基体表面の自然酸化膜やコンタミネー
ションの生成の問題もなくなる。
本発明による連続処理装置は、低温処理装置と、急速な
昇温が特徴の一つである光処理装置を連続化することに
より、従来の低温処理装置の欠点を補完することが可能
となり、装置の実効スループットが向上するなど、半導
体装置等の製造工程に寄与するところが大きい。
昇温が特徴の一つである光処理装置を連続化することに
より、従来の低温処理装置の欠点を補完することが可能
となり、装置の実効スループットが向上するなど、半導
体装置等の製造工程に寄与するところが大きい。
第1図は本発明の第1の実施例による連続処理装置の模
式的縦断面図であり、第2図は本発明の第1の実施例に
よる連続処理方法の工程を示す断面図、第3図は本発明
の第2の実施例による連続処理装置の模式的縦断面図、
そして第4図は本発明の第2の実施例による連続処理方
法の工程を示す断面図である。 I・−・・−・−一−−−−低温処理装置2−−−−−
−−−−・・・・−基体 3−・−−−−−一・−一一−−−冷却ヘッド4−・−
−−−一−−−−−−・−・マイクロ波電源5−・・−
・−・−・−マグネトロン発振器6−−−−−−・−・
・−・−石英管 7−一−−−・−・−−−一−−・第1のガス導入孔8
・−一−−−−−−−−−−−−第2のガス導入孔10
−・−−−−一・−・−・−ゲートバルブ1t−−−−
−−−・・−一一一−−光処理装置12−一一一一
サセプタ 13−・・−・−・−・ハロゲンランプ14−−−−−
−一光照射窓 15−・−・−−−−−−一第3のガス導入孔17−−
−−−−−−−−−−−−−RF電源18−・−・−・
・・−・−・UV光源19− ・−・−一〜−−−・・
ミラー21−・・−−−〜−−−−・−p−AI配線層
22−・−−m−−・−−−−−・−光CVDによる第
1の絶縁膜23−・・−一−−−−−・−低温CVDに
よる平坦化層間絶縁膜24・・・・・−・−・−・・−
光CVDによる第2の絶縁膜31−・−−−−−−−−
−−−n ”−ポリシリコン32−・−・−−−一一一
一タングステンシリサイド33−・・・−−−−−−・
−ポジ型フォトレジスト34−−−−−・−一−−−・
−絶縁膜第1図 第2回 本発明の第2の実施例にぼろ 連続処理茨!の模式、y縦百面図 第3図 連践理方法の工程と示−を断面図
式的縦断面図であり、第2図は本発明の第1の実施例に
よる連続処理方法の工程を示す断面図、第3図は本発明
の第2の実施例による連続処理装置の模式的縦断面図、
そして第4図は本発明の第2の実施例による連続処理方
法の工程を示す断面図である。 I・−・・−・−一−−−−低温処理装置2−−−−−
−−−−・・・・−基体 3−・−−−−−一・−一一−−−冷却ヘッド4−・−
−−−一−−−−−−・−・マイクロ波電源5−・・−
・−・−・−マグネトロン発振器6−−−−−−・−・
・−・−石英管 7−一−−−・−・−−−一−−・第1のガス導入孔8
・−一−−−−−−−−−−−−第2のガス導入孔10
−・−−−−一・−・−・−ゲートバルブ1t−−−−
−−−・・−一一一−−光処理装置12−一一一一
サセプタ 13−・・−・−・−・ハロゲンランプ14−−−−−
−一光照射窓 15−・−・−−−−−−一第3のガス導入孔17−−
−−−−−−−−−−−−−RF電源18−・−・−・
・・−・−・UV光源19− ・−・−一〜−−−・・
ミラー21−・・−−−〜−−−−・−p−AI配線層
22−・−−m−−・−−−−−・−光CVDによる第
1の絶縁膜23−・・−一−−−−−・−低温CVDに
よる平坦化層間絶縁膜24・・・・・−・−・−・・−
光CVDによる第2の絶縁膜31−・−−−−−−−−
−−−n ”−ポリシリコン32−・−・−−−一一一
一タングステンシリサイド33−・・・−−−−−−・
−ポジ型フォトレジスト34−−−−−・−一−−−・
−絶縁膜第1図 第2回 本発明の第2の実施例にぼろ 連続処理茨!の模式、y縦百面図 第3図 連践理方法の工程と示−を断面図
Claims (1)
- 【特許請求の範囲】 1、基体に対して低温処理と光処理とを、基体を大気に
露出させることなく、連続的に行うことを特徴とする連
続処理方法。 2、低温処理装置と光処理装置とを具備したことを特徴
とする、請求項1記載の連続処理方法を施すための連続
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7649489A JPH02257619A (ja) | 1989-03-30 | 1989-03-30 | 連続処理方法および連続処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7649489A JPH02257619A (ja) | 1989-03-30 | 1989-03-30 | 連続処理方法および連続処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02257619A true JPH02257619A (ja) | 1990-10-18 |
Family
ID=13606774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7649489A Pending JPH02257619A (ja) | 1989-03-30 | 1989-03-30 | 連続処理方法および連続処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02257619A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174374B1 (en) | 1991-05-28 | 2001-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| US6329229B1 (en) | 1993-11-05 | 2001-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device, apparatus for processing a semiconductor and apparatus for processing semiconductor device |
| US6576534B1 (en) | 1991-09-21 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| US6897100B2 (en) | 1993-11-05 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device |
-
1989
- 1989-03-30 JP JP7649489A patent/JPH02257619A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174374B1 (en) | 1991-05-28 | 2001-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| US6494162B1 (en) | 1991-05-28 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| US6770143B2 (en) | 1991-05-28 | 2004-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| US6576534B1 (en) | 1991-09-21 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| US6924212B2 (en) | 1991-09-21 | 2005-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| US7368367B2 (en) | 1991-09-21 | 2008-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| US6329229B1 (en) | 1993-11-05 | 2001-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device, apparatus for processing a semiconductor and apparatus for processing semiconductor device |
| US6897100B2 (en) | 1993-11-05 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102160141B (zh) | 以微波等离子体生产介电层的设备和方法 | |
| TWI292172B (en) | Method for forming insulating film on substrate, mehtod for manufacturing semiconductor device, and substrate-processing apparatus | |
| KR0139793B1 (ko) | 막형성 방법 | |
| US9362149B2 (en) | Etching method, etching apparatus, and storage medium | |
| JP4694108B2 (ja) | 酸化膜形成方法、酸化膜形成装置および電子デバイス材料 | |
| WO2019003663A1 (ja) | エッチング方法およびエッチング装置 | |
| JPH05275392A (ja) | SiO2 膜のエッチング方法 | |
| KR19990068181A (ko) | 성막장치 및 결정성 실리콘막의 형성방법 | |
| JP3204836B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JPH02257619A (ja) | 連続処理方法および連続処理装置 | |
| JP2003059899A (ja) | 基板処理装置 | |
| JP2553590B2 (ja) | 金属の選択堆積方法及びその装置 | |
| JP2003059861A (ja) | 成膜方法および成膜装置 | |
| TW201829821A (zh) | 高壓退火及降低濕蝕刻速率 | |
| JPH05259153A (ja) | シリコン酸化膜の製造方法と製造装置 | |
| JPH06333842A (ja) | マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法 | |
| JPH11111713A (ja) | 絶縁膜改質方法及び半導体装置の製造方法 | |
| JPH0669195A (ja) | 絶縁膜形成方法 | |
| JPH0630354B2 (ja) | Si表面の乾式による洗浄方法 | |
| JP2000068265A (ja) | 酸化絶縁膜のアニ−ル方法 | |
| JPH0324274A (ja) | 気相成長装置 | |
| JPH04110471A (ja) | 薄膜形成方法 | |
| JPH03134153A (ja) | 酸化膜形成方法及びその装置 | |
| JPS6390138A (ja) | 半導体表面の清浄化方法 | |
| JPH03280536A (ja) | 表面処理方法 |