JPH02257662A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPH02257662A
JPH02257662A JP1076534A JP7653489A JPH02257662A JP H02257662 A JPH02257662 A JP H02257662A JP 1076534 A JP1076534 A JP 1076534A JP 7653489 A JP7653489 A JP 7653489A JP H02257662 A JPH02257662 A JP H02257662A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
epoxy
glass woven
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1076534A
Other languages
English (en)
Other versions
JP2708221B2 (ja
Inventor
Akira Yoshizumi
善積 章
Michiya Azuma
東 道也
Shinetsu Fujieda
新悦 藤枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1076534A priority Critical patent/JP2708221B2/ja
Publication of JPH02257662A publication Critical patent/JPH02257662A/ja
Application granted granted Critical
Publication of JP2708221B2 publication Critical patent/JP2708221B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は樹脂封止型半導体装置に関し、特に多数個の半
導体装置を同時に基板などに実装する表面実装用で、か
つ半導体チップが大面積でパッケージが薄型の場合に最
適に適用できるものである。
(従来の技術) 近年、半導体装置の高密度実装に伴い、FP(フラット
パッケージ) 、PLCC(プラスチックリード付きチ
ップキャリア)、5OJ(スモールアウトラインゴーベ
ントパッケージ)などの表面実装用薄型樹脂封止パッケ
ージの適用が進んでいる。こうした半導体パッケージを
基板へ実装する際には、個々のリード部で半田加熱を加
えるのとは異なり、半導体パッケージ全体を半田に浸漬
する表面実装方式が採用されるようになってきている。
従来、このような表面実装用の樹脂封止型半導体装置は
例えば第4図(a)〜(c)に示すような構造を有して
いる。第4図(a)〜(C)において、ダイパッド1は
タイバー2により4隅(場合によっては4辺、2隅又は
2辺)が支持され、このダイパッド1上には半導体チッ
プ3が搭載されている。
この半導体チップ3とリード線4とがボンディングワイ
ヤ5でボンディングされている。これらが電気絶縁性の
封止樹脂6で樹脂封止されて半導体パッケージが構成さ
れている。なお、封止樹脂6としては一般的に破砕状又
は球状シリカを充填材として含有する熱硬化性エポキシ
樹脂が用いられ、通常低圧トランスファ成形により樹脂
封止される。
前述した表面実装に際しては、半導体パッケージ全体が
200℃以上の高温に曝されることにより、封止樹脂6
内部に吸湿された水分がダイパッド1又は半導体チップ
3と封止樹脂6との界面で爆発的にガス化しようとして
高圧が加わるため、第5図に示すように、ダイパッド1
の下側にある封止樹脂6及び半導体チップ3の上側にあ
る封止樹脂6に樹脂クラック7が発生するという問題が
あった。この樹脂クラック7はボンディングワイヤ5の
切断を招いたり、半導体チップ3の耐湿性を劣化させ、
その結果半導体装置の信頼性を著しく低下させる。
このような樹脂クラックの発生を防止するために、パッ
ケージの形状設計及び樹脂の改良が行われてきた。例え
ば、形状設計面からの改良技術として、特開昭60−2
08847号公報には、ダイパッドの下側のモールド樹
脂部に外部に通じる貫通孔を設け、封止樹脂内部で発生
した高圧ガスを逃がすようにした樹脂封止型半導体装置
が提案されている。また、樹脂の改良技術として、封止
樹脂の熱変形温度を高めて高温での強度を上げることが
行われている。
しかしながら、前述した形状設計面からの改良技術では
、使用時及び保管時には封止樹脂に設けられた貫通孔が
水分の侵入路となるため、半導体装置の耐湿信頼性が低
下する。また、樹脂改良技術でも、樹脂の熱変形温度を
高めるといっても限度があり、高温での強度を充分に上
げることはできず、特に大面積の半導体チップを封止し
た場合にはほとんど効果が認められないという欠点があ
る。
(発明が解決しようとする課題) 本発明は前記問題点を解決するためになされたものであ
り、表面実装時に樹脂クラックをなくし、耐湿信頼性な
どの低下を招くことがない樹脂封止型半導体装置を提供
することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明の樹脂封止型半導体装置は、半導体チップの上部
及び下部にそれぞれ熱硬化性樹脂を含浸させたガラス織
布のプリプレグを少なくとも1層ずつ設けて一体成形し
たことを特徴とするものである。
本発明に係る樹脂封止型半導体装置の構成を、第1図(
a) 、(b)及び第2図<a> 、(b)を参照して
説明する。いずれの図でも(a)は成形前の状態、(b
)は成形後の状態を示す。第1図(a) 、(b)及び
第2図(a) 、(b)に示すように、ダイパッド1上
に半導体チップ3が搭載され、半導体チップ3とリード
線4とがボンディングワイヤ5でボンディングされてお
り、この半導体チップ3の上部及びダイパッド1の下部
にそれぞれ熱硬化性樹脂を含浸させたガラス織布のプリ
プレグ8が少なくとも1層ずつ設けられ、これらが一体
成形される。
なお、パッケージの強度の向上を図るためには、図に示
すようにプリプレグ8は多層化することが好ましい。成
形後の半導体チップ3はガラス織布が充填された熱硬化
性樹脂で封止された形態となっている。なお、第1図に
示すように、半導体チップ3の上部の数層のプリプレグ
8はガラス織布がボンディングワイヤ5と直接接触しな
いように、プリプレグ8の中央部を切り欠いてもよい。
また、第2図に示すように、半導体チップ3の上部のプ
リプレグ8のうち、半導体チップ3の直上のプリプレグ
9にはこれに含浸させる熱硬化性樹脂中に粉体状のシリ
カを含有させて、半導体チップ3近傍を強化するように
してもよい。
本発明において、プリプレグを構成するガラス織布とし
ては、各種ガラス素材、繊維径のものを使用できるが、
半導体素子の封止という用途を考慮して、Eガラスなど
Na含有率の低いガラス繊維を用いたガラス織布か好ま
しい。また、薄型の半導体パッケージの強度を向上する
ために用いるので、緻密に織られ、かつ薄いガラス織布
が好ましい。このようなガラス織布の具体例(■右派製
作所製)を第1表に示す。なお、これらのガラス織布織
布には、通常、カップリング剤などによる表面処理が施
される。使用されるカップリング剤としては、メタクリ
ルシラン系、エポキシシラン系、アミノシラン系、耐熱
シラン系などが挙げられる。
本発明において、熱硬化性樹脂としては、例えばエポキ
シ樹脂が用いられる。エポキシ樹脂としては、1分子中
に2個以上のエポキシ基を有するものであればいかなる
ものでもよい。例えば、ビスフェノール型のエポキシ、
各種の脂環式エポキシ樹脂、フェノールノボラック型エ
ポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ナ
フトールタイプのノボラック型エポキシ樹脂、ビスフェ
ノールAのノボラック型エポキシ樹脂、フェノール又は
アルキルフェノール類とヒドロキシベンズアルデヒド類
との縮合物をエポキシ化して得られるトリス(ヒドロキ
シフェニル)アルカンベースのエポキシ樹脂、テトラ(
ヒドロキシフェニル)アルカンベースのエポキシ樹脂、
テトラグリシドキシベンゾフェノン、バラアミノフェノ
ールのトリグリシジルエーテル、ポリアリルグリシジル
エーテル、トリグリシジルエーテル化ベンゼン、テトラ
グリシドキシベンゼンなどがあげられる。以上のエポキ
シ樹脂のうち、耐熱性の面からエポキシ当量が250以
下のエポキシ樹脂が好ましい。
また、パッケージの難燃性を向上するためには、各種の
ハロゲン化エポキシ樹脂、特に臭素化エポキシ樹脂を使
用することが好ましい。例えば、臭素化されたビスフェ
ノールタイプのエポキシ樹脂、臭素化されたフェノール
ノボラックタイプのエポキシ樹脂が挙げられる。
これらのエポキシ樹脂は、通常、硬化剤及び触媒を用い
て硬化反応を進めることにより成形される。
エポキシ樹脂の硬化剤としては、一般に硬化剤として知
られているものであればいかなるものでもよい。例えば
、フェノール樹脂、有機酸無水物、アミン類などが挙げ
られる。
エポキシ樹脂の触媒としては、一般に触媒として知られ
ているものであればいかなるものであってもよい。例え
ば、イミダゾール類、第3級アミン類、有機キレート類
、有機ホスフィン類、その他金属含有有機化合物などが
挙げられる。
なお、エポキシ樹脂の多くは硬化剤を使用せずに、触媒
のみでも硬化させることができる。
本発明において、熱硬化性樹脂中に粉体状のシリカを含
有させる場合、結晶性シリカ、溶融シリカ、表面が溶融
した結晶性シリカなどを用いることができる。なお、成
形時にシリカが衝突することにより半導体チップが損傷
するのを防止するために、150 ttm以上の粒径の
ものをカットしたシリカ、又は球状シリカを用いること
が好ましい。また、メモリ素子などの半導体チップを封
止する場合には、シリカから発生するα線によるソフト
エラーを防止するため、低U1低Thのシリカを用いる
ことが好ましい。また、熱伝導性を向上するためにシリ
カの一部をアルミナや窒化ケイ素で置き換えたり、遮光
性を向上するためにシリカの一部を酸化チタン粉末で置
き換えてもよい。さらに、エポキシ樹脂に難燃性を付与
する場合、難燃助剤として例えば二酸化アンチモン粉末
が用いられるが、この場合、半導体チップの直上だけで
なく、多層のプリプレグの全部に三酸化アンチモン粉末
を加えてもよい。
本発明においては、樹脂の硬化又は熱収縮に伴って、半
導体チップにかかる応力によって半導体チップ表面が損
傷されないように、エポキシ樹脂に有機又はシリコーン
系のゲル又はゾルを含有させてもよい。このようにすれ
ば、半導体装置の信頼性を向」ニすることができる。使
用される有機又はシリコーン系のゲル又はゾルはいかな
るものでもよい。例えば、イソプレン系ゴム、ブタジェ
ン系ゴム、アクリル系ゴム、スチレン系1ゴム、オレフ
ィン系エラストマー ポリエステル系エラストマー ポ
リウレタン系エラストマー フッ素系エラストマー シ
リコーン系エラストマー イソプレンをはじめとする各
種液状ゴム、ABS−MBSなどの複合ゴム、硬化して
ゲル又はゴムとなる液状シリコーンゴム、硬化したシリ
コーンゴムなど多種多用のゲル又はゴムが挙げられる。
本発明において、熱硬化性樹脂を含浸させたガラス織布
のプリプレグには、以上の原料素材のほかに各種の顔料
、染料、離型剤、脱泡剤、チキソ性付与剤、カップリン
グ剤などを添加してもよい。
本発明において用いられるガラス織布ブリブレグは、例
えば以下のような方法で作製すること力(できる。すな
わち、エポキシ樹脂、硬化剤、触媒、シリカ粉末、その
他の材料をアセトンなどの溶剤に溶解して適当な濃度の
溶液を調製する。この溶液をガラス織布に塗布するか、
溶液中1こガラス織布を通して、溶液を含浸させる。こ
れを放置、加熱、又は減圧下において、溶媒を揮散させ
ることにより、ガラス織布プリプレグを作製することが
できる。なお、このガラス織布プリプレグは加熱により
B−ステージ化しておくことが好ましい。
B−ステージ化とは、熱硬化性樹脂の硬化がある程度進
んだ状態をいい、B−ステージ化しておくと硬化時間が
短く、かつ圧縮などの成形時にプリプレグに圧力が加わ
るため、ガラス織布の積層状態が良好になる。
なお、ガラス織布プリプレグは、前記の溶剤を用いる方
法以外にも、例えば含浸させる全成分を加熱溶融させ、
加熱ロールを用いてガラス織布に塗布含浸させる方法、
含浸させる全成分を加熱溶融させ、ガラス織布に吹付け
るなどの方法でも作製することができる。
本発明において、封止される半導体チ・ツブは、発光素
子、受光素子などの光半導体素子以外であれば特に限定
されないが、本発明の構造は半導体パッケージが薄く、
チップ面積が大きく、表面実装される半導体装置に最も
適している。このような半導体装置としては、例えばチ
ップ面積が50mm2以上の特定用途向けIC(ASI
C)のPLCCタイプやFPタイプのものが挙げられる
本発明において、封止される半導体素子を搭載するダイ
パッドやリード線としては、通常、Fe系の4270イ
や銅系の金属板が用いられる。なお、TAB (テープ
オートメーテツドボンディング)などのダイパッドがな
いパッケージの場合でも、表面実装されるときには本発
明の構造を適用することが好ましい。
本発明の樹脂封止型半導体は、ガラス織布プリプレグを
半導体チップの上部及びダイパッドの下部に貼り付けた
後、圧縮成形する方法、半導体チップを搭載したダイパ
ッド及びガラス織布プリプレグを圧縮金型内に設置し、
上下から一体に圧縮成形する方法などにより製造するこ
とができる。
なお、ガラス織布プリプレグが多層化された樹脂封止型
半導体を製造する際にこれらの方法を適用する場合、成
形後の樹脂封止部の強度低下の原因となるボイドの発生
の防止と作業の簡便化を図るために、事前に半導体チッ
プの上下に用いられる多層のガラス織布プリプレグをそ
れぞれ積層して2枚の積層体を作製しておくことが好ま
しい。また、ガラス織布プリプレグを多層化する場合、
各プリプレグに含浸する成分を変化させてもよい。
例えば、最外層のプリプレグには離型性をよくするため
に、ワックスを添加することが考えられる。
第3図を参照して圧縮成形により本発明の樹脂封止型半
導体を製造する方法を説明する。第3図に示すように、
ダイパッド1に半導体チップ3を搭載し、これを下向き
にしてダイパッド1側に多層のプリプレグ8の積層体を
載せた状態で、下金型11と上金型10とでタイバー2
を保持する。そして、半導体チップ3側の多層のプリプ
レグ8の積層体を載せた下プランジャ13と上プランジ
ャ12とでこれらを圧縮成形して樹脂封止型半導体装置
を製造する。なお、圧縮成形を実施する際には、ボイド
の発生を防止するために、キャビティ14内を減圧にす
ることが好ましい。また、成形後には封止樹脂の各種特
性を向上させるために、アフターキュアを行うことが好
ましい。
(作用) 本発明の樹脂封止型半導体装置は、バ・ソケージ内にガ
ラス織布が充填されているので、表面実装時に高温に曝
されても、封止樹脂の内部、特にダイパッドと封止樹脂
との界面近傍に存在する水分の気化による高圧に耐える
ことができ、樹脂クラックの発生を防止することができ
る。また、ガラス織布の平面内(ガラス繊維の配向方向
)ではパッケージの線熱膨張率が低下するので、半導体
チップにかかる応力を低減することができる。その結果
、本発明に係る構造を有する樹脂封止型半導体装置は、
長期にわたって良好な信頼性を保持することができる。
(実施例) 以下、本発明の詳細な説明する。
実施例1〜8 まず、以下のようにして、第2表に示すエポキシ含浸ワ
ニスを調製し、各エポキシ含浸ワニスを用いたガラス織
布プリプレグを作製した。なお、以下の説明で、部とあ
るのは重量部を表わす。また、フェスの塗布量を調整す
るために溶剤の使用量を増減させた。ガラス織布は全て
エポキシシラン系のカップリング剤で表面処理を行って
いる。
ガラス織布を多層に積層する場合には、ガラス織布の方
向を交互に90度変えて積層した。
エポキシA フェノールノボラックタイプのエポキシ樹脂(エピコー
ト154、シェル化学社製)100部、硬化剤として3
,3゛−ジアミノジフェニルスルホン30部、及び触媒
としてBF、−モノエチルアミン錯塩1部を、アセトン
100部に溶解し、エポキシ含浸ワニスAを調製した。
次に、所定のガラス織布(第2表に表示、各品名は第1
表の表示に対応する、以下同じ)をエポキシ含浸ワニス
Aに浸漬した後、風乾し、乾燥機中で80℃×6分+1
40℃×7分の加熱乾燥を行い、B−ステージ化したガ
ラス繊維プリプレグを作製した。
エポキシB ビスフェノールAタイプのエポキシ樹脂(エピコート8
28、シェル化学社製)100部、硬化剤として3,3
゛−ジアミノジフェニルスルホン20部、及び触媒とし
てBF、−モノエチルアミン錯塩1部を、アセトン10
0部に溶解し、エポキシ含浸ワニスBを調製した。
次に、所定のガラス織布をエポキシ含浸ワニスBに浸漬
した後、風乾し、乾燥機中で80℃×6分+140℃×
8分の加熱乾燥を行い、B−ステージ化したガラス繊維
プリプレグを作製した。
エポキシC フェノールノボラックタイプのエポキシ樹脂(エピコー
ト154、シェル化学社製)100部、硬化剤とし2て
ジシアンジアミド4部、及び触媒としてベンジルジメチ
ルアミン0.5部を、アセトン70部−メチルセロソル
ブ30部の混合溶媒に溶解し、エポキシ含浸ワニスCを
調製した。
次に、所定のガラス織布をエポキシ含浸ワニスCに浸漬
した後、風乾し、乾燥機中で80℃×6分+140℃×
9分の加熱乾燥を行い、B−ステージ化したガラス繊維
プリプレグを作製した。
エポキシα フェノールノボラックタイプのエポキシ樹脂(エピコー
ト154、シェル化学社製)100部、硬化剤として3
,3°−ジアミノジフェニルスルホン30部、触媒とし
てBF、−モノエチルアミン錯塩1部、及び溶融シリカ
(SGA、東芝セラミックス社製)60部を、アセトン
150部に溶解し、エポキシ含浸ワニスαを調製した。
次に、所定のガラス織布をエポキシ含浸ワニスαに浸漬
した後、風乾し、乾燥機中で80℃×6分+140℃×
7分の加熱乾燥を行い、B−ステージ化したガラス繊維
プリプレグを作製した。
エポキシβ ビスフェノールAタイプのエポキシ樹脂(エピコート8
28、シェル化学社製)100部、硬化剤として3.3
゛−ジアミノジフェニルスルホン20部、触媒としてB
FS−モノエチルアミン錯塩1部、及び低ウラン(o、
 tppb)微細球状シリカ(トl、新日鉄化学社製)
80部を、アセトン150部に溶解し、エポキシ含浸ワ
ニスβを調製した。
次に、所定のガラス織布をエポキシ含浸ワニスβに浸漬
した後、風乾し、乾燥機中で80℃×6分+140℃×
8分の加熱乾燥を行い、B−ステージ化したガラス繊維
プリプレグを作製した。
エポキシγ フェノールノボラックタイプのエポキシ樹脂(エピコー
ト154、シェル化学社製)100部、硬化剤としてジ
シアンジアミド4部、触媒としてベンジルジメチルアミ
ン0.5部、及び粒径1501以上のものをカットした
溶融シリカ粉(GR−80,東芝セラミックス社製)4
0部を、アセトン90部−メチルセロソルブ50部の混
合溶媒に溶解し、エポキシ含浸ワニスγを調製した。
次に、所定のガラス織布をエポキシ含浸ワニスCに浸漬
した後、風乾【7、乾燥機中で80℃×6分+140℃
×9分の加熱乾燥を行い、B−ステージ化したガラス繊
維プリプレグを作製した。
エポキシX フェノールノボラックタイプのエポキシ樹脂(エピコー
ト154、シェル化学社製)100部、硬化剤として3
,3゛−ジアミノジフェニルスルホン30部、触媒と1
2でBF、−モノエチルアミン錯塩1部、溶融シリカ(
SGA、東芝セラミックス社製)60部、及びゴム成分
としてMBS粉末(68に4、日本合成ゴム社製)30
部を、アセトン160部に溶解し、エポキシ含浸ワニス
Xを調製した。
次に、所定のガラス織布をエポキシ含浸ワニスXに浸漬
した後、風乾17、乾燥機中で80”CX 6分+14
0℃×7分の加熱乾燥を行い、B−ステージ化したガラ
ス繊維プリブlノグを作製した。
エポキシy フェノールノボラックタイプのエポキシ樹脂(エピコー
ト154、シェル化学社製)100部、硬化剤として3
,3−ジアミノジフェニルスルホン30部、触媒として
BF、−モノエチルアミン錯塩1部、溶融シリカ(SG
A、東芝セラミックス社製)60部、及びゴム成分とし
て液状シリコーンゴム(TSE−3051、東芝シリコ
ーン社製)40部を、アセトン170部に溶解し、エポ
キシ含浸ワニスyを調製した。
次に、所定のガラス織布をエポキシ含浸ワニスyに浸漬
した後、風乾し、乾燥機中で80℃×6分+140℃×
7分の加熱乾燥を行い、B−ステージ化したガラス繊維
プリプレグを作製した。
以上のようにして作製されたガラス繊維プリプレグを用
い、減圧金型を用いた圧縮成形により、第1図に示すタ
イプ(実施例6)又は第2図に示すタイプ(実施例1〜
5.7.8)の樹脂対IF、型半導体装置を作製した。
なお、封止された半導体チップは10mm X lom
nの寸法を有し、その表面には歩留り向上のために膜厚
5即のポリイミド薄膜が形成されている。また、リード
線及びダイパッドの材質は銅合金である。成形条件は第
2表に示す通りである。成形されたパッケージの厚さは
4mmである。成形されたパッケージには、200℃で
2時間のアフターキュアを行った。
比較例1〜3 比較例1として、汎用エポキシ封止材yN(ガラス転移
温度160℃、215℃における高温曲げ強さ1.2 
kg/ +*m 2)、 比較例2として、耐熱エポキシ封止樹脂(ガラス転移温
度195℃、215℃における高温曲げ強さ5.5 k
g/ mm2)、 比較例3として、ポリイミド封止樹脂(ガラス転移温度
220℃、215℃における高温曲げ強さ7゜0 kg
/關2) の3種のエポキシ封止樹脂及びポリイミド封止樹脂を入
手し、低圧トランスファ成形により、実施例と同一の半
導体チップ及びリード線を樹脂封止して、同一パッケー
ジ形状の樹脂封止型半導体装置を作製した。成形条件は
、成形温度175℃、成形時間4分、注入圧力80)c
g / am ”であった。また、成形されたパッケー
ジには、180℃で8時間のアフターキュアを行った。
以上のようにして作製された実施例]−〜8及び比較例
1〜3の樹脂封止型半導体装置について、以下のように
して耐半田クラック性、半田浸漬後の耐湿性、及び耐熱
衝撃性を評価した。
■耐半田クラック性 各樹脂封止型半導体装置12個ずつを85℃、8596
Rhの加速湿度雰囲気中に1週間放置してほぼ水分飽和
状態とし、その後215℃で2分間半田付けのためのv
ps cフロロカーボン蒸気による加熱)処理を行った
。vPS処理がなされたパッケージの外部クラックを顕
微鏡により調べた。
■半Ill処理(VPS)後の耐湿性試験(PCT)前
述した顕微鏡観察後のサンプル12個ずつを、2.5気
圧の水蒸気圧力釜に入れ、所定試験時間(第3表に表示
)放置した後、半導体素子の不良発生を調べた。
■耐熱衝撃性試験(T CT) 各樹脂封止型半導体装置12個ずつを、−65℃で30
分−室温で5分−150℃で30分−室温で5分を1サ
イクルとする冷熱サイクルにさらして、所定試験サイク
ル(第3表に表示)ごとに半導体素子の不良発生を調べ
た。
これらの結果を第3表に示す。
第3表から明らかなように、実施例1〜8の樹脂封止型
半導体装置はいずれも、従来の樹脂封止型半導体装置(
比較例1〜3)と比較して、耐半田クラック性、半田処
理(VPS)後の耐湿性に優れていることがわかる。
[発明の効果] 本発明の樹脂封止型半導体装置は前記のような構成であ
るので、表面実装時の高温下(215℃)においても樹
脂パッケージ内部、特にダイパッドと封止樹脂との界面
又はその近傍に吸湿された水分の爆発的な膨張圧力に抗
して樹脂クラックを防止することができる。また、高温
での表面実装後の耐湿性及び耐熱衝撃性も良好である。
したがって、本発明の樹脂封止型半導体装置は、今後の
半導体デバイスの高集積化に伴う半導体チップの面積の
拡大にも充分対応できる。
【図面の簡単な説明】
第1図(a)は本発明の実施例における樹脂封止型半導
体装置の成形前の状態を示す断面図、同図(b)は同樹
脂封止型半導体装置の成形後の状態を示す断面図、第2
図(a)は本発明の他の実施例における樹脂封止型半導
体装置の成形前の状態を示す断面図、同図(b)は同樹
脂封止型半導体装置の成形後の状態を示す断面図、第3
図は本発明の樹脂封止型半導体装置の製造方法の一例を
示す説明図、第4図(a)は従来の樹脂封止型半導体装
置の平面図、同図(b)は同図(a)の断面図、第5図
は従来の樹脂封止型半導体装置を半田浸漬した際に発生
する樹脂クラックを示す断面図である。 1・・・ダイパッド、2・・・タイバー 3・・・半導
体チップ、4・・・リード線、5・・・ボンディングワ
イヤ、6・・・封止樹脂、7・・・樹脂クラック、8.
9・・・プリプレグ。 出願人代理人 弁理士 鈴江武彦 (A於釣) (さ心4阪) 10・・・上4! 11−・・Fむ 12・・・J:1ランリ警 13・・・−「ブワソリー 14・・・fヤC°うイ 第3図 8・・・か°ラスプソ7レグ (双if伺セ) 第4

Claims (3)

    【特許請求の範囲】
  1. (1)半導体チップの上部及び下部にそれぞれ熱硬化性
    樹脂を含浸させたガラス織布のプリプレグを少なくとも
    1層ずつ設けて一体成形したことを特徴とする樹脂封止
    型半導体装置。
  2. (2)半導体チップの直上のプリプレグが、熱硬化性樹
    脂中に粉体状のシリカを含有することを特徴とする請求
    項(1)記載の樹脂封止型半導体装置。
  3. (3)熱硬化性樹脂がエポキシ樹脂であることを特徴と
    する請求項(1)又は(2)記載の樹脂封止型半導体装
    置。
JP1076534A 1989-03-30 1989-03-30 樹脂封止型半導体装置およびその製造方法 Expired - Lifetime JP2708221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1076534A JP2708221B2 (ja) 1989-03-30 1989-03-30 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1076534A JP2708221B2 (ja) 1989-03-30 1989-03-30 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH02257662A true JPH02257662A (ja) 1990-10-18
JP2708221B2 JP2708221B2 (ja) 1998-02-04

Family

ID=13607941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1076534A Expired - Lifetime JP2708221B2 (ja) 1989-03-30 1989-03-30 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2708221B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273632A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 配線基板用織布およびプリプレグ
JP2012248897A (ja) * 2012-09-18 2012-12-13 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273632A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 配線基板用織布およびプリプレグ
JP2012248897A (ja) * 2012-09-18 2012-12-13 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板

Also Published As

Publication number Publication date
JP2708221B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
US11462461B2 (en) System in package for lower z height and reworkable component assembly
JP2000036552A (ja) 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
CN111465638B (zh) 预浸料、基底、覆金属层压体、半导体封装体和印刷电路板
KR101409048B1 (ko) 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
EP0969502B1 (en) Resin encapsulated electronic parts and method of manufacturing the same
US6975512B1 (en) Thermally enhanced heat sink BGA package
JP4381630B2 (ja) 自動車制御用樹脂封止型モジュール装置
WO2005104230A1 (ja) 配線基板及び半導体装置並びに配線基板の製造方法
JPH088354A (ja) 半導体装置およびその製法
JPH02257662A (ja) 樹脂封止型半導体装置およびその製造方法
US5567984A (en) Process for fabricating an electronic circuit package
NO326807B1 (no) Fuktighetsbarriere for lederramme for elektronikkinnkapslinger av stopt plast
JPH08162573A (ja) 半導体装置
CA2595518C (en) Semiconductor device
JP2001011286A (ja) 液状エポキシ樹脂組成物及び半導体装置
JP3364328B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0689112B2 (ja) 半導体封止用エポキシ樹脂組成物
EP3512315B1 (en) Printed wiring board and printed circuit board
KR0124494B1 (ko) 플라스틱 패키지 반도체 디바이스와 그 제조방법 및 제조장치
JP2023007647A (ja) 半導体パッケージの目標特性の推定方法、封止用樹脂組成物の製造方法及び半導体パッケージの製造方法
JP4385555B2 (ja) インターポーザ、半導体パッケージおよびその製造方法
JPH05283453A (ja) 樹脂封止型半導体装置
US8541263B1 (en) Thermoset molding for on-package decoupling in flip chips

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12