JPH02259883A - 集積回路の配線設計方法 - Google Patents
集積回路の配線設計方法Info
- Publication number
- JPH02259883A JPH02259883A JP1078208A JP7820889A JPH02259883A JP H02259883 A JPH02259883 A JP H02259883A JP 1078208 A JP1078208 A JP 1078208A JP 7820889 A JP7820889 A JP 7820889A JP H02259883 A JPH02259883 A JP H02259883A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- unwired
- integrated circuit
- priority
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特にチャネルを用いた集積回
路の配線設計方法に関する。
路の配線設計方法に関する。
従来，チャネルを用いた配線方法として、例えば、第１
３回デザイン・オートメーシ１ン・・・コンファレンス
（１９７６年）４２５頁から４４３頁（Ｐｒｏｃ． ｏ
ｆ １３ｔｈ ＤＡ Ｃｏｎｆ． （１９７６） ｐｐ
．４２５−ｐｐ．４４３）に述べられているように、 （１）チャネルの上下辺に端子がある場合は、上下交互
に配線領域中央に向かって１トラツク毎に幹線を割り付
ける、 （２）チャネルの上下辺の一方のみに端子がある場合は
、端子のある辺から順に端子のない辺に向かって、１ト
ラツク毎に幹線を割り付ける、という方法が知られてい
る。
３回デザイン・オートメーシ１ン・・・コンファレンス
（１９７６年）４２５頁から４４３頁（Ｐｒｏｃ． ｏ
ｆ １３ｔｈ ＤＡ Ｃｏｎｆ． （１９７６） ｐｐ
．４２５−ｐｐ．４４３）に述べられているように、 （１）チャネルの上下辺に端子がある場合は、上下交互
に配線領域中央に向かって１トラツク毎に幹線を割り付
ける、 （２）チャネルの上下辺の一方のみに端子がある場合は
、端子のある辺から順に端子のない辺に向かって、１ト
ラツク毎に幹線を割り付ける、という方法が知られてい
る。
上記従来技術は、幹線割り付けの優先順位は何ら考慮し
ていなかった。そのため、チップ内の非常に離れた端子
間を結ぶ配線やクロック信号系配線が未配線となる場合
がある。これらが未配線となると、■集積回路が大規模
になってくると未配線を人手で追加する際に未配線部分
が机上で作業できる範囲の図面に収まらず、未配線を人
手で追加するのに必要な工数が多くなる。■クロック信
号系配線を未配線の追加時に迂回配線させると。
ていなかった。そのため、チップ内の非常に離れた端子
間を結ぶ配線やクロック信号系配線が未配線となる場合
がある。これらが未配線となると、■集積回路が大規模
になってくると未配線を人手で追加する際に未配線部分
が机上で作業できる範囲の図面に収まらず、未配線を人
手で追加するのに必要な工数が多くなる。■クロック信
号系配線を未配線の追加時に迂回配線させると。
信号の伝播遅延時間が大きくなり論理回路が所望の動作
をしない、という欠点があった。
をしない、という欠点があった。
本発明の目的は未配線の人手による追加作業の工数を低
減し、動作不良の要因となる伝播遅延時間の壇大を防止
することにある。
減し、動作不良の要因となる伝播遅延時間の壇大を防止
することにある。
（８題を解決するための手段〕゛
本発明では、上記の課題を解決するために、各配線の伝
播遅延時間の許容範囲などをパラメータとする評価関数
によって得られる評価値に応じて配線選択の優先度を与
え、評価値の大きいものから優先して配線を行ない、未
配線が発生する場合には評価値の小さいものを未配線に
する、という制御を行なう配線方法を提供することにあ
る。
播遅延時間の許容範囲などをパラメータとする評価関数
によって得られる評価値に応じて配線選択の優先度を与
え、評価値の大きいものから優先して配線を行ない、未
配線が発生する場合には評価値の小さいものを未配線に
する、という制御を行なう配線方法を提供することにあ
る。
同電位で結ぶべき端子の集合（以下ネットと呼ぶ）の配
線に対する伝播遅延時間の許容範囲によって決まる優先
度（以下ネットクラスと呼ぶ）、配線の一部となる幹線
の長さ、ネットに属する端子（以下ネットピンと呼ぶ）
の数を考慮した評価値を幹線に与え、評価値の大きいも
のからチャネルに割り付ける。それによって、評価値の
小さいものを未配線にする制御ができる。
線に対する伝播遅延時間の許容範囲によって決まる優先
度（以下ネットクラスと呼ぶ）、配線の一部となる幹線
の長さ、ネットに属する端子（以下ネットピンと呼ぶ）
の数を考慮した評価値を幹線に与え、評価値の大きいも
のからチャネルに割り付ける。それによって、評価値の
小さいものを未配線にする制御ができる。
また、この制御によっての長い配線を未配線にせず短い
配線を未配線にすれば、未配線を人手で追加する際の工
数を大幅に削減できる。■伝播遅延時間を短くしなけれ
ばならないネットを優先的に配線させると、配線の迂回
による信号の遅れがなくなり、論理回路が確実に動作す
る。
配線を未配線にすれば、未配線を人手で追加する際の工
数を大幅に削減できる。■伝播遅延時間を短くしなけれ
ばならないネットを優先的に配線させると、配線の迂回
による信号の遅れがなくなり、論理回路が確実に動作す
る。
第１図から第６図を用いて、チャネル内のトラック数が
固定で、幹線支纏方式のチャヤル割り当て法を用いる場
合の実施例を詳細に説明する。
固定で、幹線支纏方式のチャヤル割り当て法を用いる場
合の実施例を詳細に説明する。
まず、第１図を用いて本発明の処理の流れを説明する。
初めにセルの配置データ入力８０１を行ない、セルの配
置データから求められるネットの広がりの面積や、論理
設計時に与えられるネットクラスから配線の優先度を計
算６ｏ２した後、各配線を通すチャネルの割り付け６０
３を行なう。
置データから求められるネットの広がりの面積や、論理
設計時に与えられるネットクラスから配線の優先度を計
算６ｏ２した後、各配線を通すチャネルの割り付け６０
３を行なう。
第４図において、セル列３３間の配線３１と配線３２を
実現しなければならないとき、配線３１と配、１６３２
とが短絡しないように、幹線３１は幹線３２よりも下側
のトラック３４に割り付けなくてはならない、これを制
約関係と呼ぶ、この関係を第５図に示すような、幹線の
番号をグラフの頂点として下側の幹線から上側の幹線に
向がって矢印を引いた有向グラフで表す、これを制約グ
ラフと呼び、このグラフの矢印をたどって得られる径路
を制約パスと呼ぶ、制約バスの段数が予め与えられたト
ラック本数を超える（制約パス長オーバ）と未配線が発
生する１次に、第１図では制約グラフの作成６０４を行
ない、複数の幹線が同一トラック上で互いに共通部分を
持つような幹線の交差（サイクル列）があると配線でき
ないので、これを除去６０５し、制約パス長オーバによ
る未配線が発生するかどうかを判定６０６する。未配線
が発生する場合、各幹線に評価値を与えて６０７、評価
値の順にソートし６０８．評価値の低いものから取り出
して未配線にした後６０９、制約グラフ作成６０４に戻
る。ここで、各幹線の評価値を与える評価関数として、
例えば、以下の式（１）が考えられる。
実現しなければならないとき、配線３１と配、１６３２
とが短絡しないように、幹線３１は幹線３２よりも下側
のトラック３４に割り付けなくてはならない、これを制
約関係と呼ぶ、この関係を第５図に示すような、幹線の
番号をグラフの頂点として下側の幹線から上側の幹線に
向がって矢印を引いた有向グラフで表す、これを制約グ
ラフと呼び、このグラフの矢印をたどって得られる径路
を制約パスと呼ぶ、制約バスの段数が予め与えられたト
ラック本数を超える（制約パス長オーバ）と未配線が発
生する１次に、第１図では制約グラフの作成６０４を行
ない、複数の幹線が同一トラック上で互いに共通部分を
持つような幹線の交差（サイクル列）があると配線でき
ないので、これを除去６０５し、制約パス長オーバによ
る未配線が発生するかどうかを判定６０６する。未配線
が発生する場合、各幹線に評価値を与えて６０７、評価
値の順にソートし６０８．評価値の低いものから取り出
して未配線にした後６０９、制約グラフ作成６０４に戻
る。ここで、各幹線の評価値を与える評価関数として、
例えば、以下の式（１）が考えられる。
評価値＝８×ネットクラス＋ｂ×幹纏の長さ ・・・（
１）ここに、ａおよびｂはネットクラスおよび幹線の長
さのそれぞれが評価値に与える影響を示す重み（定数）
である。未配線が発生しない場合は、異なるトラック上
にある各幹線が占めるＸ座標の範囲が互いに重なり合う
もの同志をそれぞれグル−プ化し６１０、幹線の重なり
が最大となる本数が、チャネルに与えられたトラック本
数を超えていること（幹線密度オーバ）による未配線が
あるかどうかを判定６１１する。ここで、未配線が発生
する場合は、各幹線に評価値を与える処理６０７に分岐
する。未配線が発生しない場合は、幹線をトラックに割
り付け６１２、配線データを出力６１３する。
１）ここに、ａおよびｂはネットクラスおよび幹線の長
さのそれぞれが評価値に与える影響を示す重み（定数）
である。未配線が発生しない場合は、異なるトラック上
にある各幹線が占めるＸ座標の範囲が互いに重なり合う
もの同志をそれぞれグル−プ化し６１０、幹線の重なり
が最大となる本数が、チャネルに与えられたトラック本
数を超えていること（幹線密度オーバ）による未配線が
あるかどうかを判定６１１する。ここで、未配線が発生
する場合は、各幹線に評価値を与える処理６０７に分岐
する。未配線が発生しない場合は、幹線をトラックに割
り付け６１２、配線データを出力６１３する。
第２図に制約パス長オーバの配線問題を示す。
ここで、第２図の幹線１３の優先度は幹線１２よりも高
いと仮定する。このときの制約グラフを第６図に示す、
第２図の（ａ）で幹Ｉ！１３は与えられたネットクラス
から、確実に配線しなければならない、また幹線１２は
幹線１３より優先度の低いネットクラスをもつとすると
き、セル列１６間の幹、ｌ１１１１〜１５をトラック１
７上に従来の方式により上下交互に割り付け、さらに、
トラック１７に垂直方向の決められた位置に支線１８を
割付けていくと、他の幹線と重なりを生じないように幹
＃１１３を配線することが不可能となり、優先度が高い
幹線１３が未配線となる。この場合幹線１３を配線して
他を未配線とするように制御することは従来不可能であ
つたが、本方式では第２図（ｂ）のように幹線１３の評
価値を上げて、幹線１２の評価値を下げることにより幹
線１３を優先して配線し、意図的にどの幹線を未配線と
するかの制御をすることができる。
いと仮定する。このときの制約グラフを第６図に示す、
第２図の（ａ）で幹Ｉ！１３は与えられたネットクラス
から、確実に配線しなければならない、また幹線１２は
幹線１３より優先度の低いネットクラスをもつとすると
き、セル列１６間の幹、ｌ１１１１〜１５をトラック１
７上に従来の方式により上下交互に割り付け、さらに、
トラック１７に垂直方向の決められた位置に支線１８を
割付けていくと、他の幹線と重なりを生じないように幹
＃１１３を配線することが不可能となり、優先度が高い
幹線１３が未配線となる。この場合幹線１３を配線して
他を未配線とするように制御することは従来不可能であ
つたが、本方式では第２図（ｂ）のように幹線１３の評
価値を上げて、幹線１２の評価値を下げることにより幹
線１３を優先して配線し、意図的にどの幹線を未配線と
するかの制御をすることができる。
第３図に幹線密度オーバの場合を示す、この場合、幹線
２３は優先度の高いネットクラスを持ち、優先的に配線
しなければならず、幹線２２はそれより低いネットクラ
スを持つとするとき、第３図の（ａ）に示すように、従
来の方式によりセル列２６間の幹＠２１〜２５をその長
さの順にトラック２７に割り付け、さらに、トラック２
７に垂直方向の決められた位置に支持２８を割付けてい
くと幹線２３が未配線となる。この場合も、幹線２３を
配線して他を未配線とするように制御することは従来不
可能であったが、第３図の（ｂ＞に示すように１本方式
では幹線２３の評価値を上げて、幹線２２の評価値を下
げることにより、意図的に未配線を制御することができ
る。
２３は優先度の高いネットクラスを持ち、優先的に配線
しなければならず、幹線２２はそれより低いネットクラ
スを持つとするとき、第３図の（ａ）に示すように、従
来の方式によりセル列２６間の幹＠２１〜２５をその長
さの順にトラック２７に割り付け、さらに、トラック２
７に垂直方向の決められた位置に支持２８を割付けてい
くと幹線２３が未配線となる。この場合も、幹線２３を
配線して他を未配線とするように制御することは従来不
可能であったが、第３図の（ｂ＞に示すように１本方式
では幹線２３の評価値を上げて、幹線２２の評価値を下
げることにより、意図的に未配線を制御することができ
る。
以上の説明から明らかなように、本発明によればチャネ
ル内のトラック数が固定の場合の、幹線支線方式を用い
たチャネル割り当て方法による配線方法において、どの
配線を未配線とするかを制御できるので、 ■未配線を人手で追加する時に、従来、集積度の高いチ
ップ内の対角線に渡るような長い未配線を追加するため
に、配置配線結果図を出力すると、数ｍ〜１０数ｍ四方
にもなりＡＯ用紙に換算して数１００枚も必要になる。
ル内のトラック数が固定の場合の、幹線支線方式を用い
たチャネル割り当て方法による配線方法において、どの
配線を未配線とするかを制御できるので、 ■未配線を人手で追加する時に、従来、集積度の高いチ
ップ内の対角線に渡るような長い未配線を追加するため
に、配置配線結果図を出力すると、数ｍ〜１０数ｍ四方
にもなりＡＯ用紙に換算して数１００枚も必要になる。
このような長い未配線を人手追加するのに１本当たり１
０時間あまりかかる。また、このような未配線の追加作
業を行なうためには広い作業場所が必要であった１本発
明では配線の長さをあらかじめ配線の優先度を決める評
価値に反映できるため、長い配線の一部となっている幹
線を優先的に配線させ短い配線を未配線とすることがで
きる。
０時間あまりかかる。また、このような未配線の追加作
業を行なうためには広い作業場所が必要であった１本発
明では配線の長さをあらかじめ配線の優先度を決める評
価値に反映できるため、長い配線の一部となっている幹
線を優先的に配線させ短い配線を未配線とすることがで
きる。
その結果、未配線を含む配置配線結果図を机上で作業で
きる範囲に収めることができ、未配線人手追加工数を１
０分の１以下に低減できる。
きる範囲に収めることができ、未配線人手追加工数を１
０分の１以下に低減できる。
■クロック信号系等の伝播遅延時間を短くしなければな
らない配線が未配線となると、未配線追加では一般的に
迂回が発生するので、迂回による信号の遅れに起因する
論理回路の動作不良が発生する場合があった０本発明に
より、クロック信号系等の配線に高い評価値を与えて配
線の優先度を高めることにより、信号の迂回を未然に防
ぎ、論理回路の動作不良がなくなる８
らない配線が未配線となると、未配線追加では一般的に
迂回が発生するので、迂回による信号の遅れに起因する
論理回路の動作不良が発生する場合があった０本発明に
より、クロック信号系等の配線に高い評価値を与えて配
線の優先度を高めることにより、信号の迂回を未然に防
ぎ、論理回路の動作不良がなくなる８
第１図は、本発明の配線方法を示すフローチャートであ
る。第２図は、本発明の実施例をボす図で制約パス長オ
ーバの場合を表している。第３図は２本発明の実施例を
示す図で幹線密度オーバの場合を表している。第４図は
、配線の制約関係を示した図である。第５図は、第４図
の制約関係を表した制約グラフ、第６図は、第２図の制
約関係を表した制約グラフである。 １１〜１５．２１〜２５・・・幹線、１６．２６・・・
セル列、 １７゜ ２７・・・トラック。 図 Ｑυ 葛 図 舅 図 （＾う （、ｂ）
る。第２図は、本発明の実施例をボす図で制約パス長オ
ーバの場合を表している。第３図は２本発明の実施例を
示す図で幹線密度オーバの場合を表している。第４図は
、配線の制約関係を示した図である。第５図は、第４図
の制約関係を表した制約グラフ、第６図は、第２図の制
約関係を表した制約グラフである。 １１〜１５．２１〜２５・・・幹線、１６．２６・・・
セル列、 １７゜ ２７・・・トラック。 図 Ｑυ 葛 図 舅 図 （＾う （、ｂ）
Claims (1)
- 【特許請求の範囲】 １、複数の論理ゲートより構成される１つのセルの端子
間の配線径路を、横または縦方向の列状に並んだセル列
の間のチャネルの中に予め設定された配線格子（長手方
向の配線格子を特にトラックと呼ぶ）を用いて電子計算
機処理によって決定し、所望の論理機能を有する集積回
路を実現する配線設計方法であつて、チャネル内のトラ
ックの本数に制限がある場合、トラック上に幹線、トラ
ックに垂直な方向の配線格子に支線を割り当てることに
よって配線を実現する幹線支線方式において、配線の優
先度を決定して配線し、上記トラック数の制限内で配線
できない場合、優先度を示す評価関数により未配線とす
る幹線の候補を決定することを特徴とする集積回路の配
線設計方法。 ２、各配線の伝播遅延時間が許容範囲内となるように配
線の優先度を割り当てることを特徴とする前記特許請求
の範囲第１項記載の集積回路の配線設計方法。 ３、配線の優先度を変更して、未配線の追加を容易にす
ることを特徴とする前記特許請求の範囲第１項記載の集
積回路の配線設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078208A JPH02259883A (ja) | 1989-03-31 | 1989-03-31 | 集積回路の配線設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078208A JPH02259883A (ja) | 1989-03-31 | 1989-03-31 | 集積回路の配線設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02259883A true JPH02259883A (ja) | 1990-10-22 |
Family
ID=13655621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1078208A Pending JPH02259883A (ja) | 1989-03-31 | 1989-03-31 | 集積回路の配線設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02259883A (ja) |
-
1989
- 1989-03-31 JP JP1078208A patent/JPH02259883A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5375069A (en) | Wiring routes in a plurality of wiring layers | |
| US5930499A (en) | Method for mixed placement of structured and non-structured circuit elements | |
| EP0248513B1 (en) | Method for routing | |
| US5612891A (en) | Hardware logic emulation system with memory capability | |
| EP1462964A2 (en) | Method for stimulating functional logic circuit with logical stimulus | |
| US5841664A (en) | Method for optimizing track assignment in a grid-based channel router | |
| JPH03180976A (ja) | 入出力端子割付方法 | |
| US5065355A (en) | Automatic routing method for LSI | |
| JPS62219944A (ja) | 半導体集積回路装置の配線方法 | |
| US20030023938A1 (en) | LSI layout method and apparatus for cell arrangement in which timing is prioritized | |
| US6564367B1 (en) | Logic dividing method, logic dividing system and recording medium for storing logic dividing program | |
| JPH02259883A (ja) | 集積回路の配線設計方法 | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| US6760896B2 (en) | Process layout of buffer modules in integrated circuits | |
| JP3512757B2 (ja) | レイアウト設計における最適化方法 | |
| JP3130810B2 (ja) | 自動配置配線方法 | |
| JP2675022B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP3165217B2 (ja) | 半導体論理集積回路におけるレイアウト設計方法および装置 | |
| JP3068492B2 (ja) | 自動配置配線方法 | |
| Tien et al. | GALA-an automatic layout system for high density CMOS gate arrays | |
| JPH06232263A (ja) | 半導体集積回路における信号伝播遅延時間の最適化方法 | |
| JPS59175747A (ja) | 半導体集積回路 | |
| KR100385862B1 (ko) | 현장 가공형 반도체를 제조하는 방법 | |
| JP2919412B2 (ja) | マクロセル及びそのレイアウト方法 | |
| JP2948932B2 (ja) | 半導体自動配線方法 |